JPS63273155A - Control system for shared storage device - Google Patents
Control system for shared storage deviceInfo
- Publication number
- JPS63273155A JPS63273155A JP10744687A JP10744687A JPS63273155A JP S63273155 A JPS63273155 A JP S63273155A JP 10744687 A JP10744687 A JP 10744687A JP 10744687 A JP10744687 A JP 10744687A JP S63273155 A JPS63273155 A JP S63273155A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- shared storage
- bus
- central processing
- common memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は複数の処理システムを包含する電子計算機シ
ステム内における共有記憶装置の制御方式に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a control method for a shared storage device in a computer system including a plurality of processing systems.
［従来の技術］
従来のこの種の装置としては第４図に示すものがあった
。第４図は従来の共有記憶装置の制御方式を説明するた
めのブロック図であり、図において（１）は第１の処理
システム、（２）は第２の処理システムを示し、（１０
）、 （２０）はそれぞれ中央処理装置、（５）は中央
処理装置（１０）及び（２０）がそれぞれ利用すること
ができる共有記憶装置、（１２＞、 （２２）は共有
記憶装置（５）用の制御装置、（１１）、 （２１）
はそれぞれシステムバスである。[Prior Art] A conventional device of this type is shown in FIG. FIG. 4 is a block diagram for explaining a conventional shared storage control system. In the figure, (1) shows a first processing system, (2) shows a second processing system, and (10) shows a second processing system.
), (20) are each a central processing unit, (5) is a shared storage device that can be used by the central processing units (10) and (20), respectively, (12>, (22) is a shared storage device (5) control device for, (11), (21)
are each a system bus.
次に第４図に示す装置の動作について説明する。Next, the operation of the apparatus shown in FIG. 4 will be explained.
中央処理装置（１０）はシステムバスク１１）の空き時
間を利用し、共有記憶装置（５）に対しデータの読み書
きを行い、自系の処理システム内でのデータの処理を行
う。The central processing unit (10) uses the free time of the system busk 11) to read and write data to the shared storage device (5), and processes the data within its own processing system.
また中央処理装置（２０〉は、システムバス（２１）の
管理下にある制御装置（２２）へ命令を出し、第１の処
理システムにある制御装置（１２）に対し、システムバ
ス（１１）の空き時間を利用して共有記憶装置（５）の
利用を要求して、共有記憶装置（５）へ中央処理装置（
２０〉からのデータの読み書きを行い他系のシステム内
にある共有記憶装置（５）でデータ処理を行うこともで
きる。The central processing unit (20) also issues a command to the control device (22) under the control of the system bus (21), and instructs the control device (12) in the first processing system to control the system bus (11). Request the use of the shared storage device (5) using free time, and send the central processing unit (
It is also possible to read and write data from 20> and process the data in a shared storage device (5) in another system.
［発明が解決しようとする問題点］
上記のような従来の共有記憶装置の制御方式は以上のよ
うに制御されているので、例えば共有記憶装置（５）と
同じ処理システム（１）内の中央処理装置（１０〉が事
故を起こし動作不可能となった場合、他の処理システム
（２）内にある中央処理装置（２０）からの共有記憶装
置（５）の利用ができなくなる。[Problems to be Solved by the Invention] Since the conventional shared storage device control method described above is controlled as described above, for example, if the shared storage device (5) and the central processing system (1) are If the processing device (10) becomes inoperable due to an accident, the shared storage device (5) cannot be used by the central processing unit (20) in another processing system (2).
このことは、せっかく多重系処理システムを組んでいて
も共有記憶装置の効果的な利用がはかれていないことに
なり、全体の電子計算機システムの十分な活用がなされ
ていないという問題点があった。This resulted in the problem that even if a multi-processing system was set up, the shared storage device was not being used effectively, and the overall computer system was not being fully utilized. .
この発明は、かかる問題点を解決するためになされたも
ので、一方のシステム内における中央処理装置が事故に
より動作しなくなった場合でも、他のシステム内にある
中央処理装置から共有記憶装置へのデータの読み書きを
保障して、全体の電子計算機システムの十分な活用がは
かれる共有記憶装置の制御方式を提供することを目的と
している。This invention was made to solve this problem. Even if the central processing unit in one system stops working due to an accident, the central processing unit in the other system can access the shared storage device. The object of the present invention is to provide a control method for a shared storage device that guarantees data reading and writing and allows sufficient use of the entire computer system.
［問題点を解決するための手段］
この発明にかかる共有記憶装置の制御方式は、共有記憶
装置を管理するバスをコモンメモリバスとして全ての中
央処理装置で共有に管理することとした。[Means for Solving the Problems] In a control method for a shared storage device according to the present invention, a bus for managing the shared storage device is shared by all central processing units as a common memory bus.
［作用コ
この発明においては、共有記憶装置を管理するバスを電
子計算機システム中の全ての中央処理装置で共有に管理
することとしたので、一部の中央処理装置が事故で動作
不可能な事態が発生しても、他の中央処理装置から共有
記憶装置に対してデータの読み書きを行うことができる
。[Operations] In this invention, since the bus that manages the shared storage device is shared and managed by all the central processing units in the computer system, it is possible to prevent a situation in which some central processing units become inoperable due to an accident. Even if this occurs, data can be read from and written to the shared storage device from other central processing units.
［実施例］ 以下、この発明の実施例を図について説明する。[Example] Embodiments of the present invention will be described below with reference to the drawings.
第１図はこの発明を説明するためのブロック図で、図に
おいて第４図と同一符号は同−又は相当部分を示し、（
３）はバス制御部付き共有記憶装置、（４）はコモンメ
モリバスであり、また第２図はこのコモンメモリバス（
４）上の信号のタイムチャートを示す図である。FIG. 1 is a block diagram for explaining the present invention. In the figure, the same reference numerals as in FIG. 4 indicate the same or corresponding parts, and (
3) is a shared storage device with a bus control unit, (4) is a common memory bus, and Figure 2 shows this common memory bus (
4) It is a diagram showing a time chart of the above signal.
次に、この発明の動作について説明する。第１図におい
て第２の処理システム（２）内にある中央処理装置（２
０）からシステムバス（２１）を介して起動。Next, the operation of this invention will be explained. In FIG. 1, the central processing unit (2) in the second processing system (2)
0) via the system bus (21).
命令を受けた制御装置（２２）は、バス制御部付き共有
記憶装置（３）の管理下にあるコモンメモリバス（４）
上の制御信号（４２）を監視する。即ち５ｙｎ（フレー
ム同期信号）の後のＬｏｗパルスをカウントし、ＬＯＷ
パルスが２個カウントされたときは、制御装置（２２）
からバス制御部付き共有記憶装置（３）ヘビジー信号（
４３〉を「Ｈ」にして、コモンメモリバス（４）の使用
権をバス制御部付き共有記憶装置（３）の制御部へ宣言
する。この状態においては制御信号（４２）の数値イン
クリメントに対し自動的にウェイト期間が与えられる。The control device (22) that received the command uses the common memory bus (4) under the control of the shared storage device with bus control unit (3).
Monitor the control signal (42) above. That is, count the Low pulses after 5yn (frame synchronization signal), and
When two pulses are counted, the control device (22)
Shared storage device with bus control unit (3) Heavy signal (
43> to "H" to declare the right to use the common memory bus (4) to the control unit of the shared storage device with bus control unit (3). In this state, a wait period is automatically given to the numerical increment of the control signal (42).
従ってこれにより他の中央処理装置でコモンメモリバス
（４）の使用権を奪われることがなくなる。Therefore, this prevents other central processing units from being deprived of the right to use the common memory bus (4).
また第１の処理システム（１）の中央処理装置（１０）
から制御部！（１２）を駆動してバス制御部付き共有記
憶装置（３）を利用する場合の、コモンメモリバス（４
）の使用権を確保する方法もこれと同様に行うことがで
きる。以上のような手順により各中央処理装置は自系の
制御装置が持っている固有の番地と、制御信号（４２）
が示す番地とが等しい場合にだけ、バス制御部付き共有
記憶装置（３〉に対し、データの読み書きが行えること
になる。また多重系のうち一部の中央処理装置の動作が
不可能な状態が発生しても、コモンメモリバス（４）と
事故が発生しているシステムの制御装置とを電気的に切
り放すことができるため、電子計算機システム全体での
バス制御部付き共有記憶装置（３）の利用が不可能にな
るような事態は回避できることになる。Also, the central processing unit (10) of the first processing system (1)
From the control section! When driving the common memory bus (12) and using the shared storage device with bus controller (3), the common memory bus (4
) can be secured in a similar manner. Through the above procedure, each central processing unit receives the unique address and control signal (42) of its own control unit.
Data can be read and written to the shared storage device with bus control unit (3) only if the addresses indicated by Even if an accident occurs, the common memory bus (4) and the control device of the system where the accident has occurred can be electrically disconnected. ) can be avoided.
なお、第３図はこの発明の他の実施例を説明するための
ブロック図であり、先の実施例のように各中央処理装置
のコモンメモリバスに共有記憶装置を置くのではなく、
図に示すように共有記憶装置（５）と同じシステムバス
（１１）の下に、バス制御′ 装置（６）を設けて、
中央処理装置（１０）が故障すると同時にバス制御装置
（６）が中央処理装置（１０）からの異常割り込みを発
して、システムバス（１１）の正常動作を確保できるよ
な制御方式としても、上記実施例と同様な効果を奏する
。Note that FIG. 3 is a block diagram for explaining another embodiment of the present invention, and instead of placing a shared storage device on the common memory bus of each central processing unit as in the previous embodiment,
As shown in the figure, a bus control device (6) is provided under the same system bus (11) as the shared storage device (5).
The above-mentioned control method can also be used to ensure normal operation of the system bus (11) by causing the bus control unit (6) to issue an abnormal interrupt from the central processing unit (10) at the same time that the central processing unit (10) fails. The same effects as in the embodiment are achieved.
［発明の効果］
以上のようにこの発明によれば、バス制御部付き共有記
憶装置（３）を各中央処理装置シスムの管理下にあるコ
モンメモリバス（４）に置いているので、各中央処理装
置は独立にこれを利用でき、また多重系のうちの一部の
中央処理装置が故障して動作しなくなった場合でも、他
の中央処理装置で故障以前の状態と同様にバス制御部付
き共有記憶装置（３）を利用でき、システム全体の活用
を十分に図ることができ、また拡張性及び信顆性の高い
電子計算機システムが得られるという効果がある。[Effects of the Invention] As described above, according to the present invention, the shared storage device with bus control unit (3) is placed on the common memory bus (4) under the control of each central processing unit system. Processing units can use this independently, and even if some central processing units in a multiplex system fail and stop working, other central processing units can use the bus control unit in the same way as before the failure. The shared storage device (3) can be used, the entire system can be fully utilized, and an electronic computer system with high expandability and reliability can be obtained.
第１図はこの発明を説明するためのブロック図、第２図
はコモンメモリバスのタイムチャートを示す図、第３図
はこの発明の他の実施例を説明するためのブロック図、
第４図は従来の共有記憶装置の制御方式を説明するため
のブロック図。
（１）は第１の処理システム、（２）は第２の処理シス
テム、（３）はバス制御部付き共有記憶装置、（４）は
コモンメモリバス、（１０） 、 （２０）はそれぞ
れ中央処理装置、（１１） 、 （２１）はそれぞれ
システムバス、（１２）、（２２）はそれぞれ制御装置
。
なお各図中同一符号は同−又は相当部分を示すものとす
る。FIG. 1 is a block diagram for explaining this invention, FIG. 2 is a diagram showing a time chart of a common memory bus, and FIG. 3 is a block diagram for explaining another embodiment of this invention.
FIG. 4 is a block diagram for explaining a conventional shared storage device control method. (1) is the first processing system, (2) is the second processing system, (3) is the shared storage device with bus control unit, (4) is the common memory bus, and (10) and (20) are the central A processing device, (11) and (21) are each a system bus, and (12) and (22) are each a control device. Note that the same reference numerals in each figure indicate the same or corresponding parts.
Claims (2)
が中央処理装置と制御装置とを有し、この各処理システ
ムに共有な記憶装置を制御してこの記憶装置に対しデー
タの読み書き行う共有記憶装置の制御方式において、 上記共有記憶装置にバス制御部を設けバス制御部付き共
有記憶装置とする手段と、上記バス制御部付き共有記憶
装置と上記それぞれの制御装置とをコモンメモリバスで
接続する手段とからなり、上記それぞれの中央処理装置
の一つが発した命令により同じ処理システム内の制御装
置が上記コモンメモリバス上の上記バス制御部からの信
号を監視して上記コモンメモリバスが空いている場合に
当該中央処理装置が上記バス制御部付き共有記憶装置に
対しデータの読み書きを行うことを特徴とする共有記憶
装置の制御方式。(1) In a computer system, each processing system has a central processing unit and a control unit, and each processing system has a shared storage device that controls the shared storage device and reads and writes data to this storage device. In the control method, means for providing a bus control section in the shared storage device to make it a shared storage device with a bus control section, and means for connecting the shared storage device with the bus control section and each of the control devices by a common memory bus. and when a control device in the same processing system monitors a signal from the bus control unit on the common memory bus according to a command issued by one of the respective central processing units, and the common memory bus is free. A control method for a shared storage device, characterized in that the central processing unit reads and writes data to and from the shared storage device with a bus control unit.
れか一つの処理システムのシステムバスと兼用されてお
り、当該処理システムが故障の場合バス制御部の制御に
より当該処理システムを上記コモンメモリバスから切り
離すよう動作することを特徴とする特許請求の範囲第１
項記載の共有記憶装置の制御方式。(2) During normal operation, the common memory bus is also used as the system bus for one of the processing systems, and if that processing system fails, the bus control unit will control the processing system to connect to the common memory bus. Claim 1, characterized in that it operates to separate from
Shared storage device control method described in Section 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10744687A JPS63273155A (en) | 1987-04-30 | 1987-04-30 | Control system for shared storage device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10744687A JPS63273155A (en) | 1987-04-30 | 1987-04-30 | Control system for shared storage device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63273155A true JPS63273155A (en) | 1988-11-10 |
Family
ID=14459356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10744687A Pending JPS63273155A (en) | 1987-04-30 | 1987-04-30 | Control system for shared storage device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63273155A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04289956A (en) * | 1991-03-18 | 1992-10-14 | Fujitsu Ltd | Control system for exclusive shared control mechanism |
-
1987
- 1987-04-30 JP JP10744687A patent/JPS63273155A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04289956A (en) * | 1991-03-18 | 1992-10-14 | Fujitsu Ltd | Control system for exclusive shared control mechanism |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63273155A (en) | Control system for shared storage device | |
| JPH0612190A (en) | Magnetic disk control system | |
| JPS5941214B2 (en) | Condition monitoring method | |
| JPH024021B2 (en) | ||
| JPH03198136A (en) | Check system for dma transfer data | |
| JP2000347706A (en) | Plant controller | |
| JP2682707B2 (en) | Programmable controller | |
| JPH0254362A (en) | Parallel process computer | |
| JPS6272040A (en) | Information tracing system | |
| JPH0527146B2 (en) | ||
| JPS62163101A (en) | Elevator controller | |
| JPS6136861A (en) | Memory device | |
| JPH01209564A (en) | Information processor | |
| JPH0711795B2 (en) | I / O device duplication method | |
| JPS62188536A (en) | Line state display system | |
| JPH04320539A (en) | Arithmetic unit | |
| JPS63304333A (en) | Information processor | |
| JPH02109140A (en) | Fail-safe computer system | |
| JPH03259335A (en) | Data processor | |
| JPH01284932A (en) | Access device to internal memory area | |
| JPH0212448A (en) | Composite electronic computer system | |
| JPS61206045A (en) | Information processing system | |
| JPH044437A (en) | Maintenance device for multiprocessor system | |
| JPH0227405A (en) | Programmable controller | |
| JPH04156656A (en) | Communication method between multi-cpu systems |