JPS63272236A - バースト信号送出用スイッチング制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔（既要〕 ＴＤＭＡ通信方式において子局が自分に割当てられたバ
ースト送出時間以外には送信波を出力しないように、特
に装置の保守時の試験の際、電源電圧の切断または低下
させた時に、バースト信号の出力を制御するスイッチン
グ制御回路が電源電圧の過渡現象により不要波の送出を
しない様にしたもの。

〔産業上の利用分野〕

本発明は時分割多元接続（ＴＤＭＡ）通信方式などにお
けるバースト信号の送出を制御するスイッチング制御回
路に関する。

ＴＤＭＡ通信方式においては、すでに他の子局が稼働し
ている場合、白子局に割当てられたハースト送出時間以
外に送信波を出力すると、他の子局に妨害を与えること
になる。

一方、装置の保守時には、電源電圧を切断したり低下さ
せたりして試験するが、バースト信号の送出を制御する
スイッチング制御回路が、前記の保守時に電源電圧の過
渡現象による不要な送信波を出力するのを防止すること
が望まれている。

〔従来の技術〕

従来のスイッチング制御回路の構成の一例を第４図に示
す。

バースト制御信号ｖｂを出力するバースト制御信号発生
器３０の電源電圧ＶＢは、電圧比較回路４０において、
基準電圧νｒと比較され、電源電圧νＥが基準電圧Ｖｒ
より大きい時、検出信号Ｃを出力する。

その検出信号Ｃは、バースト信号（搬送波信号）の入力
電圧Ｖｉｎを制御して出力電圧Ｖの大きさを変える入力
電圧制御８０路２０を起動させ、その入力電圧制御回路
２０の出力電圧Ｖを規定値になるように制御する。

入力電圧制御回路２０の規定出力Ｖのバースト信号はス
イッチング回路３に入力され、バースト制御信号発生器
３０からのバースト制御信号ｖｂによりオン／オフされ
、バースト信号比カシｏｕｔを出力する。

バースト制御信号発生器３０の電源電圧ＶＢが断又は基
準電圧Ｖｒより低下した時、検出信号Ｃが入力電圧制御
回路２０の出力電圧Ｖ、即ちスイッチング回路３の入力
振幅を零に固定する様に制御して、スイッチング回路３
の出力するバースト信号出力Ｖｏｕ　ｔを零にして外部
に出力されないようにしている。

〔発明が解決しようとする問題点〕

従来のスイッチング制御回路は、上述の如く、バースト
制御信号発生器３０の電源電圧ＶＢが断又は基準電圧Ｖ
ｒより低下した時、ｋイツチング回路３の入力のバース
ト電圧νが零になる様に制御する入力電圧制御回路２０
を必要するが、入力電圧制御回路２０は高周波で大電力
の入力搬送波信号の振幅を制御する回路なので一般に回
路が複雑でコスト高になるという問題がある。

〔問題点を解決するための手段〕

上記の問題は、電源電圧νＥの低下を検出する電源低下
検出手段１と、該検出手段ｌの出力ｖ１とバースト制御
信号ｖｂを人力して処理し出力ｖ２を出力する否定論理
積ゲート２を具え、該否定論理積ゲート２の出力ｖ２で
スイッチング回路３を駆動する構成の本発明によって解
決される。

本発明の原理的構成を示す第１図の原理ブロック図にお
いて、 １は電源電圧ＶＥの低下を検出して出力ｖ１を出力する
電源低下検出手段、 語゛−ト、 ３は論理積ゲート２の出力ｖ２によりバースト信号人力
Ｖｉｎをオン／オフしてバースト信号出力Ｖｏｕｔを出
力するスイッチング回路である。

そして、電源低下検出手段１は、電源電圧ＶＥを分圧す
るブリーダ回路１１と、ブリーダ回路１１の分圧点に接
続されたコンデンサ１２と電源電圧ＶＥと分圧電圧を比
較する電圧比較回路１３から構成されることを特徴とす
る。

〔作用〕

本発明の電源低下検出手段１は、電圧比較回路１３にお
いて、電源電圧ＶＦ、とブリーダ回路１１による分圧電
圧を比較し、電源電圧ＶＢが低下する時、ブリーダ回路
１１の抵抗とコンデンサ１２で定まる一定時間τだけ出
カシ１を“Ｌ”レベルとしその他の時間は“ＩＩ　″レ
ベルとして出力する。

否定論理積ゲート２は、電源低下検出手段ｌの出力ｖ１
とバースト制御信号ｖｂを入力してアンド処理し反転す
るゲートなので、出力Ｖｌが“ム　”レベルの時は、ゲ
ート２の出力ｖ２は、バースト制御信号Ｖｂ（７）”Ｈ
″　１１１Ｍに拘わらず、そのレベルを“Ｈ”として出
力する。否定論理積ゲート２の出力ｖ２によりバースト
信号人力Ｖｉｎをオン／オフしてバースト信号出力Ｖｏ
ｕ　ｔを断続するスイッチング回路３は、出力ｖ２の“
Ｈ”レベルによりスイッチング回路３をオンしてバース
ト信号人力Ｖｉｎを断にし、バースト信号出力Ｖｏｕ　
ｔを零にする。

以上の説明から明らかな様に、本発明のスイッチング制
御回路は、電源電圧ＶＥが断又は低下した場合、電源低
下検出手段１により定まる一定時間τだけ、バースト信
号出力Ｖｏｕｔが零になるので、電源電圧ＶＥの変化時
の過渡現象により自局に割当てられたバースト送出時間
以外に不要な送信波が送出される事はなくなり、また、
電源低下検出手段１は、例えば、ブリーダ回路１１とコ
ンデンサ１２と電圧比較回路１３の簡単な構成で済み、
否定論理積ゲート２も簡単な低周波回路で済むので、高
周波信号を扱うバースト信号のスイッチング制御回路は
大幅に簡素化されて問題は解決される。

〔実施例〕

第２図は本発明の実施例のスイッチング制御回路の構成
を示すブロック図であって、第３図はその動作を説明す
るだめの信号波形図である。

第２図において、電源低下検出手段１は、電源電圧ＶＥ
を分圧するブリーダ回路１１を抵抗Ｒ１と抵抗Ｒ２で構
成し、分圧点の抵抗Ｒ１と抵抗Ｒ２の接続点と接地間に
コンデンサ１２を接続する。電源低下検出手段１の電圧
比較回路１３は差動演算増幅器で構成し、抵抗Ｒ１を差
動演算増幅器の入力端十−間に接続し、抵抗Ｒ２を差動
演算増幅器の入力端一と接地間に接続する。するとブリ
ーダ回路１１の抵抗Ｒ１と抵抗Ｒ２は、差動演算増幅器
１３の入力電圧を決定し、抵抗Ｒ１とコンデンサ１２が
電源低下検出手段１が出力ｖ１を“Ｌ”レベルとして出
力する時間τを決定する。

否定論理積ゲート２は、ナントゲート２１で構成し、ナ
ントゲート２１の入力には、電源低下検出手段１の電圧
比較回路１３の差動演算増幅器の出力ｖ１と、外部から
与えられるバースト制御信号ｖｂが入力して処理され出
力ｖ２を出力する。

そしてスイッチング回路３は、ナントゲート２１の出力
ｖ２の“Ｈ″レベルにより導通するトランジスタ３１と
該トランジスタ３１の導通時に抵抗３３．３４によりバ
ースト信号人力Ｖｉｎからバースト信号出力Ｖｏｕ　ｔ
への通路を遮断するトランジスタ３２から成る。

本実施例のスイッチング制御回路の動作は、第３図■に
示ず如く、電源電圧ＶＥが時刻ｔｏで断になると、ブリ
ーダ回路１１の抵抗Ｒ１と抵抗Ｒ２の接続点の電位で差
動演算増幅器１３の入力端一に入力される電圧を表す■
ＯＶＥ　Ｒ２／　（Ｒ１＋Ｒ２）は、時刻ｔ。

から一定時間τを経て時刻Ｌ１で零になる。

電源低下検出手段１の差動演算増幅器１３の入力端一の
電圧■が零になる迄の時間τの間は、差動演算増幅器１
３の出力ｖ１は低レベル“Ｌ”となる。

差動演算増幅器１３の出カシ１は、否定論理積ゲート２
のナントゲート２１の一つの入力端２１ａに入力される
が、ナントゲート２１の他の入力端２１ｂにはバースト
制御信号ｖｂが人力される。

ナントゲート２１の一つの入力端２１ａに人力される差
動演算増幅器１３の出力ｖ１が“し”レベルである間は
、ナントゲート２１の他の入力端２１ｂに入力されるバ
ースト制御信号ｖｂが“Ｌ”、“■”何れであろうと、
ナントゲート２１の出力ｖ２は“Ｈ”となる。

ナントゲート２１の出力ｖ２により駆動されるスイ・７
チング回路３は、ナントゲート２１の出力ｖ２の“Ｈ”
によりトランジスタ３１が導通しトランジスタ３２が遮
断されるので、スイッチング回路３の入力のバースト信
号人力Ｖｉｎは、差動演算増幅器１３の出力ｖ１が“Ｌ
”レベルである間、遮断される。

即ち電源電圧ＶＥが断になってから一定時間τの間、ス
イッチング回路３の出力側のバースト信号出力Ｖｏｕｔ
は零となる。

以上の説明から明らかなように、本実施例のスイッチン
グ制御回路は、電源電圧ＶＥが断又は低下した時、電源
低下検出手段１で定まる一定時間τの間、スイッチング
回路３の入力のバースト信号人力Ｖｉｎが遮断されるの
で、電源断又は低下に伴う電圧ＶＥの過渡現象によるバ
ースト信号の不要の送出が抑止され問題はない。

また回路の構成は、電源低下検出手段１がブリドゲート
２１も簡単な直流回路で済むので、高周波の搬送波信号
のバースト信号を扱うスイッチング制御回路の全体の回
路構成が大幅に簡素化されコいれば、従来例の電圧比較
の基準電圧Ｖｒを必要とせずコストが更に低下する。

〔発明の効果〕

以上説明した如く、本発明によれば、バースト信号を送
出するＴＤＭＡ通信方弐なε０装置において、保守時の
試験の際に、装置電源の断、又は電圧低下させる時の、
過渡現象による不要なバースト信号の送出を簡単な回路
で抑止することを可能とするので装置のコスト低減の効
果が得られる。

【図面の簡単な説明】

第１図は本発明のスイッチング制御回路の構成を示す原
理ブロック図、 第２図は本発明の実施例のスイッチング制御回路の構成
を示すブロック図、 第３図は本発明の実施例のスイッチング制御回路の動作
を説明するための信号波形図、第４図は従来例のスイッ
チング制御回路のブロック図である。 第１図、第２図において、 １は電源低下検出手段、 １１はブリーダ回路、 １２はコンデンサ、 １３は電圧比較回路、 ２は否定論理積ゲート、 ２１はナントゲート、 ３はスイッチング回路である。 ＝　（

Claims (1)

1. 【特許請求の範囲】 （１、）電源電圧（ＶＥ）の低下を検出して出力（Ｖ１
   ）を出力する電源低下検出手段（１）と、 該電源低下検出手段（１）の出力（Ｖ１）とバースト制
   御信号（Ｖｂ）を入力して処理し出力（Ｖ２）を出力す
   る否定論理積ゲート（２）と、 該否定論理積ゲート（２）の出力（Ｖ２）によりバース
   ト信号入力（Ｖｉｎ）をオン／オフしてバースト信号出
   力（Ｖｏｕｔ）を出力するスイッチング回路（３）を具
   え、 該電源低下検出手段（１）の出力によりスイッチング回
   路（３）を駆動することを特徴とするスイッチング制御
   回路。 （２、）上記電源低下検出手段（１）が、電源電圧（Ｖ
   Ｅ）を分圧するブリーダ回路（１１）と該ブリーダ回路
   （１１）の分圧点に接続されるコンデンサ（１２）と電
   源電圧（ＶＥ）と分圧電圧を比較する電圧比較回路（１
   ３）から成ることを特徴とする特許請求の範囲第１項に
   記載のスイッチング制御回路。