JPS63271574A - ペクトル描画回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 本発明は、画面メそり上の４Ｘ４ドツト対の連接ブロッ
クに所望のベクトルパターンの１部を形成し、この連接
ブロックをブロックアドレスで主軸方向に組合せて所望
ベクトルパターンを合成する描画回路において、さらに
各連接ブロック内の各アドレスドツトと副軸方向に隣接
するアドレスドツトとの論理和なとる手段を設け、太字
や面塗シベクトルパターンの効率的な描画を行なう。

〔産業上の利用分野〕

本発明は、４ｘ４ドツト対の連接ブロック内に形成した
ベクトルパターンを組合せて所望のベクトルパターンを
描画するベクトル描画パターン回路の改善に関するもの
である。

〔従来技術〕

従来、計算機を用いて設計図面や製造図面を作成するＣ
ＡＤ、ＣＡＭの分野等では、図面表示器の表示データを
記憶する図面メ％ｌＪとしてフレームメモリを用いるが
、この場合設計データを高速描画するため、ブロックア
クセス方式が適用される。

すなわち、第４図の原理説明図のブロックのに示すよう
Ｉｃ、４Ｘ４ドツト構成のブロックにＤＤＡ（デジタル
・ディファレンシャル・アナイライザ）を用い、所望の
ベクトルパターンの１部を形成し、これらをブロックア
ドレスでアクセスし、複数個組合せて全ベクトルパター
ンを形成する。この場合、４×４ドツトのブロックでは
８方向のＤＤＡを適用すると、広い角度範囲に一定たと
えば４ドツト以上のドツト数を確保できない。この場合
広い角度範囲に亘シ展゛開したい時には両軸に亘ってブ
ロックアクセスを行なわなければならない。

最近、本出願人の提案により、同図のブロック（■＋の
）に示すような、４ｘ４ドツト対を連接し４Ｘ８ドツト
または８×４ドツトとしたブロック１０を用い、これを
単位ブロックとしてブロックアドレスをアクセスして、
第６図に示すように主軸（Ｙ）方向に組合せることによ
り、たとえば斜線を施した１方向の描画線で示すように
、各ブロックとも４ドツトを確保し、かつ広い角度範囲
に４ドツト以上の配分が可能となるから効率のよい高速
アクセスができる０図はブロック１０内のパターン１１
とし【始点アドレス（Ｘ２．　ＹＯ）よシＤＤＡを用い
て８方向のピット移動を組合せて任意方向の描画を行な
う、たとえば図示のように、１−５の４！５ｏ方向の移
動と、１つの垂直移動との組合せで４５゜よシ小さい角
度の描画ができる。このブロックを組合せて所望の全ベ
クトルパターンが得られる。この場合、４×４のブロッ
クでは始端の位置により片側の角度範囲の欠落が起シ、
ブロックの組合せがＸ、Ｙ両方向必要となる。これに対
し、４Ｘ４ドツト対の連接ブロックでは始端アドレスか
らの展開角度が大きくとれ常に４ドツトを確保でき、か
つ主軸（Ｙ）方向のブロックの組合せのみで第６図で後
述するように、第４図のブロック１０１に引続き、主軸
Ｙに関しブロックアドレスをアクセスしブロック１０ｓ
〜１０４を順に描画し、ブロック内パターン１１１に引
続きパターン１１ｓ〜１１４が形成できる。

第５図は従来例の構成図であり、第６図は七の動作説明
図である。以下第５図に従い第６図を引用しつつ説明す
る。

同図は第４図の４Ｘ４ドツト対の連接ブロック１０を構
成する４ドツト幅メモリ（Ａ）−（Ｅ）　８組にブロッ
クアドレスに応じて記憶するようにした回路である。

まず、ＤＤＡ２１によ）、第１図で説明したように、連
接ブロック１０内に形成するベクトルパターンの始端ア
ドレス（Ｘ２．ＹＯ）を設定し、主軸Ｙ、副軸Ｘ方向の
情報がアドレスレジスタ２２に与えられ、ドツト移動情
報によ〕描画方向に応じ、斜方向と直交方向の組合せに
従ってカウントが行なわれ、ブロックアドレスを示すド
ツト座標をドツトデコーダ２３に送シ描画データに変換
される。

そして、この描画データが１ドツトずつ描画データレジ
スタ２４に一旦記憶される。描画データがブロックの境
界に達すると、アクセス制御部２５がそのブロックの描
画データを前記ブロック内のメモリに書込むための制御
を行ない、アドレスレジスタ２２からのブロックアドレ
スをメモリアドレス作成部２６に入れ、各メモ！Ｊ　（
Ａ）　２８１〜＠２８８をアクセスするとともに、描画
データレジスタ２４に記憶されたアドレス対応の描画デ
ータをデータ配置変換部２７に読出し、各メモ９（Ａ）
２８．〜＠２８ｓに書込む。各メモリ（Ａ）２８　ｔ〜
（Ｂ）２８ｇをまとめると、第６図のブロック１０１の
ベクトルパターン１１１が得られる。

次に主軸Ｙのブロックアドレスで次のブロック１０意を
アクセスし、ベクトルパターン１１１に対し描画方向の
一致したベクトルパターン１１寓が描画される。

〔発明が解決しようとする問題点〕

上述の従来のベクトル描画回路の４×４ドツト対の連接
ブロック１０を使用した場合には、ブロック内に作成さ
れるベクトルパターンは１ドツト幅のベクトルパターン
しか描画することができない。すなわち、１ドツト幅以
外の太い描画線や面の塗シつぶしに対しては主軸方向の
みのブロックアドレスでアク′セス可能であることが保
証されていなかった。

従って太い線や面塗シに対し【は、平行なベクトルパタ
ーンを別々に作成設計して、これを複数回実行して描画
を行なう必要があ〕、処理時間の増大を招いていた。

本発明者らは太線パターンにつき検討した結果、４×４
ドツト連接ブロツクの場合、主軸（Ｙ）と直交する副軸
（Ｘ）方向に２ドツトまでの同時描画ならば、主軸方向
のみのブロックアクセスの特徴を保持できることを確認
することができた。すなわち、３ドツト以上の同時描画
ではその特徴は失な゛われ、却って面倒な制御を行なわ
なければならないことが判った。

本発明の目的は、４×４ドツト連接ブロツクを用い２ド
ツト幅のベクトルパターンを主軸方向のみのブロックア
クセスによ〕高速描画できるベクトル描画回路を提供す
ることにある。

Ｃ問題点を解決するための手段〕 前記目的を達成するため、本発明においては、画面メモ
リ上の４×４ドツト対の連接ブロックに所望゛のベクト
ルパターンの１部を形成し、この連接ブロックをプルツ
クアドレスで主軸方向に組合せて所望ベクトルパターン
を合成する描画回路において、さらに各連接プｑツク内
の各アドレスドツトと副軸方向に隣接するアドレスドツ
トとの論理和をとる手段を設けたものである。

〔作　用〕

上記構成により、第１図の原理説明図に示すように、第
５図と同じ連接ブロック１０に対し、副軸（Ｘ）方向に
ＯＲをとって２ドツト並列のベクトルパターン１２を作
成し、１ドツトパターンと同様に処理できる。これによ
り、ブロック内の始端アドレスから広い角度範囲に亘シ
自由に所望の２ドツト幅のベクトルパターンを作成し、
かつ主軸のアクセスのみでブロックアドレスアクセスで
きるものであシ、従来の１ドツト幅パターンに比し処理
時間を半減することができる。

〔実施例〕

第２図は本発明や実施例の構成説明図でアシ、第３図は
実施例の動作説明図である。

同図において、第５図と異なる点は、ドットデ；−ダ２
３の代〕に主ドツトデコーダ３１と副ドツトデコーダ３
２を設け、この両出力をＯＲ制御回路３３に入力し、Ｄ
ＤＡ２１からのベクトル幅情報を受けて１ドツト幅の時
は主ドツトデコーダ３１の出力のみを、２ドツト幅の時
は両方の出力を描画データレジスタ２４に記憶させる。

すなわち、第１図に示すように、４Ｘ４ドツト対の連接
ブロック１０の始端アドレスから副軸方向に２ドツトず
つを設定し、これを前記主ドツトデコーダ３１と副ドツ
トデコーダ３２を介して、ＯＲ制御回路３５で２ドツト
検出し、連接ブロック１０を構成するメモリ（Ａ）２８
ｓ〜（Ｅ）２８−に２ドツト幅のベクトルパターン１２
が記憶される。

第３図は第２図の実施例に対応してブロック１０１〜１
０４内の２ドツト幅のベクトルパターン１２１〜１２４
が順次作成される。

〔発明の効果〕

以上説明したように、本発明によれば、第１図の４Ｘ４
ドツト対の連接ブロック内に形成された２ドツト幅のベ
クトルパタふンは一度に描画できるから、従来の１ドツ
ト幅のベクトルパターンが複数回の描画な繰返えすのに
対し描画時間を半減することが可能となシ、太字や面塗
シ等における高速描画に資するところが大きい。

【図面の簡単な説明】

第１図は本発明の原理説明図、第２図は本発明の実施例
の構成説明図、第３図は実施例の動作説明図、第４図は
従来例の原理説明図、第５図は従来例の構成図、第６図
は従来例の動作説明図であり、図中、１は画面メモリ、
１０．１０ｓ〜１０４は４ｘ４ドツト対連接ブロツク、
１２．１２ｓ　〜１２４は２ドツト幅ベクトルパターン
、２１はＤＤＡ、２２はアドレスレジスタ、２４は描画
データレジスタ、２５はデータ配置変換回路、２６はア
クセス制御部、２７はメそリアドレス作成部、２８１〜
２８＄はブロック内メそり、３１は主ドツトデコーダ、
３２は副ドットデコーダ、３３はＯＲ制御回路を示す。

Claims (1)

1. 【特許請求の範囲】 画面メモリ上の４×４ドット対の連接ブロックにつき主
   副両軸方向のアクセスで所望のベクトルパターンの１部
   を形成する手段と、 該連接ブロックのブロックアドレスによりアクセスし主
   軸方向に複数の連結ブロックを組合せる手段とより成り
   、所望パターンを合成描画するベクトル描画回路におい
   て、 前記連接ブロック内に形成されたベクトルパターンの主
   軸方向の各アドレスドットとそれぞれ副軸方向に隣接す
   るアドレスドットとの論理和をとる手段を具え、 ２ドット幅のベクトル描画を行なうことを特徴とするベ
   クトル描画回路。