JPS63268322A - 絶対遅延時間補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、絶対遅延時間差補正装置に関し、特に、二経
路の絶対遅延時間差を自動的に等化する絶対遅延時間差
補正装置に関する。

［従来の技術］ マイクロ波通信の分野では、フェージングの防止対策と
して、スペースダイパーシティ受信方式を採用すること
が有効である。このスペースダイパーシティ受信方式で
は、二つの空中線を使用するため、各空中線から受信機
まで二つの経路が存在する。このため、二経路の絶対遅
延時間差（電気長）を補正する必要がある。

従来、この二経路の電気長の補正は、以下に示すように
行なっていた。

まず、受端側に二経路の受信信号を切り替える切替器と
、遅延特性を測定できる測定器を用意し、送端側から変
調信号を送る。そして、受端側でこの切替器と測定器を
用いて、二経路の受信信号の遅延特性を同時に測定する
。さらに、この遅延特性にもとづいて空中線から受信機
までの遅延時間差を算出し、フィーダあるいは同軸ケー
ブルの長さを調節する。

すなわち、最終的にはフィーダあるいは同軸ケーブル長
を調節することにより、電気長を補正するものであった
。

［解決すべき問題点］ 上述した１ｆ来の絶対遅延時間差の補正は、以下のよう
な問題点があり、大変手間がかかっていた。

１、受端側において、二経路の受信信号を切り替える切
替器が必要であった。

２、一旦、遅延時間差を補正用のケーブル長に換算する
必要があった。

３、換算した長さに合わせてケーブル長を調節しなけれ
はならなかった。

本発明は、上記問題点にかんがみてなされたもので、ス
ペースダイパーシティ受信方式において、二経路の絶対
遅延時間差を自動的に等化することを可能ならしめる絶
対遅延時間差補正装置の提供を目的とする。

［問題点の解決手段］ 上記目的を達成するため、本発明の絶対遅延時間差補正
装置は、二経路の受信信号の位相差を検出する位相差検
出手段と、少なくとも一つの経路の電気長を調節する遅
延時間等化手段と、上記位相差検出手段の出力から上記
二経路の受信信号間の遅延時間差を求め、上記遅延時間
等化手段を制御して絶対遅延時間差を補正する遅延時間
等化制御手段とを備えた構成としである。

［実施例コ 以下、図面にもとづいて本発明の詳細な説明する。

第１図は、本発明の一実施例に係る絶対遅延時間差補正
装置のブロック図、また第２図は第１図の位相合成器の
ブロック図である。

第１図において、１ａＩｌｌ）は周波数変換器、２は位
相分配器、３は局部発振器であり、この局部発振器３の
出力を、位相分配器２を介して周波数変換器１ａ、ｌｂ
に供給する。また、４は位相合成器、５は遅延時間等化
回路（ＤＡＤＥ）、６はマイクロコンピュータである。

このマイクロコンピュータ６は位相合成器４の出力にも
とづいて演算を行ない、遅延時間等化回路５を制御して
電気長を補正する。Ａ、Ｂはスペースダイパーシティ受
信方式のアンテナである。

また、第２図において、７ａ、７ｂは位相分配器、８ａ
、８ｂはＡＧＣ（Ａｕ　ｔ　ｏｍａ　ｔ　ｉ　ｃＧａｉ
ｎＣｏｎｔｒｏｌｌｅｒ）付増幅回路、９は同期検波回
路である。また、１０は位相合成器であり、位相分配器
７ａ、７ｂの出力を合成する。

１１は制御回路、１２は移相器であり、制御回路１１は
同期検波回路９の出力検波電圧にもとづいて移相器１２
を制御する。なお、ａは出力検波電圧の出力端子、ｂ、
ｃはそれぞれ主、副側人力　一端子、ｄは位相合成器出
力端子である。

上記構成において、第２図の主側入力端子ａに周波数ｆ
ｃの静止した搬送波信号Ｓｌを人力し、副側入力端子Ｃ
に同じ周波数ｆｃで連続的に位相を回転させた信号Ｓ２
を人力する。すると、入力信号Ｓ２の回転位相と出力検
波電圧の関係は第３図のようになる。ここで、位相の変
化がゼロからπ床で変化したとき、出力検波電圧の変化
はｖＯ（Ｖ）であるとする。

次に、二つの異なった伝送路に、第４図のように△ｒの
範囲で掃引する信号を通過させたときの人力信号周波数
と位相の関係を考えてみる。

絶対遅延時間は、τ＝Δθ／Δω、すなわち周波数に対
する位相の傾きである。従って、二信号問Ｓｌ　、Ｓ２
に遅延時間差がある場合、発生する位相差は△θ＝（△
０２−△θ１）である。一方、この△θに対して、同期
検波回路９からは出力検波電圧△Ｖが出力され、遅延時
間差は以下のようにして求められる。

１８０°回転させたときの出力検波電圧はｖＯ（Ｖ）で
あるから、 ｖＯ：１８０°＝△Ｖ：△θ 、、△θ＝ｖＯ／△ｖＸ１８０６ そして、このときの人力信号の掃引幅は△ｆであるため
、 ２π・△ｆ（Ｉ（ｚ） となり、遅延時間を求めることができる。

以上の結果より、本実施例の絶対遅延時間差補正装置で
は、電気長の補正を以下のようにして行なう。

まず、一定周波数の搬送波（ＣＷ）については、第２図
の移相器１２によって同相にさせる。すなわち、制御回
路１１は、同期検波回路９の出力検波電圧にもとづいて
位相器１２を作動させ、二つの人力信号を同相にさせる
。この結果、出力検波電圧はＯＶまたは一定となる。

次に、周波数が第４図に示すようにｆｌからｆｌまで△
ｆ変化したとする。二つの経路間に遅延時間差がある場
合は、遅延時間差によって位相差△θが生じる。このた
め、同期検波回路９は位相差△θに応じた出力検波電圧
を示す。さらに、この出力検波電圧は、出力検波電圧出
力端子ａからマイクロコンピュータ６に人力される。

マイクロコンピュータ６は、この出力電圧を解析し、上
述した演算式にもとづいて遅延時間を求める。そして、
この遅延時間にもとづいて、遅延時間等化回路５に制御
信号を送り、二経路の絶対遅延時間差を等化する。

なお、本発明は上記実施例に限定されるものでなく、要
旨の範囲内における種々変形例を含むものである。例え
ば、絶対遅延時間等化回路として、第６図に示すように
、スイッチ（ＳＷ）を用いて遅延時間差を等化する異な
るケーブル長を選択する回路、あるいは第７図のように
インダクタス（Ｌ）とコイル（Ｃ）のラダー（Ｌａｄｄ
ｅｒ）回路の容ｆｆ１（Ｃ）を変化させて等化する回路
を用いることができる。

［発明の効果］ 以上説明したように本発明は、位相合成器の同期検波回
路の出力検波電圧を解析し、この解析結果にもとづいて
絶対遅延時間差を補正するため、二経路の絶対遅延時間
差を自動的に等化できるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例に係る絶対遅延時間補正装置
のブロック図、第２図は位相合成器のブロック図、第３
図は同期検波回路の出力検波電圧−位相のグラフ、第４
図は周波数−位相のグラフ、第５図は出力検波電圧−位
相差のグラフ、第６および７図は遅延時間等化回路の構
成図である。 ？ａ、７ｂ：位相分配器（ＨＹＢ） ５：遅延時間等化回路 ６：マイクロコンピュータ ８ａ、８ｂ：　ＡＣＣ付増幅回路 ９：同期検波回路 １１：制御回路

Claims (2)

【特許請求の範囲】
1. （１）二経路の受信信号の位相差を検出する位相差検出
   手段と、少なくとも一つの経路の電気長を調節する遅延
   時間等化手段と、上記位相差検出手段の出力から上記二
   経路の受信信号間の遅延時間差を求め、上記遅延時間等
   化手段を制御して絶対遅延時間差を補正する遅延時間等
   化制御手段とを具備することを特徴とする絶対遅延時間
   差補正装置。
2. （２）前記遅延時間等化制御手段が、前記位相差検出手
   段の出力から前記二経路の受信信号間の絶対遅延時間差
   を演算し、この絶対遅延時間差にもとづいて前記遅延時
   間等化手段に制御信号を出力するマイクロコンピュータ
   を有するものである特許請求の範囲第１項記載の絶対遅
   延時間差補正装置。