JPS63266876A - 光半導体装置 - Google Patents

光半導体装置

Info

Publication number
JPS63266876A
JPS63266876A JP63083246A JP8324688A JPS63266876A JP S63266876 A JPS63266876 A JP S63266876A JP 63083246 A JP63083246 A JP 63083246A JP 8324688 A JP8324688 A JP 8324688A JP S63266876 A JPS63266876 A JP S63266876A
Authority
JP
Japan
Prior art keywords
region
contact
semiconductor device
inp
optical semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63083246A
Other languages
English (en)
Inventor
ロバート ピー エイチ チェング
チュー リャン シェン
ベンジャミン テル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPS63266876A publication Critical patent/JPS63266876A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/1443Devices controlled by radiation with at least one potential jump or surface barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の背景) [産業上の利用分野コ 本発明は集積光検出器−増幅器装置である。
[従来技術の説明] 光科学技術、特に光通信科学技術の急速な発達により種
々の光装置の重要性が増大している。これらの光装置の
間て特に重要なのは光検出器てあ高信頼性及び一般的な
商業的動作条件下での光検出装置の保全の容易さも重要
である。
種々の集積検出器−増幅器(P I N−FET)構造
は知られているが、性能の改善は大いに望ましく、構成
の容易さも大いに望ましい。特に望ましいのは、高速応
答高速性能に必要な寸法上の許容誤差を達成するために
細線フォトリソクラフイを使用することかできるプラナ
構造である。
いくつかの文献は種々の集積検出器−増幅器装置を記載
している。特に注目に値するのは以下の2つの文献であ
る。即ち、ケイ、カサハラ(K。
K a s a h a r a )外による、198
3983年ニレクル90ける[インチクレーテッド ピ
ンフェット オプティカル レシーバ ライス ハイフ
リークエンシー インプーミスフェット(Integr
ated  PINFET  0pticaI  Re
ceiver  with  High−Freque
ncy  InP−MISFET)Jなる名称の文献、
及びケイ、カサハラ(K、Kasahara)外による
1984年ニレ  ロニ、・り レターズ(Elect
ronic  Letters)、Vol、20、P、
314における「モノリンカリー インチクレーチット
 I nGaAs  ヒ゛ン/インブーミスフェット 
フォトレシーバ(Monolithicary  In
tegrated  InGaAs  PIN/InP
−MISFET  Photoreceiver)Jな
る名称の文献である。
(発明の概要) 本発明はプラナ一式てあって、リン化インジウム及びリ
ン化インジウムにほぼ格子整合されたII■〜■族半導
体化合物より作られるモノリシック集積光検出器−増幅
器(P I N/ANP)である。
この構造の基本的な特徴はIII〜V族化合物半導体材
料よりなる2つ以上のエピタキシャル層である。1つの
層は1.1p〜1.7井波長範囲内において放射するた
めの吸収層であって、一般的にはn−1nGaAsから
作られている。第2の層は半絶縁性のリン化インジウム
よりなる。これらの層は一般的には基板上に取り付けら
れて吸収層か基板と半絶縁層の間に存在する。この構造
の光検出器部はPIN型検出器てあって、p型領域かリ
ン化インジウムの半絶縁層内へ及びこの絶縁層を貫通し
て伸び、そして、選枳随意の仕方て吸収層の中に部分的
に伸びている。この構造の増幅器部は自己整列ゲートを
備えたMISFET(金属絶縁物半導体電界効果トラン
ジスタンである。
このMI・5FET構造は半絶縁リン化インジウム内に
埋め込まれたnチャネル層から作られていて自己整列ゲ
ートを中央部に有している。ゲート電極の各側には金属
層と、この金属層のすぐ下及びチャネル層のすぐ上に高
ドープ(n+)リン化インジウムより形成されたソース
電極及びドレイン電極が存在する。自己整列ゲート構造
は絶縁層内に穴をエツチングにより貫通させ、そして、
この大中にゲート絶縁体及び電極金属を付着することに
よって絶縁層(S IX Ny )をアンタカットする
ことによって作られる。PIN構造の出力は通常はゲー
ト電極に接続される。他の構造上の特徴も前置増幅器型
回路を構成するために同一チップ内へ組み込むこともて
きる。この種の構造は非常に好都合である。それは、プ
ラナ−構造は高性能半導体トランジスタ、特に、FET
にとって必要な非常に細い線のフォトリソクラフィを可
能にするからである。この性能は高周波における高感度
に必要である。
[実施例の説明] 光検出器−増幅器装置10の基本的な構造上の特徴は第
1図に示しである。この構造上の特徴はPIN型光検出
器とMISFET型増幅器よりなる。これらの特徴及び
他の任意選択的な構造上の特徴(別の増幅段、バッファ
段、など)は基板11に形成されており、この基板11
は一般的にはn+InPから作られている。n+InP
の基板は、典型的には1017〜5X1018原子/ 
c m 3の範囲内のリン又は錫をドープされたInP
から作られている。半絶縁InP及び更に軽ドープのI
nPを含む他の材料も基板に使用することかできる。い
くつかの層は基板上に成長させられる。
まず未ドープのlnPバッファの薄層(一般的には0.
5pm厚)、未ドープのInGaAs (1x 10 
”c m−3よりも小さい電子濃度)よりなる3JLm
厚の層13、及び未ドープのInPよりなる0、5JL
m厚の着層14が存在する。バッファ層及び着層は任意
選択的なものてあってインタフェース特性を改善すると
共に層間のトラップ濃度を減少させる。これらの層は通
常はトリクロライド蒸気相エピタキシにより通常成長さ
せられる。
この方法はいくつかの文献に記載されており、その中に
はエイチ、エム、コックス(H,M、C。
シリアルナンバー(Serial  No、)65、ベ
ージ133 (1983)及びクイ。チー。
マテラ(V 、 D 、 M a t t e r a
 )外による[ハイスピード I n P / G a
 017I no53A Sスーパーラティス アヴア
ランシェ )才トタイオーズ ウィズ ベージ ロウ 
バックグラウンドドービンク グロウン バイ コンテ
ィニュアストリクロライド ベーパ フェイズ エピタ
キシ(Hispeed  InP/Ga、、、、In0
53As  5uperlattice  Avala
nche  Photodiodes  with  
Very  Low  Background  Do
ping  Grown  by  Continuo
usTrichloride  Vapor  Pha
se  Ep−itaxy)J、ジェイ、アプライドフ
ィジックス(J、Applied  Physi三至)
、Vol、60、ベージ2609 (1986)がある
着層14の上には一般的に約2.5JLm厚のInPよ
りなる半絶縁層15が存在する。この層は構造のMIS
FET部及び構造内に他の任意選択的な造作を含んでい
る。Fe:InP層の一般的な抵抗率は5xlO’Ω−
cmより大きい。半絶縁層は一般的には垂直方向の幾何
学的構造を用いて雰囲気圧力有機金属蒸気相エピタキシ
により一般的には成長され、そして、ソースはトリメチ
ールインジウム及びリン化物でフェロセンかFe源とし
て使用される。雰囲気圧力有機金属蒸気相エピタキシは
いくつかの文献に記載されており、その中には、ジェイ
、エル、ジルコ(J、L、Zilko)外による[ザ 
エフェクト オン ガステンベラチャ オン ザ グロ
ース オン インプ ハイ アトモスフェリツク プレ
ッシャ メタル オーガニック ケミカル ベイパー 
デポジション・ユージング トリメチール インジウム
 アンド PH3ソーセス(The  Effect 
 of  Gas  Temperatureon  
the  Growth  of  InPby  A
tomospheric  Pressure  Me
tal−Organic  Chemical  Va
por  Deposition  Using  T
rimethyl  Indiumand  PH35
ources)J、ジェイ。
一部 563 (1985)及びジェイ、エイ、ロング
(J、A、Long)外による「グロースオン フェ/
ドープト セミインシュレイティング インプ バイ 
MOCVD (Growthof  Fe−Doped
  SSem1−In5ulatin  InP  b
y  MOCVD)J、?(1984)かある。
2つの点については何らかの説明を加える必要かある。
n−InGaAs層13と示した吸収層は検出される放
射を吸収して電流を発生する他の材料て作ることもでき
る。n−InGaAs (組成I n o 、 s 3
 G a a A Sに近似)は放射を吸収するので約
1.651Lmの波長までに適する。第4級のIII〜
■族半導体化合物材料も吸収層として有用である。例え
ば、I n O,?lG a 0.27A S o6P
o4はInPに格子整合していて約1.3gmの波長ま
で吸収層として有用である。他の材料及び材料組成物も
吸収層て有用となることかてきる。
これらの層の厚さは大きな限界にわたって変化すること
かあり、そして、最適な厚さはしばしば材料特性及び成
長限界に依存する。例えば、吸収層の最適な厚さは層内
の放射吸収及びキャリア濃度に依存する。利用可能なI
 nGaAsのキャリア濃度の場合、最適な厚さは約3
gmである。更に低いキャリア濃度の場合には、最適な
厚さは更に厚く、一般的には5.10又は更に20Bm
までにする”ことかできよう。より大きなキャリア濃度
の場合、より薄い層(例えば0.51Lm)か最適とな
ろう。
半絶縁層の場合、最適な厚さは恐らく成長方法により決
定されるか、また、5、lO更には201Lmまでの厚
さか有用となろう。第1図ではその厚さは約2.5終m
である。
装置構造の種々の造作は半絶縁InP、(S。
1、InP)層15内に配置されていて、時々、着層1
4を貫通する。PIN検出器の造作はS。
1、InP層の一部内に配置されている。それはS、1
.InP層15の表面からこの層15及び着層14を貫
通して吸収層13内へ伸ひるp導電領域16よりなる。
このp導電率領域は拡散トービンクにより、非常にしは
しば亜鉛ドーパントによる拡散トーピンクにより作られ
る。p領域に隣接するS、1.InP層の表面は絶縁層
17、一般的には、Si、Nyて覆われる。金属層18
、一般的には金亜鉛はp領域16の上てp接点として役
立つ。
PIN検出器のp接点について説明をする。第1図に示
した金属接点は絶縁物の一部と重なって、検出すべき放
射を入れる穴は有していない。
この場合、2つの変形か可能である。まず、放射か装置
の上から入れられるべき場合は、p接点に放射を入れる
穴か必要である。又、P接点のサイズか小さくなると望
ましくない容量か減少される。一般的な形はドーナツ型
て金属と絶縁物17との間において放射を入れるための
窓が中央にある。
増幅器部は半絶縁InP層1層内5内るPIN検出器部
の隣りに配置されている。増幅器部は凹んたゲートIn
P−MISFETである。この構造はチャネル層19よ
りなり、ゲート絶縁部20とゲート金属21はチャネル
層19の中央と突き出た絶縁層22の下に配置されてい
る。チャネル層19は、普通は、約1017原子/ c
 m ”の濃度範囲内のイオン注入によりシリコンをド
ープされている。ゲート絶縁材料は酸化アルミニウム及
び二酸化けい素よりなる種々の材料から作ることかでき
る。リン酸化物アルミニウムはゲート絶縁物として特に
有用である。凹んたゲートの各側にばソース電極23と
ドレイン電極24か位置付けられている。これらは一般
的には金ゲルマニウムから作られていて、これらの電極
のすぐ下の債域はn型ドーパントで高濃度にドープされ
て金属電極のオーミック接触を容易にしている。ドーパ
ントは一般的には約2xlO18原子/ c m 3の
濃度範囲内のシリコンである。ゲート金属は一般的には
クローム金又はアルミニウムで作られている。PIN検
出器のp接点は電気的にケー、ト電極に接続されている
この装置の別の造作は一般的には半絶縁InP層に組み
込まれている。イオン注入は通常絶縁層の導電率特性を
変えるために使用され、そして、種々の形式の金属付着
物か導体路を形成するために使用される。第2図は上記
のP I NFET構造を組み込む代表的な回路の回路
図30を示す。PIN光検出器31は抵抗32と直列で
ある。PIN検出器に入射する光により電流が抵抗32
を流れ、この抵抗により、また第1図に示した活性FE
T33のゲートに電圧か発生される。これにより増幅段
が生じ、この増幅段ては負荷FETが負荷抵抗として作
用する。この段の出力は活性FET35と負荷FET3
6よりなるバッファ段に供給される。一連のタイオート
37(ここては4個のタイオートにより例示される)は
増幅段の出力のほぼ3ボルトからバッファ段の出力(V
、、t )における直流0ボルトへ直流電圧レベルをシ
フトするために使用される。種々の電位は回路に供給さ
れる。代表的な値は次の通り: V PIN = + 5 ホJL/ h、V oo+ 
= + 5、V ss工= OlV 002 = + 
5ボルト、及び VSS2=3ボルト。
この前置増幅器回路は第1図に説明したPINFETの
使用の例示である。他の回路も使用することかてきる。
第3図は第2図に示した回路を含む半導体チップの平面
図を示す。この図はしばしばチップのマスクパターンと
呼ばれる。チップパターンには直流バイアスに対応する
いくつかのバットと第2図に示した回路の出力端子が示
されている。これらはvP1Nハツト41.VBバット
42、Vlll11パット43、VSS□SS上44、
V 1102バツト45、VSS2バッド46、及びV
。0アバツト47である。回路のPIN部4部位8ップ
の上部左に配置されて金属電極及び1〜−ナラ型p接点
50内の開口49よりなる。又、(p接点50の下及び
側の両方にも)p導電率領域51か示されており、この
領域はPIN接合の一部である。p接点は第1図に21
として示し、そして、第2図に33として示したMIS
FETのゲート52として電気的に接続されている。又
、抵抗53に対する電気接続及び第2図に示したPIN
部に対応するVBバッド42への電気接続54も示され
ている。又第2図の活性FET33と負荷FET34に
対応する増幅器部の活性FET55と負荷FET56も
示しである。負荷FET56のゲートとソースはバッフ
ァ段(第2図の35)の活性FETのゲート58辷57
で電気接続されている。増幅段の活性FET55のソー
スは導体59によってv sstパッド44に電気的に
接続されている。バッファ段は活性FET58 (第2
図の35)、一連のダイオード60(第2図の37)及
び負荷FET61(第2図の36)から作られている。
ダイオード連糸60の一方の側及び負荷FET61のド
レインは共に62において接続され、更に、vouTバ
ットに接続されている。
多くの他の回路装置も第1図に示したPINフォトタイ
オートとMISFET増幅器の組み合せを使用して可能
である。
PINタイオードの一般的な逆電流−電圧I−■)及び
容量−電圧(C−V)特性は第4図と第5図に示しであ
る。PINタイオードはプラナ−構造をしており、漏洩
電流は一10ホルトのバイアスて充分に10nA以下で
ある。−10Vにおいて100pAはどの低い漏洩電流
か観察された。デブレーション容量は一5vのバイアス
以下で0.2pFより少ない。1.3μmの波長におけ
る量子°効率はインデックス整合エポキシの場合70%
より高い。これらの結果はトリクロライドVPA層のみ
を持つウェーハから作られたPINダイオードの結果に
似ている。実際、着層としての半絶縁1nPは漏洩電流
の減少を助けることかてきる。
I nP−MI 5FET装置は100gmの広さて、
Igmのゲート長を有している。これはエンハンスモー
ド及びデプレーションモードの両方て動作させることか
てきる。I−V曲線は一2vてヒステリシス及び完全ピ
ンチオフをほとんと示さない。Oのゲートバイアス近く
て変換コンタクタンスは約6mS、即ち、60 m S
 / m mである。
0バイアスの場合のゲート容量は約0.159Fである
。ゲート及びソースを共に接続した負荷FETのI−V
の特性も又対数的に良好である。ゲート長は3μmて幅
も100g、mである。負荷FETのドレイン飽和電流
ll1lssは約9 m Aてあり、これは、10mA
の活性FETのそれよりもいくぶん低い。両方のFET
は2にΩよりも出力インピータンスを有している。
共通のソースインバータ段に関する直流電圧変換特性は
重要である。ドレインバイアス電圧は3.5vから6.
5vまて変り、そして、最大の利得は、6.5vにバイ
アスされたときに約7゜2である。これはA= g+e
 x (Rout //Rtoad)の計算利得と一致
する。この場合、g1= 6 m Sて(Rout /
 / R+。−d) = 1 、2 kΩである。第6
図は4個のレベルシフトダイオードを持つバッファ段の
転送特性を示す。入力は1.5Vから2.OVまて掃引
される。これは4.5vと5.5vとの間に供給電圧を
持つインバータ段の出力電圧に相当する。このバッファ
段の利得は約0.8である。4つのレベルシフトタイオ
ードはA u / Cr −I’ n Pショットキー
ダイオードから作られており、直列抵抗の合計は約12
0Ωてあり、改良には更に多くの余地かある。又より高
いターンオン電圧を持つと期待される別の試みは、処理
の複雑さがある程度増加するがInP接合ダイオードを
使用することである。出力インピータンスは約300Ω
と推定されるが、増幅器か変換インピーダンス形態に接
続されるときに50Ω近くまて減少することができる。
インバータとバッファ段の両方−緒の電圧転送特性も測
定され、そして、それは第7図に示しである。全利得は
約5 (14dB)である。明らかに、増幅器のバイア
スか適正な場合、入力電圧か0のときには出力直流電圧
は非常に0に近くなり得る。約0.3vの線形利得範囲
は約30pWの最大入力光信号に相当する。
光信号に対する検出器−増幅器の組み合せの応答も又重
要である。この種の測定は高速C3BHレーザ(1,5
5gm波長)を用い、そして、検出器゛−増幅器の組み
合せの出力を観察することによりなされる。立ち上り及
び立ち下りの時間は20np、15npとそれぞれ推定
される。RC時定数はそれ故約Ionsて帯域幅は約1
8MHzである。
P I N−ANPの感度は400 M b / s及
び1.557tmの波長て測定された。積分された受信
信号は等化され、そして、更に増幅された。PI N−
ANPに関するバイアス条件は最良の感度を達成するよ
うに調節されるか必ずしも増幅器の最高利得を得るため
てはない。10−9ビット−誤り率て、受信感度は約−
27dBmである。
【図面の簡単な説明】
第1図は凹みのあるゲートリン化インジウムMISFE
Tを特徴とするプラナ−モノリシック集積InGaAs
  PIN増幅器を示す図、第2図は第1図に示したP
INFETを使用する回路の図、 第3図は第2図に示した回路の半導体チップの平面図、 第4図はPINタイオートの電流対電圧特性の図、 第5図はPINタイオートの容量対電圧特性の図、 第6図は共通のソースインバータ段に関する直流電圧転
送特性の図、及び 第7図はバッファ段の転送特性の図である。 10・・・・      光検出器−増幅器装置、11
・・・              基板、12・・・
  未ドープInPバッファの薄層、13・・・   
未ドープI nGaAsの薄層、14・・・     
 未ドープInPの着層、15・・・        
 InPの半絶縁層、16・・・          
  p導電領域、17・・・            
 絶縁層、18・・・            金属接
点、19・・・            チャネル層、
20・・・          ゲート絶縁層、21・
・・           ゲート金属、22・・・ 
            絶縁層、23・・・    
       ソース電極、24・・・       
    ドレイン電極、48・・・         
   PIN部、49・・・            
   開口、50・・・        ドーナツ型p
接点、51・・・          P導電率領域。 53・・・              抵抗。 出願人:アメリカン テレフォン アントチレフラフ 
カムパニー FIG、 4 FIG、 5 遮バ「ηIセ/i(ト) FIG、 6 ■□、(’/)

Claims (16)

    【特許請求の範囲】
  1. (1)検出器−増幅器部を有して放射を電気信号に変換
    する光半導体装置であって、 a、放射を吸収し得る少なくとも1つのIII〜V族化合
    物半導体よりなる吸収領域、 b、リン化インジウムよりなり、そして、吸収領域の少
    なくとも一部に接触する半絶縁半導体領域、 c、吸収領域の少なくとも一部に接触するInP基板領
    域、 d、半絶縁半導体領域の表面からこの領域の内部へ伸び
    ると共に吸収領域に接触するp導電率領域、このp導電
    率領域に接触するp接点及びn接点を備えたPIN領域
    、 e、半絶縁半導体領域内に含まれる以下の構成を有する
    MISFET領域: 1、半絶縁半導体領域に接触するn型InPよりなるチ
    ャネル領域、 2、絶縁領域とゲート電極よりなるゲート領域であって
    、絶縁領域がチャネル領域に接触し、ゲート電極が絶縁
    領域に接触し、ゲート領域は自己整列構造を形成するよ
    うに張出し絶縁領域の下にある溝の中に位置付けられた
    ゲート領域、 3、n^+InPソース領域及びソース電極よりなるソ
    ース領域であって、n^+InPのソース領域がチャネ
    ル領域に接触し、ソース電極がn^+InPのソース領
    域に接触しているソース領域、及び 4、n^+InPドレイン領域とドレイン電極よりなる
    ドレイン領域であって、n^+InPドレイン領域がチ
    ャネル領域に接触し、ドレイン電極がn^+InPドレ
    イン領域に接触しているドレイン電極、及び f、PIN領域内の、p接点又はn接点とゲート電極と
    の間の電気接続部よりなることを特徴とする光半導体装
    置。
  2. (2)吸収領域はInPに格子整合している組成物を備
    えたInGaAsとInGaAsPよりなる群から選ら
    ばれた化合物を有することを特徴とする特許請求の範囲
    第1項に記載の光半導体装置。
  3. (3)吸収領域がInPに格子整合したInGaAsよ
    りなることを特徴とする特許請求の範囲第2項に記載の
    光半導体装置。
  4. (4)半絶縁半導体領域がFeドープのInPよりなる
    ことを特徴とする特許請求の範囲第1項に記載の光半導
    体装置。
  5. (5)p導電率領域のドーパントが亜鉛であることを特
    徴とする特許請求の範囲第1項に記載の光半導体装置。
  6. (6)p接点が金−亜鉛の合金よりなることを特徴とす
    る特許請求の範囲第1項に記載の光半導体装置。
  7. (7)p接点が放射を可能にするためにこのp接点内に
    穴を有することを特徴とする特許請求の範囲第1項に記
    載の光半導体装置。
  8. (8)p接点がドーナツ状の形状を有していることを特
    徴とする特許請求の範囲第7項に記載の光半導体装置。
  9. (9)InP基板領域が基板であることを特徴とする特
    許請求の範囲第1項に記載の光半導体装置。
  10. (10)InP基板領域がn^+InPよりなり、この
    n^+InPにおいて硫黄又は錫が10^1^7−5x
    10^1^8原子/cm^3の濃度範囲にあることを特
    徴とする特許請求の範囲第9項に記載の光半導体装置。
  11. (11)チャネル領域は約10^1^7原子/cm^3
    の濃度のシリコンをドープされていることを特徴とする
    特許請求の範囲第1項に記載の光半導体装置。
  12. (12)吸収領域と半絶縁半導体領域との間に蓋領域が
    存在することを特徴とする特許請求の範囲第1項に記載
    の光半導体装置。
  13. (13)吸収領域とn^+InP基板領域との間にバッ
    ファ領域が存在することを特徴とする特許請求の範囲第
    1項に記載の光半導体装置。
  14. (14)p接点がMISFETゲートに電気的に接続さ
    れていることを特徴とする特許請求の範囲第1項に記載
    の光半導体装置。
  15. (15)更に、p接点又はn接点が抵抗に接続され、そ
    して、MISFETが負荷電界効果トランジスタに接続
    されていることを特徴とする特許請求の範囲第1項に記
    載の光半導体装置。
  16. (16)負荷電界効果トランジスタはバッファ段に接続
    されていることを特徴とする特許請求の範囲第15項に
    記載の光半導体装置。
JP63083246A 1987-04-10 1988-04-06 光半導体装置 Pending JPS63266876A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3726387A 1987-04-10 1987-04-10
US037263 1987-04-10

Publications (1)

Publication Number Publication Date
JPS63266876A true JPS63266876A (ja) 1988-11-02

Family

ID=21893387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63083246A Pending JPS63266876A (ja) 1987-04-10 1988-04-06 光半導体装置

Country Status (3)

Country Link
EP (1) EP0286348A3 (ja)
JP (1) JPS63266876A (ja)
CA (1) CA1287153C (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5336626A (en) * 1992-03-18 1994-08-09 Samsung Electronics Co., Ltd. Method of manufacturing a MESFET with an epitaxial void
JPH0945954A (ja) * 1995-07-31 1997-02-14 Mitsubishi Electric Corp 半導体素子,及び半導体素子の製造方法
IL238339B (en) 2014-08-04 2020-05-31 Sensors Unlimited Inc A low-noise hybridization detector based on charge transfer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60211972A (ja) * 1984-04-06 1985-10-24 Matsushita Electric Ind Co Ltd 光集積回路
JPS60223174A (ja) * 1984-04-19 1985-11-07 Nec Corp 半導体光電子複合素子
JPH0810699B2 (ja) * 1985-02-11 1996-01-31 エイ・ティ・アンド・ティ・コーポレーション 半導体デバイス

Also Published As

Publication number Publication date
CA1287153C (en) 1991-07-30
EP0286348A2 (en) 1988-10-12
EP0286348A3 (en) 1991-12-11

Similar Documents

Publication Publication Date Title
US4490735A (en) Monolithic input stage of an optical receiver
US6566724B1 (en) Low dark current photodiode
Kasahara et al. Monolithically integrated In 0.53 Ga 0.47 As-PIN/InP-MISFET photoreceiver
JP2599131B2 (ja) 集積光検出器−増幅器装置
US4990990A (en) Monolithically integrated waveguide-photodiode-FET combination
US4847665A (en) Monolithic integration of optoelectronic and electronic devices
JPH0335556A (ja) ホトダイオード・電界効果トランジスタ組み合わせ体
JPS62204571A (ja) 集積光学的に構成された光検出ヘツドとその製造方法
US4745446A (en) Photodetector and amplifier integration
JP2636840B2 (ja) 半導体デバイス
JPS582077A (ja) 半導体デバイス
Yano et al. Low-noise current optoelectronic integrated receiver with internal equalizer for gigabit-per-second long-wavelength optical communications
JPS63266876A (ja) 光半導体装置
Ohnaka et al. A planar InGaAs PIN/JFET fiber-optic detector
Matsuoka et al. Novel InP/InGaAs double-heterojunction bipolar transistors suitable for high-speed IC's and OEIC's
Renaud et al. GaInAs monolithic photoreceiver integrating pin/JFET with diffused junctions and a resistor
Cheng et al. Monolithically integrated receiver front end: In/sub 0.53/Ga/sub 0.47/As pin amplifier
Govindarajan et al. Design considerations for wide-band p-i-n/HBT monolithic transimpedance optical receivers
Brown et al. In/sub 0.53/Ga/sub 0.47/As junction field-effect transistors as tunable feedback resistors for integrated receiver preamplifiers
Antreasyan et al. Monolithically integrated InGaAs-pin InP-MISFET PINFET grown by chloride vapor phase epitaxy
Nakajima et al. On the frequency dependent drain conductance of ion-implanted GaAs MESFETs
JP2541280B2 (ja) 半導体装置
KR100212056B1 (ko) P-i-n fet 제작 방법
Therani et al. Monolithic integrated photoreceiver for 1.3–1.55‐μm wavelengths: Association of a Schottky photodiode and a field‐effect transistor on GaInP‐GaInAs heteroepitaxy
Blaser et al. High performance InGaAs/InP JFETs with step-doped channel doping for OEIC receivers