JPS63262916A - Semiconductor integrated circuit - Google Patents
Semiconductor integrated circuitInfo
- Publication number
- JPS63262916A JPS63262916A JP62097747A JP9774787A JPS63262916A JP S63262916 A JPS63262916 A JP S63262916A JP 62097747 A JP62097747 A JP 62097747A JP 9774787 A JP9774787 A JP 9774787A JP S63262916 A JPS63262916 A JP S63262916A
- Authority
- JP
- Japan
- Prior art keywords
- turned
- transistor
- short
- current
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000010586 diagram Methods 0.000 description 6
- 230000006378 damage Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
Description
【発明の詳細な説明】
（Ｊｌ要〕
本発明の半導体集積回路は、プル動作を行なうトランジ
スタに流れる電流を検出してプッシュ動作を行なうトラ
ンジスタの動作を制御するシｉｔ−ト電流制限回路部を
備えていることを特徴とする。Detailed Description of the Invention (Jl Required) The semiconductor integrated circuit of the present invention includes a seat current limiting circuit section that detects a current flowing through a transistor that performs a pull operation and controls the operation of a transistor that performs a push operation. It is characterized by having
これにより、プッシュ動作側トランジスタおよびプル側
トランジスタに流れるショート′准流を減少させること
が可能となり、トランジスタの破壊の防止と消費電力の
減少を図ることができる。This makes it possible to reduce the short-circuit current flowing to the push operation side transistor and the pull side transistor, thereby making it possible to prevent destruction of the transistors and reduce power consumption.
本９１明は半導体’１４８＠路に関するものであり。 This book 91 pertains to semiconductors '148@.
更に詳しく言えばプッシュ・プル動作を行なうトランジ
スタを有する半導体集積回路に関するものである。More specifically, the present invention relates to a semiconductor integrated circuit having a transistor that performs push-pull operation.
最近、Ｏ１９器やカメラ等の直流モータドライバーとし
て、該モータの正・逆回転制御可使なブリッジａ成の半
導体集積回路が用いられている。Recently, semiconductor integrated circuits with a bridge a configuration that can control forward and reverse rotation of the motor have been used as DC motor drivers for O19 units, cameras, and the like.
第３図は、そのような従来例に係る半導体集積回路のブ
ロック構成図であ−る６図において、Ａ。FIG. 3 is a block diagram of a semiconductor integrated circuit according to such a conventional example.
Ｂは入力端子であり、モータの正置逆回転を制御する信
号が入力する。１はスイッチング制御回路部であり、Ａ
入力が“Ｈ”のときＴ３（プッシュ側トランジスタ）が
オン、Ｔ２（プル側トランジスタ）がオンとなり、Ａ入
力が“Ｌ”のときＴ３がオフ、Ｔ２がオフとなる。２も
同様の動作を行なうスイッチング制御回路部であり、Ｂ
入力が＠ Ｈ１１１のときＴＩ（プッシュ側トランジス
タ）がオン、Ｔ４（プル側トランジスタ）がオンとなり
、Ｂ入力が“Ｌ′″のときＴＩがオフ、Ｔ４がオフとな
る。またＣ、Ｄは出力端子であり、該端子間にモータが
接続される。B is an input terminal, into which a signal for controlling forward and reverse rotation of the motor is input. 1 is a switching control circuit section, and A
When the input is "H", T3 (push side transistor) is turned on and T2 (pull side transistor) is turned on, and when the A input is "L", T3 is turned off and T2 is turned off. 2 is a switching control circuit section that performs the same operation, and B
When the input is @H111, TI (push side transistor) is turned on and T4 (pull side transistor) is turned on, and when the B input is "L'", TI is turned off and T4 is turned off. Further, C and D are output terminals, and a motor is connected between these terminals.
次にこの回路の動作の概略を説明する。いまＡ入力が“
Ｈ”、Ｉｌｌ入力が“Ｌ”であるとすると、ＴＩ、Ｔ４
がオフしてＴ２．Ｔ３がオンする。このため出力りから
Ｃに電流が流れてモータが回転する（これが正回転であ
るとする。）モータを逆回転させるときには、へ入力を
“Ｌ”、Ｂ入力を′Ｈ”にする、これによりＴ２．Ｔ３
がオフしてＴＩ、Ｔ４がオンするので、出力ＣからＤに
電流が流れてモータが逆回転する。Next, an outline of the operation of this circuit will be explained. Now the A input is “
If the Ill input is “L”, TI, T4
is off and T2. T3 turns on. Therefore, current flows from the output to C and the motor rotates (assuming that this is forward rotation). To rotate the motor in the reverse direction, the input to C is set to "L" and the input to B is set to 'H'. T2.T3
is turned off and TI and T4 are turned on, so current flows from output C to D and the motor rotates in reverse.
ところで、動作モードを切り替えるとき、例えば逆回転
から正回転に切り替えるとき、Ｔ１がオンからオフに、
Ｔ２がオフからオンに変化するが、従来例の回路によれ
ばＴ１のスイッチングスピードがＴ２のスイッチングス
ピードに比べて遅いため、ＴＩとＴ２が同時にオンする
ことになる。これはＮＰＮトランジスタからなるＴ２の
カットオフ周波数ｆｌが３００〜５００ＭＨｚであるの
に対し、ＰＮＰ トランジスタからなるＴＩの力、トオ
フ周波数が３〜５ＭＨｚであるように、プッシュ側トラ
ンジスタとプル側トランジスタの動作スピードの差に起
因するものである。By the way, when switching the operation mode, for example from reverse rotation to forward rotation, T1 changes from on to off.
T2 changes from off to on, but according to the conventional circuit, the switching speed of T1 is slower than the switching speed of T2, so TI and T2 are turned on at the same time. This is because the cut-off frequency fl of T2, which is made up of an NPN transistor, is 300 to 500 MHz, while the cut-off frequency fl of T2, which is made up of a PNP transistor, is 3 to 5 MHz. This is due to the difference in speed.
このため動作切り替え時には電源間がショート状態とな
って大電流が流れて消費電力の増大を招くとともに１発
熱等によりトランジスタの破壊を招く場合がある。Therefore, at the time of operation switching, a short circuit occurs between the power supplies and a large current flows, leading to an increase in power consumption and, in some cases, causing heat generation, which may lead to destruction of the transistor.
なお、外付けのコンデンサ等を用いてＴＩ。Note that TI can be adjusted using external capacitors, etc.
Ｔ２のオン・オフを制御する信号の伝達時間を１瞥する
ことにより、ショート状態の防止を図ることも考えられ
るが、装置の構成が煩雑化したり、製造コストが高くな
るという問題がある。It may be possible to prevent short-circuits by checking the transmission time of the signal that controls on/off of T2, but this poses problems such as complicating the configuration of the device and increasing manufacturing costs.
本発明はかかる従来の問題に鑑みて創作されたものであ
り、動作モード切り替え時に発生するショート電流を減
少させて消費電力の低減化と信頼性の高い半導体集積回
路の提供を目的とする。The present invention was created in view of such conventional problems, and aims to provide a semiconductor integrated circuit that reduces power consumption and has high reliability by reducing short-circuit current that occurs when switching operation modes.
第１図は本発明の半導体集積回路の原理構成図である。 FIG. 1 is a diagram showing the principle configuration of a semiconductor integrated circuit according to the present invention.
ｌはスイッチング制御回路部であり、入力信号の切り替
わりによってＴ２をオン、Ｔ３をオンし、あるいはＴ２
をオフ、Ｔ３・をオフするように’ａｍする。２もスイ
ッチング制御回路部であり、Ｔ１およびＴ４について同
様な制御を行なう。1 is a switching control circuit section, which turns on T2, turns on T3, or turns on T2 depending on the switching of the input signal.
'am to turn off T3. 2 is also a switching control circuit section, which performs similar control for T1 and T4.
３はショート電流制御回路部であり、Ｔ２のベース電位
の検出を介して該Ｔ２に流れる電流量を検出し、Ｔｌの
オフを促進させる。４もショート電流制御回路部であり
、Ｔ４のベース電位の検出を介して該Ｔ４に流れる電流
量を検出し。3 is a short current control circuit section which detects the amount of current flowing through T2 by detecting the base potential of T2, and promotes turning off of Tl. 4 is also a short current control circuit section, which detects the amount of current flowing through T4 through detection of the base potential of T4.
Ｔ３のオフを促進させる。Promotes T3 off.
当初、ＴＩがオン、Ｔ２がオフ状態にあるとする。入力
信号により動作モードが切り替わると、スイッチング制
御回路部ｌはＴ２がオン。Assume that initially, TI is on and T2 is off. When the operation mode is switched by the input signal, T2 of the switching control circuit section 1 is turned on.
Ｔ３がオフするように制御する。そしてスイッチング制
御回路部２はＴ１がオフ、Ｔ４がオフするように制御す
る。 ′
ところで、ＴＩのオン→オフへの切り替わりの遅れから
、ＴＩ、Ｔ２にはショート電流が流れるが、ショート電
流制御回路部３は該Ｔ２に流れる電流を検出してＴＩが
オフするように制御する。Control so that T3 is turned off. The switching control circuit section 2 controls T1 to be turned off and T4 to be turned off. ' Incidentally, due to the delay in the switching of TI from on to off, a short current flows through TI and T2, but the short current control circuit section 3 detects the current flowing through T2 and controls the TI to turn off. .
これによりＴ１．Ｔ２に流れるショート電流の大きさを
小さくできるとともに、ショート電流が流れる期間を短
くすることができる。As a result, T1. The magnitude of the short-circuit current flowing through T2 can be reduced, and the period during which the short-circuit current flows can be shortened.
次に図を参照しながら本発明の実施例について説明する
。第２図は本発明の実施例に係る半導体集積回路の回路
図である。Next, embodiments of the present invention will be described with reference to the drawings. FIG. 2 is a circuit diagram of a semiconductor integrated circuit according to an embodiment of the present invention.
Ａ、Ｂは制御信号が入力する端子であり、Ｃ３Ｄは直流
モータが接続される出力端子である。A and B are terminals to which control signals are input, and C3D is an output terminal to which a DC motor is connected.
５（６）は入力回路部であり、入力信号のスレッシカー
ル１電圧と電流供給部７（８）に流れる電流を設定する
。 ７ （８）は電流供給部であり、スイッチング制御
回路部１（２）に所定の電流を供給する。 ３ （４）
はショート電流制御回路部であり、プル側のＮＰＮ ト
ランジスタＴ２ （Ｔ４）のベース電位を介して該Ｔ２
（Ｔ４）に流れる電流を検出し、帰還をかけてプッシ
ュ側のＰＮＰ トランジスタＴＩ （Ｔ３）のオフを促
進させるように制御する。なおショート電流制御回路部
３（４）は、Ｔ９．Ｒ１，Ｒ２（ＴＩＯ，Ｒ３，Ｒ４）
によって構成されている。またＴ５．Ｔ８は、入力Ａ、
Ｂが共に“Ｈ″′の場合にＴＩ−Ｔ４をオフにするため
のトランジスタである。5 (6) is an input circuit section, which sets the threshold voltage of the input signal and the current flowing through the current supply section 7 (8). 7 (8) is a current supply section, which supplies a predetermined current to the switching control circuit section 1 (2). 3 (4)
is a short current control circuit section, which connects the NPN transistor T2 (T4) through the base potential of the pull side NPN transistor T2 (T4).
(T4) is detected, and feedback is applied to control the push side PNP transistor TI (T3) to promote turning off. Note that the short current control circuit section 3 (4) has T9. R1, R2 (TIO, R3, R4)
It is made up of. Also T5. T8 is input A,
This is a transistor for turning off TI-T4 when both B are "H"'.
次に本発明の実施例回路の動作について説明する。Next, the operation of the circuit according to the embodiment of the present invention will be explained.
いま人力ＡがＨｓ、入力ＢがＬ″′にあるとする。入力
Ａの“Ｈ”により入力回路１９１１５のトランジスタが
オン、従って電流供給回路部７のトランジスタもオンし
ており、該回路部７からスイッチング制御回路部１に所
定の設定電流が供給されている。このためＴＩがオンし
ているので、Ｔ２およびＴ４がオン状態にある。Suppose that the human power A is at Hs and the input B is at L'''.The transistor of the input circuit 19115 is turned on due to the "H" of the input A, and therefore the transistor of the current supply circuit section 7 is also turned on, and the circuit section 7 A predetermined set current is supplied to the switching control circuit section 1. Therefore, since TI is on, T2 and T4 are on.
一方、入力Ｂの“Ｌ”により入力回路部６のトランジス
タがオフ、従って電流供給回路部８のトランジスタもオ
フしている。このためＴ８もオフしているので、ＴＩお
よびＴ４がオフ状態にある。On the other hand, due to the "L" level of the input B, the transistor of the input circuit section 6 is turned off, and therefore the transistor of the current supply circuit section 8 is also turned off. Therefore, since T8 is also off, TI and T4 are in the off state.
これによりＴ３ 、Ｔ２を介して出力りからＣに電流が
流れているので、モータは正回転している。As a result, current flows from the output to C via T3 and T2, so the motor rotates in the forward direction.
次に入力Ａを“Ｈ”→″Ｌ″に、入力Ｂを“Ｌ”→″Ｈ
”に切り替えて逆回転モードにする。これにより本発明
の実施例回路は前述と逆の動作をして、Ｔｌ、Ｔ４がオ
ンし、Ｔ３．Ｔ２がオフする。Next, input A goes from “H” to “L”, and input B goes from “L” to “H”.
” to set the reverse rotation mode. As a result, the circuit according to the embodiment of the present invention operates in the opposite manner to that described above, turning on Tl and T4 and turning off T3 and T2.
ところでＴ３はＰＮＰ ）ランジスタで形成されている
ため、該Ｔ３がオンからオフに切り替わるときの切り替
わり遅延時間が長くなる。このため動作モード切り替え
時に、Ｔ３ 、Ｔ４を介して電源間にショート電流が流
れる。しかしこのときショート電流によってＴ４のベー
ス電位が上がるので、Ｒ３、Ｒ４を介してＴＩＯがオン
する。モしてＴＩのベース電位を強制的に下げるので。By the way, since T3 is formed of a PNP transistor, the switching delay time when T3 is switched from on to off becomes long. Therefore, when switching the operation mode, a short current flows between the power supplies via T3 and T4. However, at this time, the base potential of T4 increases due to the short current, so TIO is turned on via R3 and R4. This is because the base potential of TI is forcibly lowered.
ＴＩが急速にオフしてＴ３もオフする。このためＴ３．
Ｔ４を介して流れていたショート電流を十分に小さく抑
えることが可能となる。TI turns off rapidly and T3 also turns off. For this reason, T3.
It becomes possible to suppress the short-circuit current flowing through T4 to a sufficiently low level.
このように本発明の実施例によればモード切替え時に流
れるショート電流を十分に小さくすることができる。従
って従来のような制御信号伝達時間ｍＩ用のコンデンサ
等の外付は部品が不要となる。As described above, according to the embodiment of the present invention, the short-circuit current that flows during mode switching can be made sufficiently small. Therefore, external parts such as a capacitor for the control signal transmission time mI as in the conventional case are not required.
またショート電流の減少により、電力消費の低減および
トランジスタの破壊の防止を図ることが可能となる。Further, by reducing the short-circuit current, it is possible to reduce power consumption and prevent destruction of the transistor.
ｌ明の効果〕
以上説明したように１本発明によればプル側トランジス
タに流れる電流を検知してプッシュ側トランジスタを強
制的にオフさせるショート電流制御回路・部を設けるこ
とにより、該トランジスタを介して流れるショート電流
を小さくするとともに、ショート電流が流れる時間を短
縮することが可能となる。これにより半導体集積回路の
消費電力の低減化とともに、高信頼性化を図ることがで
きる。As explained above, according to the present invention, by providing a short current control circuit/section that detects the current flowing in the pull side transistor and forcibly turns off the push side transistor, the current flowing through the transistor is This makes it possible to reduce the short-circuit current that flows and shorten the time that the short-circuit current flows. This makes it possible to reduce the power consumption of the semiconductor integrated circuit and to improve its reliability.
第１図は本発明の詳細な説明するブロック図、第２図は
本発明の実施例に係る半導体集積回路の回路図、
第３図は従来例を説明するブロック図である。
（符号の説明）
ｌ、２・・・スイッチング制御回路部、３．４・・・シ
ョート電流制限回路部、５．６・・・入力回路部、
７．８・・・電流供給回路部、
Ｔ１〜ＴＩＯ・・・トランジスタ。
ＲＩＮＲ４・・・抵抗。FIG. 1 is a block diagram explaining the present invention in detail, FIG. 2 is a circuit diagram of a semiconductor integrated circuit according to an embodiment of the present invention, and FIG. 3 is a block diagram explaining a conventional example. (Explanation of symbols) l, 2...Switching control circuit section, 3.4...Short current limiting circuit section, 5.6...Input circuit section, 7.8...Current supply circuit section, T1 ~TIO...transistor. RINR4...Resistance.
Claims (1)
スタとプル動作を行なう第２のトランジスタとを有する
半導体集積回路において、 前記第２のトランジスタに流れる電流を検出し、前記第
１のトランジスタに帰還をかけて該第１のトランジスタ
に流れる電流を制限するショート電流制限回路部を備え
ていることを特徴とする半導体集積回路。[Scope of Claims] In a semiconductor integrated circuit having a first transistor that performs a push operation and a second transistor that performs a pull operation that are connected in series, a current flowing through the second transistor is detected; 1. A semiconductor integrated circuit comprising: a short-circuit current limiting circuit section that applies feedback to one transistor to limit the current flowing through the first transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62097747A JP2573946B2 (en) | 1987-04-20 | 1987-04-20 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62097747A JP2573946B2 (en) | 1987-04-20 | 1987-04-20 | Semiconductor integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63262916A true JPS63262916A (en) | 1988-10-31 |
| JP2573946B2 JP2573946B2 (en) | 1997-01-22 |
Family
ID=14200479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62097747A Expired - Fee Related JP2573946B2 (en) | 1987-04-20 | 1987-04-20 | Semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2573946B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5881332A (en) * | 1981-11-11 | 1983-05-16 | Matsushita Electric Ind Co Ltd | Two-way switch circuit |
| JPS58151814A (en) * | 1982-03-04 | 1983-09-09 | 株式会社東芝 | H switch circuit with overcurrent protecting circuit |
| JPS60219814A (en) * | 1984-04-16 | 1985-11-02 | Canon Inc | Drive circuit |
-
1987
- 1987-04-20 JP JP62097747A patent/JP2573946B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5881332A (en) * | 1981-11-11 | 1983-05-16 | Matsushita Electric Ind Co Ltd | Two-way switch circuit |
| JPS58151814A (en) * | 1982-03-04 | 1983-09-09 | 株式会社東芝 | H switch circuit with overcurrent protecting circuit |
| JPS60219814A (en) * | 1984-04-16 | 1985-11-02 | Canon Inc | Drive circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2573946B2 (en) | 1997-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006296119A (en) | Drive circuit of semiconductor switching element | |
| US4902914A (en) | Logic circuit used in standard IC or CMOS logic level | |
| JPH07107773A (en) | Reduction circuit of turn-off delay of output power transistor | |
| JPH07263971A (en) | Output stage for integrated amplifier with output power device having outside connection | |
| JPH02892B2 (en) | ||
| KR960009401A (en) | Comparator circuit | |
| JP3643298B2 (en) | Output circuit | |
| JPS63262916A (en) | Semiconductor integrated circuit | |
| JPH0683058B2 (en) | Output circuit | |
| JP2808930B2 (en) | Constant current control circuit | |
| JP2853280B2 (en) | Output circuit | |
| JP2000323977A (en) | Output circuit | |
| JP2697024B2 (en) | Output circuit | |
| JP3235337B2 (en) | Output circuit for PWM inverter | |
| US6304112B1 (en) | Integrated circuit provided with a fail-safe mode | |
| JPS58103230A (en) | Switching circuit | |
| JPH03248619A (en) | Semiconductor output circuit | |
| JPS62151022A (en) | Logic circuit | |
| JP2567015B2 (en) | Input voltage detection circuit | |
| US5999036A (en) | Output circuit with output voltage controlled by current flow through an output transistor circuit | |
| JPH05206816A (en) | Inductive load driving circuit | |
| JPH04440Y2 (en) | ||
| JPS6245482Y2 (en) | ||
| JP2550810Y2 (en) | Integrated circuit | |
| JPH0223703A (en) | Oscillation control circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |