JPS63253757A - Talkie write/readout control method - Google Patents

Talkie write/readout control method

Info

Publication number
JPS63253757A
JPS63253757A JP62087172A JP8717287A JPS63253757A JP S63253757 A JPS63253757 A JP S63253757A JP 62087172 A JP62087172 A JP 62087172A JP 8717287 A JP8717287 A JP 8717287A JP S63253757 A JPS63253757 A JP S63253757A
Authority
JP
Japan
Prior art keywords
address
memory
talkie
pattern
addresses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62087172A
Other languages
Japanese (ja)
Inventor
Shigeru Nishiyama
茂 西山
Noriyuki Kawamura
仙志 河村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Oki Electric Industry Co Ltd
Original Assignee
Nippon Telegraph and Telephone Corp
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, Oki Electric Industry Co Ltd filed Critical Nippon Telegraph and Telephone Corp
Priority to JP62087172A priority Critical patent/JPS63253757A/en
Publication of JPS63253757A publication Critical patent/JPS63253757A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To eliminate need for the control of read address depending on the length of talkie by writing consecutively for N-time from the 0 address of a memory a unit pattern having an address number of 1/N (N is a natural number) of all address numbers of the memory, reading all addresses from the 0 address of the memory till the final address and sending the result as the address repetitively. CONSTITUTION:Unit patterns 20, 30 comprising non-talking patterns 22, 32 within the maximum allowable silent time and talkie contents 21, 31 of the digital pattern and having 1/N (N is a natural number) of all address numbers of the memory are written consecutively by N times. The readout address corresponding to all addresses from the 0 address till the final address is sent in the memory and the talkie content of the digital pattern and the non-talking pattern within the maximum allowable silent time are read repetitively from the memory. Thus, the control of readout address is not required regardless of the talkie content.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、ディジタルパターン化したトーキ内容をメモ
リに81込み、所定の読出しアドレスに従って前記メモ
リよりトーキ内容を読出す方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a method for storing digitally patterned talkie contents in a memory 81 and reading out the talkie contents from the memory according to a predetermined readout address.

(従来の技術) 従来より、ディジタル交換システムでは通知用や案内用
のトーキをディジタルパターン化し、これをメモリに書
込み(記憶し)、所定の読出しアドレスを与えて該メモ
リの内容を読出し、さらにこれをディジタル・アナログ
変換回路、PCM回線等(以下、回線側と称す。)に送
出するようになしていた。
(Prior Art) Conventionally, in digital exchange systems, talkies for notifications and guidance are converted into digital patterns, written (stored) in a memory, read out the contents of the memory by giving a predetermined read address, and then converted into digital patterns. is sent to a digital-to-analog conversion circuit, a PCM line, etc. (hereinafter referred to as the line side).

一般に、ディジタルパターンのトーキ内容はメモリの連
続したアドレスに゛順次書込まれ、また、通常、メモリ
のアドレス値はnビットの2進符号で表わされるため、
アドレス値としては所定のクロックを計数するnビット
の2進カウンタの計数値が用いられる場合が多かった。
In general, the contents of a digital pattern are sequentially written to consecutive addresses in memory, and address values in memory are usually represented by n-bit binary codes.
The count value of an n-bit binary counter that counts a predetermined clock is often used as the address value.

(発明が解決しようとする問題点) ところで、トーキの種類によりその時間長が異なるため
、そのディジタルパターンの数は必ずしもアドレス値が
nビットの2進符号で表わされるメモリの全アドレス数
、即ち2 に一致するとは限らず、該メモリ中にディジ
タルパターンが書込まれない、いわゆる空きの部分を生
じる場合がある。
(Problem to be Solved by the Invention) By the way, since the time length differs depending on the type of talkie, the number of digital patterns is not necessarily equal to the total number of addresses in the memory whose address value is represented by an n-bit binary code, that is, 2 , and a so-called empty portion may be created in which no digital pattern is written in the memory.

前記空きの部分が充分小さく、これを無音の状態に変換
し再生しても不自然でない程度の時間(以下、最大許容
無音時間と称ず。)、例えば2秒以下となる場合は周知
の無通話パターンを書込むことにより、メモリの全アド
レスにディジタルパターンのトーキ内容が書込まれたメ
モリと同様に扱うこともできるが、空きの部分が大きい
場合は、たとえ無通話パターンを書込んだとしても再生
されるトーキに不自然に長い無音状態が生じることにな
り、好ましくない。
If the empty part is sufficiently small that it will not be unnatural to convert it into a silent state and play it back (hereinafter referred to as the maximum allowable silent time), for example, 2 seconds or less, there is a well-known problem. By writing a call pattern, it is possible to treat the memory in the same way as a memory in which the talk contents of the digital pattern are written to all addresses in the memory, but if there is a large empty area, even if a no-call pattern is written, This is also undesirable because an unnaturally long period of silence will occur in the reproduced talkie.

このため、前記カウンタの出力値が、書込み時に決定さ
れるメモリ中のトーキ内容の終了アドレス又はメモリの
最終アドレスに達したことを識別し、前記空きの部分に
対応するアドレス値を出力しないよう、該カウンタをリ
セットし又は書込み時に決定されるメモリ中のトーキ内
容の開始アドレスに相当する初期値をセットする制御を
行なわなければならないという問題点があった。
Therefore, it is possible to identify that the output value of the counter has reached the end address of the talkie contents in the memory determined at the time of writing or the final address of the memory, and to not output the address value corresponding to the empty part. There is a problem in that control must be performed to reset the counter or set an initial value corresponding to the start address of the talkie contents in the memory determined at the time of writing.

一本発明は前記問題点を除去し、トーキ内容の長さに拘
らず、読出しアドレスの制御を不要となし得るトーキ書
込み/読出し制御法を提供することを目的とする。
One object of the present invention is to provide a talkie write/read control method that eliminates the above-mentioned problems and makes it unnecessary to control read addresses regardless of the length of talkie contents.

(問題点を解決するための手段) 本発明では前記問題点を解決するため、ディジタルパタ
ーン化したトーキ内容をメモリに書込み、所定の読出し
アドレスに従って前記トーキ内容を読出すトーキ書込み
/読出し制御法において、ディジタルパターンのトーキ
内容及び最大許容無音時間以内の無通話パターンから構
成され且つメモリの全アドレス数の1/N(Nは自然数
)のアドレス数を有する単位パターンをメモリのOアド
レスより連続してN回国込み、メモリのOアドレスより
最終アドレスまでの全アドレスを読出しアドレスとして
繰返し送出するようになした。
(Means for Solving the Problems) In order to solve the above-mentioned problems, the present invention provides a talkie write/read control method in which digital patterned talkie contents are written in a memory and the talkie contents are read out according to a predetermined read address. , a unit pattern consisting of the talk content of the digital pattern and a no-call pattern within the maximum allowable silent time, and having the number of addresses that is 1/N (N is a natural number) of the total number of addresses in the memory, is consecutively started from the O address in the memory. All addresses from the O address to the final address of the memory are read out N times and sent out repeatedly as read addresses.

(作 用) 本発明によれば、メモリには該メモリのOアドレスより
最終アドレスまでの全アドレスに対応する読出しアドレ
スが繰返し送出され、ディジタルパターンのトーキ内容
及び最大許容無音時間以内の無通話パターンが、該メモ
リより繰返し読出される。
(Function) According to the present invention, read addresses corresponding to all addresses from the O address to the final address of the memory are repeatedly sent to the memory, and the talk content of the digital pattern and the no-call pattern within the maximum allowable silent time are sent to the memory repeatedly. is repeatedly read out from the memory.

(実施例) 第1図は本発明のトーキ書込み/読出し制御法を適用し
たトーキ回路の一実施例を示すもので、図中、1−1.
1−2.・・・・・・1−にはメモリ、2゜3はカウン
タ、4はセレクタ、5はレジスタである。
(Embodiment) FIG. 1 shows an embodiment of a talkie circuit to which the talkie write/read control method of the present invention is applied.
1-2. ...1- is a memory, 2.3 is a counter, 4 is a selector, and 5 is a register.

メモリ1−1〜1−にはそれぞれ2 ワード1ビツトの
容ωを有し、以下に述べるようにしてディジタルパター
ンのトーキ内容が書込まれている。
The memories 1-1 to 1- each have a capacity .omega. of 2 words and 1 bit, and the talk contents of the digital pattern are written in the manner described below.

第2図は前記メモリ1−1〜1−kにおけるトーキ内容
の割付けのようすを示すものである。
FIG. 2 shows how the talkie contents are allocated in the memories 1-1 to 1-k.

まず、第2図(a)に示ずようにメモリ全体を最大許容
無音時間又はそれ以下で最も大きな時間に相当するアド
レス数2  (m<n)のエリア(以下、これを単位エ
リアと称す。)10に仮想的に区分する。この時、メモ
リ全体は2  個の単位エリア10に区分されることに
なる。
First, as shown in FIG. 2(a), the entire memory is divided into an area of 2 addresses (m<n) corresponding to the maximum allowable silent time or the longest time below (hereinafter, this will be referred to as a unit area). ) Virtually divided into 10. At this time, the entire memory is divided into two unit areas 10.

−のトーキ内容を表わす!ビットのデ・イジタルパター
ンの総数p1が2 以下の場合、即ち該−のトーキ内容
が前記単位エリア10内に収まる場合は、第2図(b)
に示すようにトーキ内容21(図中、斜線を付した部分
)、及びパターン数(2”−pl)の無通話パターン2
2からパターン(以下、これを単位パターンと称す。)
20を構成し、該単位パターン20をメモリのOアドレ
スより最終アドレスまで書込む。
−Represents the talk content! If the total number p1 of digital patterns of bits is 2 or less, that is, if the contents of the - talk fit within the unit area 10, the pattern shown in FIG. 2(b)
As shown in the figure, the talk content 21 (the shaded part in the figure) and the no-call pattern 2 with the number of patterns (2”-pl)
2 to pattern (hereinafter referred to as unit pattern)
20, and write the unit pattern 20 in the memory from address O to the final address.

前記単位パターン20のアドレス数は単位エリア10の
アドレス数2 と同一であり、これはメモリ全体のアド
レス数の1/2  に当たり、メモリ全体では2  個
の単位パターン20が書込まれることになる。なお、2
 とPlとが等しい場合、単位パターン20内の無通話
パターン22はなくなる。
The number of addresses of the unit pattern 20 is the same as the number of addresses 2 of the unit area 10, which is 1/2 of the number of addresses of the entire memory, and two unit patterns 20 are written in the entire memory. In addition, 2
When and Pl are equal, the no-call pattern 22 within the unit pattern 20 disappears.

一方、−のトーキ内容を表わす1ビツトのディジタルパ
ターンの総数p2が2 より大きい場合、即ち該−のト
ーキ内容が−の単位エリア10内に収まらない場合は、
第2図(C)に示すようにX個(図示例では4個)の単
位エリア10に亘って書込まれるトーキ内容31(図中
、斜線を付した部分)、及び該X個の単位エリア10の
最後の単位エリアにトーキ内容31の残りとともに書込
まれるところのパターン数(2−(p2− (x−1)
・2 )〕の無通話パターン32からパターン(以下、
これを単位パターンと称す。)30を構成し、該単位パ
ターン30をメモリのOアドレスより最終アドレスまで
書込む。
On the other hand, if the total number p2 of 1-bit digital patterns representing the talk content of - is larger than 2, that is, if the talk content of - does not fit within the unit area 10 of -,
As shown in FIG. 2(C), the talk content 31 (hatched area in the figure) written across X (four in the illustrated example) unit areas 10, and the X unit areas The number of patterns (2-(p2- (x-1)
・2)] pattern from no-call pattern 32 (hereinafter referred to as
This is called a unit pattern. ) 30 and writes the unit pattern 30 from the O address to the final address in the memory.

ここで、前記単位パターン30を構成する単位エリア1
0の数Xは2のべき乗、例えば2r(r<n)となるよ
うに設定され、この際、前記単位パターン30のアドレ
ス数はメモリ全体のアドレス数の1/2°−(mar)
に当たり、メモリ全体では2n−(I′l+r)個の単
位パターン30が書込まれることになる。
Here, the unit area 1 constituting the unit pattern 30 is
The number of 0's
In this case, 2n-(I'l+r) unit patterns 30 are written in the entire memory.

なお、トーキ内容31の長さが2r個の単位エリア10
にちょうど亘るような長さでない場合は、トーキ音声の
速度を多少速くしたり遅クシたりして合わせるようにす
れば良い。また、2111と(o2− (x−1)・2
”)とが等しい場合、単位パターン30内の無通話パタ
ーン32はなくなる。
Note that the length of the talk content 31 is 2r unit areas 10.
If the length is not just right, you can adjust the speed of the talkie voice a little faster or slower. Also, 2111 and (o2- (x-1)・2
”), the no-call pattern 32 within the unit pattern 30 disappears.

このようにして、各メモリ1−1〜1−kにはディジタ
ルパターンのトーキ内容及び最大許容無音時間以内の無
通話パターンから構成され且つメモリの全アドレス数の
1/N(但し、第2図の例ではNは2  又は2°−(
mar)であり、自然数−m である。)のアドレス数を有する単位パターンがN@書
込まれている。
In this way, each memory 1-1 to 1-k is composed of digital pattern talk content and a no-call pattern within the maximum allowable silent time, and is 1/N of the total number of addresses in the memory (however, as shown in FIG. In the example, N is 2 or 2°−(
mar) and a natural number -m. ) A unit pattern having the number of addresses N@ is written.

カウンタ2は周知のnビットの2進カウンタであり、図
示しないクロック発生器より供給される所定の周期、例
えば125μsecのクロックを計数し、メモリ1−1
〜1−にの0アドレスより最終アドレス(2)までの全
アドレスに対応するアドレス値を、各メモリ1−1〜1
−kに繰返し送出する。カウンタ3はに進カウンタであ
り、前記カウンタ2に対するクロックと同期し且つその
に倍の周波数のクロックを計数し、即らカウンタ2が1
歩進する間にに進し、その計数値をセレクタ4に繰返し
送出する。
The counter 2 is a well-known n-bit binary counter that counts clocks of a predetermined period, for example, 125 μsec, supplied from a clock generator (not shown), and
The address values corresponding to all addresses from the 0 address to the final address (2) in ~1- are stored in each memory 1-1 to 1-1.
−k repeatedly. The counter 3 is a binary counter, and is synchronized with the clock for the counter 2 and counts a clock having a frequency twice that of the clock, that is, when the counter 2 is 1
While stepping, it advances and its count value is repeatedly sent to the selector 4.

セレクタ4はメモリ1−1〜1−にの出力値を受信し、
カウンタ3の出力値に従って、該メモリ1−1〜1−に
の出力値をレジスタ5に切替えて送出する。レジスタ5
はセレクタ4の出力値を一時保持し、回線側に送出する
Selector 4 receives output values from memories 1-1 to 1-,
According to the output value of the counter 3, the output values of the memories 1-1 to 1- are switched to the register 5 and sent. register 5
temporarily holds the output value of selector 4 and sends it to the line side.

前記構成によれば、各メモリ1−1〜1−にのOアドレ
スより最終アドレスまでにはディジタルパターンのトー
キ内容もしくは最大許容無音時間以内の無通話パター、
ンが全て書込まれており、カウンタ2から供給されるメ
モリアドレスの値に従って、常時、各メモリ1−1〜1
−によりディジタルパターンもしくは無通話パターンが
読出され、これらはカウンタ3から出力される値に従っ
てセレクタ4で順次選択され出力され、レジスタ。
According to the above configuration, from the O address to the final address in each memory 1-1 to 1-, the talk content of the digital pattern or the no-call pattern within the maximum allowable silent time,
All memory addresses 1-1 to 1 are written, and each memory 1-1 to 1 is always written according to the value of the memory address supplied from counter 2.
A digital pattern or a no-call pattern is read out by -, and these are sequentially selected and output by the selector 4 according to the value output from the counter 3, and are outputted to the register.

5で一時保持され、時分割多重化されて回線側に送出さ
れる。
5, and is time-division multiplexed and sent to the line side.

(発明の効果) 以上説明したように本発明によれば、ディジタルパター
ンのトーキ内容及び最大許容無音時間以内の無通話パタ
ーンから構成され且つメモリの全アドレス数の1/Nの
アドレス数を有する単位パターンをメモリのOアドレス
より連続してN回書込み、メモリのOアドレスより最終
アドレスまでの全アドレスを読出しアドレスとして繰返
し送出するようになしたため、メモリに該メモリのOア
ドレスより最終アドレスまでの全アドレスに対応する読
出しアドレスを繰返し送出するのみで、ディジタルパタ
ーンのトーキ内容及び最大許容無音時間以内の無通話パ
ターンが繰返し読出され、従って、トーキの長さによっ
て読出しアドレスを制御する必要がなくなり、多種類の
トーキを同一のカウンタ等より出力される読出しアドレ
スで読出し可能となる等の利点がある。
(Effects of the Invention) As explained above, according to the present invention, the unit is composed of the talk content of the digital pattern and the no-call pattern within the maximum allowable silent time, and has the number of addresses that is 1/N of the total number of addresses in the memory. The pattern is written N times consecutively starting from the O address of the memory, and all addresses from the O address to the final address of the memory are read out and sent repeatedly as read addresses. By simply sending out the readout address corresponding to the address repeatedly, the talk content of the digital pattern and the no-call pattern within the maximum allowable silent time are read out repeatedly.Therefore, there is no need to control the readout address depending on the length of the talk, and there is no need to control the readout address by the length of the talk. There are advantages such as being able to read different kinds of talkies using the read address output from the same counter or the like.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のトーキ書込み/読出し制御性を適用し
たトーキ回路の一実施例を示す構成図、第2図はトーキ
内容のメモリに対する割付けのようすを示す説明図であ
る。 1−1〜1−k・・・メモリ、2,3・・・カウンタ、
4・・・セレクタ、5・・・レジスタ、20.30・・
・単位パターン、21.31・・・トーキ内容、22.
32・・・無通話パターン。 特許出願人 沖電気工業株式会社 日本電信電話株式会社
FIG. 1 is a block diagram showing an embodiment of a talkie circuit to which talkie write/read control of the present invention is applied, and FIG. 2 is an explanatory diagram showing how talkie contents are allocated to memory. 1-1 to 1-k...memory, 2,3...counter,
4...Selector, 5...Register, 20.30...
・Unit pattern, 21.31... Talking content, 22.
32... No call pattern. Patent applicant Oki Electric Industry Co., Ltd. Nippon Telegraph and Telephone Corporation

Claims (1)

【特許請求の範囲】 ディジタルパターン化したトーキ内容をメモリに書込み
、所定の読出しアドレスに従つて前記トーキ内容を読出
すトーキ書込み/読出し制御法において、 ディジタルパターンのトーキ内容及び最大許容無音時間
以内の無通話パターンから構成され且つメモリの全アド
レス数の1/N(Nは自然数)のアドレス数を有する単
位パターンをメモリの0アドレスより連続してN回書込
み、 メモリの0アドレスより最終アドレスまでの全アドレス
を読出しアドレスとして繰返し送出するようになした ことを特徴とするトーキ書込み/読出し制御法。
[Scope of Claims] In a talk writing/reading control method in which digital patterned talk content is written in a memory and the talk content is read out according to a predetermined read address, A unit pattern consisting of a no-call pattern and having the number of addresses that is 1/N (N is a natural number) of the total number of addresses in the memory is written N times consecutively from the 0 address in the memory, and from the 0 address in the memory to the final address. A talkie write/read control method characterized in that all addresses are repeatedly sent as read addresses.
JP62087172A 1987-04-10 1987-04-10 Talkie write/readout control method Pending JPS63253757A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62087172A JPS63253757A (en) 1987-04-10 1987-04-10 Talkie write/readout control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62087172A JPS63253757A (en) 1987-04-10 1987-04-10 Talkie write/readout control method

Publications (1)

Publication Number Publication Date
JPS63253757A true JPS63253757A (en) 1988-10-20

Family

ID=13907568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62087172A Pending JPS63253757A (en) 1987-04-10 1987-04-10 Talkie write/readout control method

Country Status (1)

Country Link
JP (1) JPS63253757A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394892B2 (en) 2002-11-19 2008-07-01 Sanyo Electric Co., Ltd. Content reproduction device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394892B2 (en) 2002-11-19 2008-07-01 Sanyo Electric Co., Ltd. Content reproduction device

Similar Documents

Publication Publication Date Title
GB2221368A (en) Frame converter using a dual-port random access memory
KR950022590A (en) Communication device with recording function
US4571723A (en) Pulse code modulated digital telephony tone generator
KR970056671A (en) Time switching and conference call integrated device
US5287350A (en) Sub-rate time switch
US5649148A (en) Fast digital signal processor interface using data interchanging between two memory banks
JPS63253757A (en) Talkie write/readout control method
RU2180992C2 (en) Single-bit resolution switch
JPS5864862A (en) Digital audible tone generating circuit
KR100413054B1 (en) A method and device for switching user data
JP2552757B2 (en) Digital audio signal intermittent control system
JP2667061B2 (en) Tone supply device
JPS6053363A (en) High speed/low speed reproduction circuit of sound storage device
JPS61193593A (en) Time switching circuit
JPS59183571A (en) Tone intermitting system
JPH0548556A (en) Data insertion circuit
JP2765887B2 (en) Data multiplexing method
JPH0686376A (en) Digital tone generating circuit
KR19990036939A (en) Time-Multiple Switches Operate as Single- and Double-Buffered Types
KR840002801A (en) Storage of a telecommunication exchange
JPS6148221A (en) Delay data generator
JP2508861B2 (en) Word multi-time switch
JP3703599B2 (en) Pattern signal generator
JPH01270483A (en) Time division channel switching memory
JPS6346899A (en) Time-sharing speech path