JPS63252370A - 電気的相互接続装置 - Google Patents
電気的相互接続装置Info
- Publication number
- JPS63252370A JPS63252370A JP62085559A JP8555987A JPS63252370A JP S63252370 A JPS63252370 A JP S63252370A JP 62085559 A JP62085559 A JP 62085559A JP 8555987 A JP8555987 A JP 8555987A JP S63252370 A JPS63252370 A JP S63252370A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- solder
- substrate
- upper substrate
- reservoir
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 28
- 229910000679 solder Inorganic materials 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 14
- 238000003780 insertion Methods 0.000 claims description 9
- 230000037431 insertion Effects 0.000 claims description 9
- 239000011159 matrix material Substances 0.000 claims description 4
- 238000005476 soldering Methods 0.000 claims description 2
- 239000002241 glass-ceramic Substances 0.000 description 9
- 239000010410 layer Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 239000000919 ceramic Substances 0.000 description 4
- 239000006091 Macor Substances 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Landscapes
- Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Manufacturing Of Electrical Connectors (AREA)
- Multi-Conductor Connections (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
複数のLSIを搭載した半導体モジュールのり一ドビン
を挿抜可能な状態に保持すると共に、プリント配線基板
に回路接続するのに使用する電気的相互接続装置が、半
田溜め用の穴をもつ上部基板と接点ピンを備えた下部基
板とを融着して構成される電気的相互接続装置。
を挿抜可能な状態に保持すると共に、プリント配線基板
に回路接続するのに使用する電気的相互接続装置が、半
田溜め用の穴をもつ上部基板と接点ピンを備えた下部基
板とを融着して構成される電気的相互接続装置。
(産業上の利用分野)
本発明は半導体モジュールをプリント配線基板に回路接
続するのに使用する電気的相互接続装置の改良に関する
。
続するのに使用する電気的相互接続装置の改良に関する
。
大量の情報を高速に処理する必要性から情報処理装置は
高密度化が進められており、この主体を占める半導体装
置は単位素子の小形化と集積化によりLSIやVLSI
が実用化されている。
高密度化が進められており、この主体を占める半導体装
置は単位素子の小形化と集積化によりLSIやVLSI
が実用化されている。
また、半導体素子(半導体チップ)に対するパフシベー
シッン技術の進歩に伴ってパフケージング方法も改良さ
れ、ハーメチックシールなど従来の外装法に代わって半
導体チップをそのま\装着する方法が採られている。
シッン技術の進歩に伴ってパフケージング方法も改良さ
れ、ハーメチックシールなど従来の外装法に代わって半
導体チップをそのま\装着する方法が採られている。
すなわち、複数の半導体チップをセラミックスなどから
なる多層配線基板に密に搭載してLSIモジュールを作
り、これを取替え単位として電気的相互接続装置(以下
略して接続装置)を介してプリント配線基板に装着する
実装形態がとられつ\ある。
なる多層配線基板に密に搭載してLSIモジュールを作
り、これを取替え単位として電気的相互接続装置(以下
略して接続装置)を介してプリント配線基板に装着する
実装形態がとられつ\ある。
この場合、接続装置は従来の部品と同様に半田付けなど
の方法でプリント配線基板に固定し、一方、半導体モジ
ュールはこれに挿抜可能な状態に装着する構成をとる。
の方法でプリント配線基板に固定し、一方、半導体モジ
ュールはこれに挿抜可能な状態に装着する構成をとる。
半導体モジュールは多層セラミック回路基板に複数個の
半導体チップを搭載して形成されていることから裏面に
マトリックス状に配列して設けられているリードピンの
数は数百個の多きに及んでいる。
半導体チップを搭載して形成されていることから裏面に
マトリックス状に配列して設けられているリードピンの
数は数百個の多きに及んでいる。
そのため、リードピンを雌形接点(通称ジャック)で保
持して挿抜を行う従来の接触機構を採用すると数10K
gの挿抜力を要することになり実施は不可能となる。
持して挿抜を行う従来の接触機構を採用すると数10K
gの挿抜力を要することになり実施は不可能となる。
そのため多数ピンの挿抜機構として雌形接点を半田溜め
で形成する零挿入力(ZIF Zero−1nsers
ion−Forceの略称)の接続装置が研究されてき
た。
で形成する零挿入力(ZIF Zero−1nsers
ion−Forceの略称)の接続装置が研究されてき
た。
この接続装置は半導体モジュールのり−ドビンが挿入さ
れるそれぞれの位置に半田溜めを設け、挿抜を行う場合
には半田溜めを加熱して半田を溶融させることにより殆
ど零〇挿抜力でリードピンの挿入と抜去とを行うもので
ある。
れるそれぞれの位置に半田溜めを設け、挿抜を行う場合
には半田溜めを加熱して半田を溶融させることにより殆
ど零〇挿抜力でリードピンの挿入と抜去とを行うもので
ある。
第2図は発明者が提案している接続装置の断面構造を示
すもので、切削などの加工処理が可能なガラス、セラミ
ック基板1 (例えば商品名マコール。
すもので、切削などの加工処理が可能なガラス、セラミ
ック基板1 (例えば商品名マコール。
Corning社製)をボール盤等を用いて穴開けし、
半田溜め2となる穴と接点ピン3の挿入穴を作り、厚膜
ペーストを半田溜めとなる穴の中央部より接点ビンの挿
入穴の周囲に塗布してメタライズ層4を設けると共に、
ガラスセラミック基板lの裏面にスクリーン印刷法を用
いて抵抗ペーストと絶縁ペーストを塗布し、ヒータ5と
絶縁被覆層6とを形成する。
半田溜め2となる穴と接点ピン3の挿入穴を作り、厚膜
ペーストを半田溜めとなる穴の中央部より接点ビンの挿
入穴の周囲に塗布してメタライズ層4を設けると共に、
ガラスセラミック基板lの裏面にスクリーン印刷法を用
いて抵抗ペーストと絶縁ペーストを塗布し、ヒータ5と
絶縁被覆層6とを形成する。
次ぎに半田溜め2の底部の穴に接点ピン3を挿入し、高
融点半田(例えば金80%−錫20%合金Aus。Sn
z。)を用いてメタライズ層4と溶着させることにより
接続装置7が完成している。
融点半田(例えば金80%−錫20%合金Aus。Sn
z。)を用いてメタライズ層4と溶着させることにより
接続装置7が完成している。
この接続装置7はプリント配線基板のスルーホールに接
点ピン3を挿入し、他の部品と共に半田のりフロー処理
により固定した後に各半田溜め2に半田を充填して使用
される。
点ピン3を挿入し、他の部品と共に半田のりフロー処理
により固定した後に各半田溜め2に半田を充填して使用
される。
なお、ガラスセラミック基板1の代わりにセラミック基
板や耐熱性の合成樹脂基板の使用も考えられる。
板や耐熱性の合成樹脂基板の使用も考えられる。
然し、か−る接続装置を量産した結果、次ぎのような問
題点が摘出された。
題点が摘出された。
■ ガラスセラミック基板1に対する半田溜め用の穴と
この中央に接点ピン挿入用の穴とを精度よく形成するこ
とが難しい。
この中央に接点ピン挿入用の穴とを精度よく形成するこ
とが難しい。
■ 半田溜め2の下半分のみに選択的にメタライズ[4
を形成することは難しい。
を形成することは難しい。
以上のことからこれらの問題を解決した接続装置が要望
されていた。
されていた。
以上記したように、従来の接続装置は半田溜めとなる凹
部とリードピンの挿入穴を二段階に形成しているが、こ
れを歩留まりよく形成することが難しく、また半田溜め
となる穴は穴相互の絶縁を確保する必要から穴の下半分
のみにメタライズ層を設けることが必要であるが、これ
を歩留まりよく形成することが難しいことが問題であっ
た。
部とリードピンの挿入穴を二段階に形成しているが、こ
れを歩留まりよく形成することが難しく、また半田溜め
となる穴は穴相互の絶縁を確保する必要から穴の下半分
のみにメタライズ層を設けることが必要であるが、これ
を歩留まりよく形成することが難しいことが問題であっ
た。
上記の問題は半導体モジエールをプリント配線基板に回
路接続するのに使用する接続装置が例えばガラスセラミ
ックスよりなり、マトリックス状に形成されている半導
体モジュールのリードピン挿入位置に対応して設けた半
田溜め用の穴の下面周囲にメタライズ部をもつ上部基板
と、上部基板の半田溜めに対応する位置にメタライズを
施したビン固定用の穴を備え、該穴に接点ビンを挿入し
て半田融着した下部基板とからなり、下部基板より突出
している接点ピンの頭部を上部基板の穴の下面周囲のメ
タライズ部に位置合わせし、半田融着してなる電気的相
互接続装置の使用により解決することができる。
路接続するのに使用する接続装置が例えばガラスセラミ
ックスよりなり、マトリックス状に形成されている半導
体モジュールのリードピン挿入位置に対応して設けた半
田溜め用の穴の下面周囲にメタライズ部をもつ上部基板
と、上部基板の半田溜めに対応する位置にメタライズを
施したビン固定用の穴を備え、該穴に接点ビンを挿入し
て半田融着した下部基板とからなり、下部基板より突出
している接点ピンの頭部を上部基板の穴の下面周囲のメ
タライズ部に位置合わせし、半田融着してなる電気的相
互接続装置の使用により解決することができる。
本発明は従来単一のガラスセラミック基板を切削加工し
、半田溜めと接点ピンを設けていたのを改め、ガラスセ
ラミックスからなる上部基板と下部基板とを用いること
により従来の問題を解決するものである。
、半田溜めと接点ピンを設けていたのを改め、ガラスセ
ラミックスからなる上部基板と下部基板とを用いること
により従来の問題を解決するものである。
すなわち、今まで単一基板に直径が大小の二段穴開けを
行っており、また内部に形成するメタライズ層も下半分
にのみ形成していたために歩留まりが悪かったが、本発
明は上部基板と下部基板とに分離し、それぞれ貫通穴を
設けてメタライズし、接点ピンを介して溶着する方法を
とることにより材料面ではコストが上がるが、作業が簡
単となり歩留まりが上がることにより総合的にはコスト
低減が行われるものである。
行っており、また内部に形成するメタライズ層も下半分
にのみ形成していたために歩留まりが悪かったが、本発
明は上部基板と下部基板とに分離し、それぞれ貫通穴を
設けてメタライズし、接点ピンを介して溶着する方法を
とることにより材料面ではコストが上がるが、作業が簡
単となり歩留まりが上がることにより総合的にはコスト
低減が行われるものである。
第1図は本発明に係る接続装置の断面図を示すもので、
大きさが4QmmX4(lnで厚さが1mlのガラスセ
ラミック基板(マコール)からなる上部基板9に直径が
0.5fiの穴10を1.27+uピフチでマトリック
ス状に900個(30X30)穴開けし、半田溜めを形
成した。
大きさが4QmmX4(lnで厚さが1mlのガラスセ
ラミック基板(マコール)からなる上部基板9に直径が
0.5fiの穴10を1.27+uピフチでマトリック
ス状に900個(30X30)穴開けし、半田溜めを形
成した。
次ぎに、スクリーン印刷法を用いて穴の下面開口部の周
囲に導体ペーストを塗布して直径が0.8鶴のリング状
のメタライズ層11を設けると共に上部基板9の裏面に
従来の同様に抵抗ペーストと絶縁ペーストを塗布して絶
縁被覆したヒータ5を形成した。
囲に導体ペーストを塗布して直径が0.8鶴のリング状
のメタライズ層11を設けると共に上部基板9の裏面に
従来の同様に抵抗ペーストと絶縁ペーストを塗布して絶
縁被覆したヒータ5を形成した。
次ぎに、ガラスセラミック基板(マコール)がらなり上
部基板と同じ大きさで厚さ0.5msの下部基板工2で
上部基板の穴10と同じ位置に直径0.35mmの穴1
3を開け、この穴の内壁と開口部の周囲に直径が1Km
のリング状のメタライズ層14を設けた。
部基板と同じ大きさで厚さ0.5msの下部基板工2で
上部基板の穴10と同じ位置に直径0.35mmの穴1
3を開け、この穴の内壁と開口部の周囲に直径が1Km
のリング状のメタライズ層14を設けた。
次ぎに、直径0.6nで厚さが0.4 waの鍔をもち
直径が0.3 mで鍔を含めた長さが50の接点ピンを
挿入した後、Au8゜Snz。合金を用いて下部基板1
2と上部基板9とを溶着することにより第1図に示すよ
うな接続装置15ができ上がった。
直径が0.3 mで鍔を含めた長さが50の接点ピンを
挿入した後、Au8゜Snz。合金を用いて下部基板1
2と上部基板9とを溶着することにより第1図に示すよ
うな接続装置15ができ上がった。
このようにして形成した接続装置15をプリント配線基
板に装着し、横方向に接点ピン3が曲がる程の応力を加
えたが、接点ピン3と下部基板12との接合部および上
部基板9との接合部での破壊は全く発生しなかった。
板に装着し、横方向に接点ピン3が曲がる程の応力を加
えたが、接点ピン3と下部基板12との接合部および上
部基板9との接合部での破壊は全く発生しなかった。
本発明によれば接続装置15は横方向および上下方向の
応力に対し充分な強度をもち、また製作が容易であり、
従来に較べ、性能的にも価格的にも優れている。
応力に対し充分な強度をもち、また製作が容易であり、
従来に較べ、性能的にも価格的にも優れている。
第1図は本発明に係る接続装置の断面図、第2図は従来
の接続装置の断面図、 である。 図において、 ■はガラスセラミック基板、 2は半田溜め、 3は接点ピン、4、11.
14はメタライズ層、 7.15は接続装置、 9は上部基板、10、13
は穴、 12は下部基板、である。
の接続装置の断面図、 である。 図において、 ■はガラスセラミック基板、 2は半田溜め、 3は接点ピン、4、11.
14はメタライズ層、 7.15は接続装置、 9は上部基板、10、13
は穴、 12は下部基板、である。
Claims (1)
- 【特許請求の範囲】 半導体モジュールをプリント配線基板に回路接続する
のに使用する電気的相互接続装置(15)が、マトリッ
クス状に形成されている半導体モジュールのリードピン
挿入位置に対応して設けた半田溜め用の穴(10)の下
面周囲にメタライズ層(11)をもつ上部基板(9)と
、 上部基板(9)の半田溜めに対応する位置にメタライズ
を施したピン固定用の穴(13)を備え、該穴(13)
に接点ピン(3)を挿入して半田融着した下部基板(1
2)とからなり、 下部基板(12)より突出している接点ピン(3)の頭
部を上部基板(9)の穴の下面周囲のメタライズ層(1
1)に位置合わせし、半田融着してなることを特徴とす
る電気的相互接続装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62085559A JPH0642382B2 (ja) | 1987-04-07 | 1987-04-07 | 電気的相互接続装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62085559A JPH0642382B2 (ja) | 1987-04-07 | 1987-04-07 | 電気的相互接続装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63252370A true JPS63252370A (ja) | 1988-10-19 |
JPH0642382B2 JPH0642382B2 (ja) | 1994-06-01 |
Family
ID=13862172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62085559A Expired - Lifetime JPH0642382B2 (ja) | 1987-04-07 | 1987-04-07 | 電気的相互接続装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0642382B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0431219U (ja) * | 1990-07-09 | 1992-03-13 |
-
1987
- 1987-04-07 JP JP62085559A patent/JPH0642382B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0431219U (ja) * | 1990-07-09 | 1992-03-13 |
Also Published As
Publication number | Publication date |
---|---|
JPH0642382B2 (ja) | 1994-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5783870A (en) | Method for connecting packages of a stacked ball grid array structure | |
EP0343400B1 (en) | Electronic package assembly with flexible carrier and method of making it | |
US5819401A (en) | Metal constrained circuit board side to side interconnection technique | |
EP0396484A3 (en) | Solder column connection | |
JP2000260934A (ja) | 半導体装置の製造方法 | |
EP0059337B1 (en) | High density connecting system and method for semi-conductor devices | |
JPH0542140B2 (ja) | ||
EP0804059A1 (en) | Structure for mounting an electrical module on a board | |
WO2000005936A1 (en) | Hybrid solder ball and pin grid array circuit board interconnect system and method | |
JPS63252370A (ja) | 電気的相互接続装置 | |
JPH0258793B2 (ja) | ||
JPH0685425A (ja) | 電子部品搭載用基板 | |
JP2717198B2 (ja) | プリント配線板におけるバンプの形成方法 | |
JPH06232335A (ja) | 複合多チップモジュール | |
US20230100232A1 (en) | Multilayer circuit board | |
JPS63172490A (ja) | 多層配線基板 | |
JPS62216180A (ja) | 電気的接続装置及びその製造方法 | |
JPH0438159B2 (ja) | ||
JPH0632389B2 (ja) | 多層配線基板 | |
JPH0527957B2 (ja) | ||
JPS60171797A (ja) | 半導体素子装着基板の実装方法 | |
JPH0519985B2 (ja) | ||
JP2002050736A (ja) | Ic、icの製造方法、3次元実装ic、3次元実装icの製造方法、及びこれらic又は3次元実装icを組み込んだ電子機器 | |
JPS5895894A (ja) | 多層回路配線基板の製造方法 | |
JPH03257891A (ja) | 回路結線方法 |