JPS63250838A - 誘電体分離基板の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、同一半導体基板内に異なる深さの分離島を形
成する誘電体分離基板の製造方法に関するものである。

（従来の技術） 誘電体分離構造を有する半導体装置において、高耐圧素
子と低耐圧素子とを同一誘電体分離基板に混載する場合
、高耐圧素子が形成される島は耐圧を大きくするために
深くし、−５低耐圧素子が形成される島は低耐圧素子、
例えば縦型ＮＰＮ　トランジスタのコレクタ抵抗を小さ
くするために浅くすることが行われている。

従来、この種の技術としては、特開昭６０−７５１号公
報に記載されるものがあった。以下、その構成を図を用
いて説明する。

第２図（ａ）〜（ｆ）は従来の誘電体分離基板の製造方
法を示す製造工程図である。

深さの異なる分離島を同一のシリコン基板内に形成する
ためには、先ず第２図（ａ）に示すように、シリコン基
板１の主表面に酸化膜２を形成し、次に第２図（ｂ）に
示すように、ホトリソ・エツチングにより酸化膜２のパ
ターニングを行い、この酸化膜２を深い島を形成する領
域にのみ残す。その後、残存する酸化膜２をマスクとし
て深い島と浅い島の深さの差分だけシリコン基板１を異
方性エツチングし、凹溝３，４を形成する。これにより
、マスクとしての酸化膜２の下には深い島の底部部分５
が形成されると共に、凹溝４の底面には浅い島の底面部
が露出する。

次に、第２図（Ｃ）に示すように、酸化膜２を除去した
後、再びシリコン基板１における凹溝３゜４の内壁を含
む主表面全体に酸化膜６を形成し、さらにホトリソ技術
でその酸化膜６上に選択的にレジストパターン７を被着
する。このレジストパターン７により、深い島の底部部
分５が覆われると共に、凹溝４の底面の一部が覆われる
。さらに、第２図（ｄ）に示すように、レジストパター
ン７をマスクとして酸化膜６をエツチングすると、この
酸化膜６はレジストパターン７と同一のパターンとなり
、その一部の酸化膜６ａによって深い島の底部部分５が
覆われると共に、他の部分の酸化膜６ｂによって凹溝４
の底面の浅い島となる部分が覆われる。その後、レジス
トパターン７を除去する。

その後、第２図（ｅ）に示すように、酸化膜６ａ。

６ｂをマスクとして凹溝３，４の底部を異方性エツチン
グしてＶ溝８を形成し、一方の酸化膜６ｂで覆われた部
分に浅い島９を形成すると共に、他方の酸化ＩＩＡ６ａ
で覆われた部分に深い島１０を形成する。

次いで、第２図（ｆ）に示すように、酸化膜６ａ、　６
ｂを除去した後、シリコン基板１の主表面全体に分離酸
化膜１１を形成し、さらにその上に支持体層１２を形成
する。そして第２図（ｆ）の破線で示すように、シリコ
ン基板１の裏面側をＶ溝８の先端か露出する箇所まで除
去すれば、浅い島９と深い席１０とが分離酸化膜１１及
び支持体１２を介して互いに分離された誘電体分離基板
が得られる。

（発明が解決しようとする問題点） しかしながら、上記の製造方法では、次のような問題点
があった。

（ｉ＞　　第３図（ａ）　、　（ｂ）は従来のホトリソ
工程での欠点の説明図である。従来の’％Ｔｉ方法では
、第２図（Ｃ）の工程においてレジストパターン７を凹
溝４の底面と深い島５となる台形部とに形成する際に、
第３図（ａ）に示すように深い島５の段差付近１３の部
分はレジストアがカバー（被着）されにくい。そのため
、深い島５の周辺部の酸化膜６ａが次の酸化膜エツチン
グ工程で取り除かれ、第３図（ｂ）に示すように深い島
５の角頭１１１４が次の異方性エツチングの工程で除去
されてしまい、良好な島形状を持つ誘電体分離基板が得
られないという問題点があった。

（ｉｉ）　　従来方法により、島深さが３種以上の島を
有する誘電体分離基板を製造する場合、１種の島深さを
追加する毎に、酸化膜除去−酸化−ホトリソ・酸化膜エ
ツチング−異方性エツチング、という一連の工程が必要
となり、工程数が増加するという問題点がおった。

本発明は前記従来技術が持っていた問題点として、段差
形成後のホトリン工程における深い島部分のレジス１へ
カバレッジ（レジスト被着）の悪さによって島の形状が
崩れる点と、深さが３種以上の島を形成する際に工程数
か増加する点について解決した誘電体分離基板の製造方
法を提供するものである。

（問題点を解決するための手段〉 本発明は前記問題点を解決するために、同一半導体基板
内に異なる深さの分離島を形成する誘電体分離基板の製
造方法において、半導体基板における主表面の所望の領
域にマスク材をパターニングして異方性エツチングによ
り垂直溝を形成する工程と、■溝の形成可能なように前
記マスク材を再パターニングした後、異方性エツチング
によりＶ溝を形成する工程と、前記マスク材を除去した
後、前記主表面の全体に分離絶縁膜を形成しさらにその
上に支持体層を形成する工程と、前記半導体基板の裏面
側を前記Ｖ溝の先端が露出するまで除去する工程とを、
順次施すようにしたものである。

（作　用〉 本発明によれば、以上のように誘電体分離基板の製造方
法を構成したので、マスク材を選択的に形成して垂直溝
を形成する工程は、後の工程でのＶ溝形成を容易にさせ
る。マスク材を再度パターニングする場合、そのマスク
材が平坦面であるため、パターニングが的確に行われる
。そしてそのマスク材をマスクとして半導体基板にＶ溝
を形成すれば、少ない工程数で、所望の島部分が得られ
る。従って前記問題点が除去できるのである。

（実施例） 第１図（ａ）〜（ｅ）及び第４図は本発明の実施例に係
る誘電体分離基板の製造方法を示す製造工程図であり、
以下この製造工程図を参照しつつ各製造工程を説明する
。

（１）第１図（ａ）の工程 （ｉｏｏ）面方位を有する単結晶シリコン基板等の半導
体基板２１を用意し、その主表面に酸化膜（Ｓｉ０２　
＞等の絶縁膜２２を形成する。この絶縁膜２２はマスク
材となるものであり、その膜厚は後に行うエツチング深
さにもよるが、例えば数１０００人〜数μｍ程度に形成
される。

（２）第１図（ｂ）の工程 通常のホトリソ・エツチング等により、絶縁膜２２のパ
ターニングを行い、その後、この絶縁膜２２をマスクと
して反応性イオンエツチング等の異方性エツチングを行
い、所定の深さの垂直溝２３を形成する。ここで第１図
（ｂ）のＷは、後の工程でエツチング除去する箇所のパ
ターン幅でおる。

（３）第１図（Ｃ）の工程 次工程のＶ溝形成のために、例えばレジスト・パターン
を用いたホトリソ・エツチングによって絶縁膜２２の再
パターニングを行い、深い島の底部となる部分に絶縁膜
パターンを形成する。この時、レジストパターンは、平
坦な絶縁膜２２上に形成するのみでよい。

（４）第１図（ｄ）の工程 アルカリ性エツチング液を用いた化学エツチング等の異
方性エツチングにより、酸化膜２２をマスクとして所定
の深さの溝２４を形成する。この際、第１図（ｄ）での
異方性エツチングの形状を示す第４図のように、第１図
（ｂ）での絶縁膜２２のパターン幅Ｗに依存して第４図
の破線箇所３０から実線箇所３１へと半導体基板２１が
エツチングされ、深い島２５、中程度の深さの島２６、
及び浅い島２７がそれぞれ形成される。

（５）第１図（ｅ）の工程 半導体基板２１の主表面上の絶縁膜２２を除去した後、
酸化等によって再びその半導体基板２１の主表面全面に
酸化膜（３１０２）等からなる分離絶縁膜２８を形成し
、そらにその上に多結晶シリコン等からなる厚さ数１０
０μｍ程度の支持体層２９を形成する。次に、第１図（
ｅ）の破線で示すように、半導体基板２１の裏面側をＶ
溝２４の先端が露出するまで研削、研磨することにより
、その半導体基板２１内に深さの異なる複数の島２５．
２６．２７を有する誘電体分離板が得られる。

このようにして製造された誘電体分離基板の島２５、２
６．２７内にその深さに応じた耐圧の半導体素子を形成
し、各半導体素子を配線接続すれば、半導体集積回路が
得られる。

本実施例では、次のような利点を有している。

■　従来の第２図（Ｃ）のホトリソ工程時のように、大
きな段差をレジストで覆う必要がないため、レジストの
カバレッジ不足による島の形状崩れという問題を解決で
き、所望の島形状が得られる。

■　従来方法での、酸化膜除去−酸化、という工程を省
略でき、工程も簡略化される。工程簡略化の効果は、特
に島深さが３種以上の島を有する誘電体分離基板の製造
において大きい。すなわち、１種の島深さを形成するた
めに、従来の方法では、酸化膜除去−酸化−ホトリソ・
酸化膜エツチング−異方性エツチング、という一連の工
程が必要となるのに対し、本実施例によれば反応性イオ
ンエツチング等の異方性エツチングの際に、マスク材で
ある絶縁膜２２のパターン幅を変えることのみにより、
工程が増えることなく何種類もの島深さを持つ島が形成
できる。

なお、本発明は図示の本実施例に限定されず、異方性エ
ツチングを他の種類の異方性エツチングで行ったり、垂
直溝２３及びＶ溝２４の形成位置やその断面形状を変形
する等、種々の変形が可能である。

（発明の効果） 以上詳細に説明したように、本発明によれば、半導体基
板の主表面に選択的にマスク材を形成し、そのマスク材
により半導体幕板をエツチングして垂直溝を形成した後
、そのマスク材を再度パターニングしてＶ溝を形成する
ようにしたので、従来のようにレジストカバレッジの悪
さによる島形状の崩れを防止でき、良好な島形状が得ら
れるばかりか、従来に比べて工程数を減少でき、それに
よって製造効率の向上が期待できる。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）は本発明の実施例に係る誘電体分
離基板の製造方法を示す製造工程図、第２図（ａ）〜（
ｆ）は従来の誘電体分離基板の製造方法を示す製造工程
図、第３図（ａ）　、　（ｂ）は従来のホトリソ工程で
の欠点の説明図、第４図は第１図（ｄ）での異方性エツ
チングの形状を示す図でおる。 ２１・・・・・・半導体基板、２２・・・・・・絶縁膜
、２３・・・・・・垂直溝、２４・・・・・・Ｖ溝、２
５．２６．２７・・・・・・島、２８・・・・・・分離
絶縁膜、２９・・・・・・支持体層。 出願人代理人　　柿　　本　　恭　　成臥　　　　　０
１）（＞ ヘヘ （α） （ｂ） 従来のホトリソ工程での欠点 第３図 第４図

Claims (1)

1. 【特許請求の範囲】 半導体基板における主表面の所望の領域にマスク材をパ
   ターニングして異方性エッチングにより垂直溝を形成す
   る工程と、 Ｖ溝の形成可能なように前記マスク材を再パターニング
   した後、異方性エッチングによりＶ溝を形成する工程と
   、 前記マスク材を除去した後、前記主表面の全体に分離絶
   縁膜を形成しさらにその上に支持体層を形成する工程と
   、 前記半導体基板の裏面側を前記Ｖ溝の先端が露出するま
   で除去する工程とを、 順次施したことを特徴とする誘電体分離基板の製造方法
   。