JPS63250827A - プリテスト可能な半導体ダイスパツケ−ジ及びその製造方法 - Google Patents

プリテスト可能な半導体ダイスパツケ−ジ及びその製造方法

Info

Publication number
JPS63250827A
JPS63250827A JP62077370A JP7737087A JPS63250827A JP S63250827 A JPS63250827 A JP S63250827A JP 62077370 A JP62077370 A JP 62077370A JP 7737087 A JP7737087 A JP 7737087A JP S63250827 A JPS63250827 A JP S63250827A
Authority
JP
Japan
Prior art keywords
die
package
carrier
finger
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62077370A
Other languages
English (en)
Inventor
タノムサク・サンカゴウィット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Priority to JP62077370A priority Critical patent/JPS63250827A/ja
Publication of JPS63250827A publication Critical patent/JPS63250827A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 発明の分野 本発明はパッケージされた集積回路半導体デバイスある
いはICダイスの製造のためのテープ自動化ボンディン
グ方法に関し、またこの方法から得られたリードフレー
ム及びパッケージ構造に関する。
従来の技術 半導体チップあるいは集積回路(IC)ダイスは、外部
電気り−、ドあるいは薄いフィルム導体を介してプラグ
インコンタクトに接続されているかあるいはプリント回
路板等の他の部材に接続されている多数の電気的コンタ
クトパッドを有している。製造プロセスにおいては、テ
ープ自動化ボンディング(TAB)が使用され、このT
ABではリール形式の金属テープのストリップは各グル
ープが相互接続されたフィンガーコンタクトを有してい
るという複数のグループの金属パーツを与える。これら
はボンディングワイヤ、圧縮ボンディングあるいは他の
手段によって内側ビームエンドでダイスコンタクトパッ
ドに接続されている。
フィンガーコンタクトの外側エンドは、ダイスパッケー
ジのプラグインコンタクトあるいは他の接続できるコン
タクトを形成する。
この方法は米国特許第3.8L1.061号に開示され
た方法及び構成により代表される。ここでは、連続した
金属テープは、ICダイスがボンドされて封止される間
フレームを保持する全体金属横断スタビライザへ、ダイ
ス接続エンドからのびている細い平行フィンガーコンタ
クトを形成している二重の金属通路のアレイを有してい
る。約2.3から2.9ミルの厚さの幾分フレキシブル
な金属テープは、製造工程を通してテープを位置決めし
かつ移動するために外側繰上に設けられたスプロケット
孔の送り孔とフィンガーコンタクトとの間の相互接続リ
ンクを有している。ダイス、内側エンド及びダイス−エ
ンドボンドが封止された後に、リンクが切断されそして
スタビライザーバー及び外側テープ縁がトリミングされ
て、パッケージの各側面から突き出したフィンガー形プ
ラグインリードを有する典形的なりIP (デュアル・
イン・ライン)パッケージあるいは他のパッケージが得
られる。このデバイスは次にテストされる。
米国特許第3.689,991号は、フィンガー状リー
ドの組が取り付けられるかあるいはエツチング法によっ
て絶縁テープ上に形成される2層テープを開示している
。これらのリードは基本的には約1.0から1.6ミル
の厚さの薄い銅フォイルである。
このような絶縁テープはダイボンディング及び封止プロ
セスの間薄いリードのささえとして作用し、部分的には
内部の最終アセンブリの一部として残る。3層テープも
使用されている。これは薄い銅、フォイルが典形的には
前もって接着剤で被覆されたポリイミド層にラミネート
されていることを除いて前述した2層テープと同様であ
る。テープから完全にトリミングする前に、2層及び3
層の封止されたパッケージをテストすることが知られて
いる。フィルムが絶縁層によってもともと支持されてお
り製造プロセスの間も支持され続けているのでテストが
可能であった。米国特許第3.444.440号もリー
ル状ではないがICダイスを取り付けるための金属リー
ドフレームを開示している。ダイスボンディング及び封
止の後に[ピクチャーフレーム(picture fr
ame)J縁(第5図−第8図)がトリミングされ、最
終のパッケージがテスト可能となる。米国特許第4.2
34.666号は、それぞれダイス及びリードフレーム
へのリードの内側及び外側ギヤングボンディングを含む
薄い、二重の銅フォイルのTABプロセスを開示してい
る。
11oneywel l Corporationは2
層のポリイミド/銅テープを用いており、ここではコン
タクトフィンガーのアレイ及びダイス取付エリアが35
nunフイルムネガホルダーのような予め製造された剛
性のプラスチックフレームに取り付けられ、そしてダイ
スが内側コンタクトフィンガーに接着される。
次に、相互接続の削除の後であるが、ダイス及びボンド
の封止の前に、ダイス及びボンドがテストされる。
発明の要約 本発明の改良されたTAB技術は、従来技術に比べて、
コストが安く信頼性が高く、極めて小さいパッケージに
使用可能であり、処理が容易であって、ダイスパッケー
ジが完了される前に封止パッケージのプリテストが可能
であるという薄い単一層金属フィルムテープの使用を可
能にするという利点を提供する。テープの調達、ボンデ
ィング部品及びダイスは全体のコストのうちで極めて費
用のか\る部分である。従って、ダイスの各々(及びそ
れらのリードフレームへの接続)がパッケージについて
他の工程が行なわれる前にプリテストでき、そして最終
のパッケージがプリテスト回路板あるいはダイスモジュ
ールに接続され、または取引先に向けて輸送されるとい
う自動化プロセスが有効である。これは特に、高い信頼
性と歩留りが必須である多重ダイスの中−パッケージに
おいて明らかである。例えば、ダイスが多重セラミック
基板上に取り付けられ次に金ボンドされるという9つの
64にビットDRAMダイスから成るシングル令イン争
ラインメモリーモジュールでは、プリント回路板上に取
り付ける前には信頼性テストは実行できない。仕様内の
9つのダイスの機能を全部持つという可能性は極めて低
い。本発明では各ダイスはテープボンドされ封止された
後にテープ上でプリテストでき、そして欠陥があ場合に
はそれ以上の加工及び使用を排除することができる。こ
のように、テープ上のプリテストによって、たった1つ
のダイスが不良である場合に、全体モジュールを構成し
ている8つの完全なダイスを含む9つのダイス全てを犠
牲にせずに、たった1つの誤動作したダイスを排除でき
る。
これまでは、単一層金属フォイルテープを使用したもの
はプリテストできる能力をもっていなかった。薄いフォ
イルテープは極めてフレキシブルで弱いのである。最終
のボンディング及びトリミング工程まで、これはそのま
\にされていなければならない。つまり、リードは互い
に相互接続されそして短絡されたま\でなければならな
いのである。パッケージが非常に小さく、これに対応し
てフィンガー間の間隔が短かく、またリードが弱いので
隣接リードを破壊したり短縮したり、せずに取扱ったり
あるいは試験できないために、接続リンクを分−した後
でプリテストをすることは極めて困難である。
前述した利点は、一般にはテープリールから供給される
1層の金属フォイルリードフレームテープを提供し、か
つ位置合せのためにエツジスプロケット孔を備えること
によって実現できる。テープは、ダイス接続パッドにボ
ンドされた内側ビームエンドと、クロスリンクによって
相互接続された中間の平行部分を有するテストプローブ
用の外側の広がったプローブエンドとを有するフィンガ
ーコンタクトを備えている。ダイス、ダイスコンタクト
パッド、内側ビームエンド及びそれらの接続は、次にフ
ォイルのフィンガーコンタクトの中間部分及びパッケー
ジからのびているクロスリンクを有するパッケージを構
成するために封止される。絶縁性キャリアは好適には、
少なくとも広がったプローブエンド間を横断して同様に
モールドされ、クロスリンクはダイスボンドからプロー
ブエンドへのびている個別の短絡されていないフィンガ
ーコンタクトを形成するために切断される。各パッケー
ジのダイスは個別のプローブエンドをプローブに接触す
ることによってキャリア内でテストできる。リードフレ
ームフィンガーコンタクトの広がったプローブ端間に正
しい位置に一時的にモールドされた絶縁キャリアを設け
ることによって、プリテスト工程のためにフォイルリー
ドの剛性及び固定した間隔が可能となった。プリテスト
後にプリント回路板に直方に接続することが望まれる場
合には、絶縁キャリア及びテープの孔あけされた縁の部
分がアセンブリ(パッケージ/キャリアユニット)から
トリミングされ、モジュールあるいはプリント回路板の
電気的通路にボンドするためのフォイルタブあるいはコ
ンタクトがのびているテスト済みのモールドパッケージ
が残される。多重ダイスの用途、例えば前述した9つの
ダイスのメモリーモジュールの場合には、ダイスはキャ
リア上にある間にバーンイン(burn−in)の後で
適当なプローブセットによってプリテストでき、その結
果誤動作が発生した場合には不良のダイスが識別され排
除される。次の封止されたダイスパッケージ/キャリア
ユニットが代わってテストされる。このように、一群の
ダイスは高価な全体メモリーデバイスに挿入される前に
個別にプリテストされる。更に、在庫品目録の内部的取
扱いあるいは取引先への輸送のために、パッケージされ
たダイスはそのキャリア内に残される。
パッケージ/キャリアユニットは、キャリアが十分にダ
イスパッケージの周囲の保護フレームとして機能するの
で、ダイスパッケージを傷つけずに   □滑動あるい
は蓄積のために積み重ねられる。ダイスパッケージ及び
全体キャリアは、取引先が希望した場合には(キャリア
がトリミングされた状態にある)ダイスが配置され、客
先のプリント回路板に接続される前に再度テストできる
好適実施例の説明 第1図に示されているように、テープ自動化ボンディン
グ構造10はリールから連続的なフレキシブルストリッ
プとして供給される典形的には厚さが2.6ミリ、重量
が2オンス/平方フイートの単一層の薄い銅フォイルテ
ープ11を有している。このストリップは同じパターン
の連続的な繰返しのリニアアレイ10a 、 10b 
、 10c 、等を有している。
これらは通常は半導体プロセス分野において既知のプリ
ンティング、マスキング及びエツチング法により製造さ
れる。この段階の各個別のアレイはその間にカットアウ
トエツチングされた開口14を有する一連の多重の初期
には相互接続されたフィンガーコンタクト13を有して
いる。エツチングされたカットアウトはフォイルの外側
縁から最外側のフィンガーを分離する。このコンタクト
は縦方向及び横方向に隔置された全体クロスリンク16
によって互いに、そしてテープの外側の縦方向の縁に、
相互接続されている。このクロスリンク16はフィンガ
ーコンタクト間に封止剤が出て行くこと。
を防止するダムバーとしても作用する。ある分野におい
てはフィンガーコンタクトつまり細い通路13は中心間
が20ミルであり、10ミル幅でフィンガー間の間隔が
10ミルである。リンク及びダムはまたコンタクト間の
長さが10ミルである。
ダイス支持エリア12は図示の実施例では各パターンの
中心に設けられている。RAMユニットあるいは他のデ
バイスのような半導体ダイスはテープ中央開口及びフィ
ンガーコンタクト13の(第2図に詳しく図示されてい
る)内側ビームエンド31にボンドされたダイス上のコ
ンタクトパッド内に配置されている。外向きに広がった
細い通路15は電気的接続をもってフィンガーコンタク
ト13から外側プローブエンド19へ向けて外方にのび
ている。取り付けられたダイス及び内側ビームエンド及
びその間のボンドはその周りのモールドプラスチックダ
イスパッケージ20を構成するために封止される。同時
に、周辺の絶縁性プラスチックキャリア17はフィルム
の両側上にモールドされる。
キャリアはかなり剛性のあるフレームを形成するために
、ダイスパッケージ20を取り囲みかつ隔置されている
縦方向の縁の脚17a及び17b及びこれに接続された
横方向の脚18a及び18bを有している。フィンガー
コンタクト13はフィンガー及びクロスリンクが露出さ
れた状態でパッケージとキャリアとの間の環の縦方向の
部分を横断して平行にのびている。
パッケージ及びキャリアは、パッケージ20及びキャリ
ア17が形成されるべきテープの頂部及び底部表面上の
これらの部分に一致したモールドプラテン内に移動(t
ramsfer)モールドされる。封止剤は例えばSu
mitomo Corporatlonから市販されて
いるSumitomo 1100のようなエポキシ樹脂
である適当な絶縁性モールド化合物である。この封止剤
は約170℃のモールド温度で使用され、約12秒で化
合物の移動が生じそして約70秒の硬化時間を必要とす
る。ストークス40tプレスが高圧モールディング作業
を行なうために使用される。多重の例えば8つのパッケ
ージ及び8つのその周囲のキャリアの封止はテープの各
インデックスにおいて同時に行なわれる。モールドゲー
ト50はキャリアモールドからパッケージモールドへの
びており、そのため両方のモ、−ルドが共通のモールド
化合物源により供給できる。
典型的なメモリモジュールの分野では、19X35mm
のダイス開口がフォイル内にエツチングされ、そして0
.157 xo、259インチのダイス(集積回路チッ
プ)がフィンガーコンタクトにボンドされる。
パターンのプローブエンド19は中間コンタクトフィン
ガー13から角度のあるパターン15で広げられている
。プローブエツジ19は好適には20ミル幅でありそし
て中心間隔が50ミルであり、このためばね押し付けコ
レット形ピンテスター(当該分野ではPOGOテスター
として既知である)を用いたプローブセンシングを可能
にする。
パッケージ及びその周囲のキャリアの封止及び硬化の後
に、最外側のフィンガーをテープ縁に接続しているクロ
スリンク16及びリンク21が各フィンガー接続を離間
させるために削除される。つまり、フィンガー間の相互
接続すなわち短絡が除去される。プローブフィンガーエ
ツジ19はキャリア17内のエンドスロット22内へあ
るいは横断脚18a及びL8bの端部へのびている。こ
の時に、フィルムは切り取られる、つまり25に開口を
設けられ、横方向にアレイが次のアレイから分離され、
そして互いにプローブエンド19を切り離される。テー
プ11はモールド工程中の応力除去のためにアレイ間に
横方向の開口23を有している。半円形のもどり止24
が下方でのテストの際のパッケージの向きを決めるため
に、あるいはアセンブリ固定のためにパッケージ頂部に
設けられている。フレーム17上の傾斜した縁9′もテ
ストのためにパッケージを位置決めするように作用する
第2図は本発明の別の実施例及び典型的なダイスボンデ
ィング構造の詳細図を示している。卵形のインボードス
ロット34が、コンタクトフィンガー13及び広がった
通路15からのびているプローブ部分35ヘブローブチ
ツプを接触させるようにキャリア17内にモールドされ
ている。キャリアは、第1図に示されているように、(
ダイスボンディング及び封止工程の間にフォイルを位置
決めするために使用される)フォイル内のスプロケット
孔53及びテープ縁11a及びllbのエンドショート
上をのびている。これは別に第6図に示されているよう
にフォイル縁の周囲を好適モードでのびることもできる
ダイ30はリフローソルダリング法、圧縮ボンディング
等により通路のチップ31aあるいはフィンガーコンタ
クト13のビームエンド32にボンドされる。削除及び
プローブ工程の際にキャリア及びパッケージを正確に配
置するために、位置合せノツチ38がツールピン39と
一致するようにフォイル及びキャリア内に含まれている
。インデックス孔51及びモールド配置孔52がフィル
ム11内に含まれている。縁部分33a及び33b1及
びコンタクトフィンガーの外側エツジ間のエリアも、パ
ッケージの封止及びキャリアの形成が完了した後に個別
のコンタクトフィンガーを形成するために削除される。
第3図はモールドプラテンからパッケージ及びキャリア
をピンで排出することを助けるテーパー状の上側及び下
側ケース縁を示したモールドパッケージ20の拡大側面
図である。フィンガー13間のクロスリンク16のダム
バー作用がより明瞭に示されており、このバーはフィン
ガー間のモールドから封止剤が出て行くことを防止する
。より良い図示のために、コンタクトフィンガーは第3
図には図示されているが第2図のダイス30の右側から
は省略されている。
第4図はテストされ、キャリアがトリミングされそして
ガルウィング形マウント37を形成するようにフォイル
フィンガー13を曲げた後のパッケージの拡大側面図で
ある。銅バンプ16がダイコンタクトパッドとの熱圧縮
ボンディングを行なうためにフィンガー13の内側ビー
ムエンド上に含まれている。ガルウィング形マウント3
7のチップは銅あるいは他の導電性トレース上のあるい
はスルーホール管を介して例えばプリント回路板上のポ
ンディングパッドにボンドされる。テストのために、マ
ウント37はテスト装置の接点上に押し下げられる。
第5図はパッケージ/キャリアユニットの好適実施例で
あり、ここでは接続横断力18a及び18bを越えての
びているキャリアの脚17a及び17bのチップがモー
ルドキャリアに存在していない。1対の脚17cはプロ
ーブエンド19の底部のすぐ下のレベルでモールドフレ
ーム間にのびて形成されている。テストプローブpはプ
ローブエンド19に対してばね押し付けでき、脚17c
はフォイルエンドが押されている時に薄いフォイルをさ
さえる。
第6図はフレーム17の各頂部及び底部表面の下及び上
の中央モールドダイスパッケージ20の頂部表面20a
及び底部表面20bを示している、完成したパッケージ
/キャリアユニットの断面図である。
このように、ダイスパッケージはキャリアの頂部及び底
部表面の平面の下の水平面に引込んでおり、互いに積み
重ねられたダイス/キャリアユニットを擦過傷あるいは
接触から保護している。キャリアの縁もモールドプラテ
ンからの除去を容易にするためにテーパーが付けられて
いる。フォイルテープの縁11aはこの実施例ではキャ
リアによって全体的に取り巻かれており、そのためキャ
リアは取り扱いのための滑らかな外側縁を有しており、
また固定あるいは加工機械のじゃまになる銅の縁は全く
露出されていない。トリム及びフオームツール及びダイ
スのセットはフレーム17及びゲート50をパッケージ
からトリミングするために使用され、これによって第4
図に示されているような典型的なパッケージがもたらさ
れる。通常は、第1図に示されたパッケージ/キャリア
ユニットあるいはアレイの各々はテストのために単一化
されており、一方パッケージはキャリア内に取り付けら
れている。パッケージ/キャリアユニット10はバーン
インソケット内に取り付けられ、そしてダイスのテスト
及びそのコンタクトボンドの前にバーンインが実行され
る。
第7図は製造プロセスの工程を示す図である。
テープ40の連続したロールはリール41からダイス配
列ステーション42へ位置合せされ、ここでダイスはテ
ープ内のダイス開口に整列される。ダイスのコンタクト
パッドはダイスボンディング工程43においてテープの
フォイルフィンガーにボンドされる。ダイス及びダイス
−フィンガーボンドはモールド工程44により封止され
る。同時に、キャリアがモールド工程45によってダイ
スパッケージの周囲にそしてこれから隔置されて封止さ
れる。
2方向の矢印は、各モールド工程が費用のかかる不便な
方法で別個に実行できるが望ましくは同時の工程である
ことを示している。封止されたダイス及びダイスキャリ
アの硬化の後に、クロスリンク/ダムは次に工程46に
おいて削除されて、その根元でパッケージ封止により支
持されまた外側エツジでモールド周辺キャリアにより支
持された個別の(接続されていない)フィンガーを形成
する。パッケージ/キャリアユニットは次に単一化され
、そしてバーンイン及びテスト工程47の用意ができる
。一群の接続されたユニットも個別にテストされる。得
られたテスト済みパッケージ/キャリアユニットは次に
続くトリミング及び取引先による再テストのあるあるい
はない使用のためにキャリア内で販売される。別に、パ
ッケージ/キャリアは在庫品目録内に配置できる。次に
、必要に応じて、パッケージはキャリアとダイスパッケ
ージとの間のモールディンタゲートの除去を含んでキャ
リアから削除され、プリント回路板あるいは他の電気的
デバイス上での使用のために取り付けられる。
本発明はリードがパッケージの端部から突き出している
というデュアルエンド形のデバイスにより説明されたが
、本発明は例えばリードがそれぞれダイスパッケージの
縦の側面あるいは4つの側面金てから突き出していると
いうシングル・イン・ライン、デュアル・イン・ライン
及びクアド(quad)構造にも使用できる。
【図面の簡単な説明】
第1図はテストのために初期トリミングの前の好適なテ
ープ自動化ボンディング構造の上面図、第2図は本発明
の第2の実施例の部分上面図、第3図は封止後のダイス
パッケージの拡大側面図、第4図はガルウィングダイス
パッケージユニットを形成するためにテスト及び最終ト
リミング後のダイスパッケージの拡大側面図、第5図は
横断キャリア脚を超えてキャリア縁の脚のチップが存在
しない状態で第1図の線5−5上で一般的に取られた完
成したキャリアの側面図、第6図は第2図の線6−6上
に一般的に取られた完成したキャリアの断面側面図、第
7図は製造プロセスの主な工程を示す図である。 10:テープ自動化ボンディング構造 10a 、 10b 、 ・・・:リニアアレイ11:
銅フォイルテープ 12:ダイス支持エリア 13:フィンガーコンタクト 14:開 口    15:通 路 16:クロスリンク 17:絶縁性プラスチックキャリア 17a 、 L7b :脚   L8a 、 18b 
:脚19:外側プローブエンド 20:パッケージ    21:リンク22:エンドス
ロット  23二開  口24:もどり止    25
:開  口30:ダイス     31:内側ビームエ
ンド32:ビームエンド   34ニスロツト35ニブ
ロ一ブ部位   38:位置合せノツチ39:ツールビ
ン  50:モールドゲート53:スプロケット孔 (外5名)

Claims (10)

    【特許請求の範囲】
  1. (1)プリテスト可能なリードフレームアセンブリであ
    って、ダイス支持エリア内に配置されたダイス上のコン
    タクトパッドにボンドされた内側エッジと、テストプロ
    ーブ部位を形成する露出された外側エッジと、前記内側
    エッジと前記外側エッジとの間にのびている中間部分と
    を有し、ダイス支持エリアからのびている多重相互接続
    されたフィンガーコンタクトを含む導電性フォイル基板
    、 前記中間部分が、ダイスボンディングの前に前記フィン
    ガーの位置を安定化しかつ封止工程中にプラスチックの
    流れを制御するのに有効なダムバーを形成するように作
    用するために、隣接のフィンガーコンタクトを相互接続
    するクロスリンクを有しており、 パッケージピンを形成するように前記中間部分が突き出
    しているパッケージを形成するために、前記ダイス及び
    前記フィンガーコンタクトの内側エッジを取り囲んでい
    る絶縁性封止剤、前記パッケージから隔置されかつこれ
    を取り囲んでおり、テストのために前記露出された外側
    エッジを一時的にささえるために前記フィンガーコンタ
    クトを少なくとも横断してのびかつこれにボンドされた
    絶縁性支持キャリア、から成り、前記クロスリングが、
    前記ダイスから前記外側エッジへのびている個別の絶縁
    されたテスト可能なフィンガーコンタクトを形成するた
    めに前記ダイスの封止後に除去できるように、前記支持
    キャリアと前記パッケージとの間に露出されていること
    を特徴とするプリテスト可能なリードフレームアセンブ
    リ。
  2. (2)特許請求の範囲第1項において、前記フィンガー
    コンタクトの中間部分が平行であり、前記外側エッジが
    前記平行部分から広がっているプリテスト可能なリード
    フレームアセンブリ。
  3. (3)特許請求の範囲第1項において、前記基板がダイ
    ス支持エリアからのびている多重の相互接続された平行
    フィンガーコンタクトの連続的なリニアアレイを有する
    連続的な単一層金属フレキシブルストリップであり、前
    記コンタクトが前記ストリップの周辺直線縁部分に平行
    であるプリテスト可能なリードフレームアセンブリ。
  4. (4)特許請求の範囲第1項において、前記ダイスが封
    止され、前記キャリアが前記封止されたダイスの周囲を
    取り囲んでおりかつこれから隔置されているプリテスト
    可能なリードフレームアセンブリ。
  5. (5)特許請求の範囲第1項において、前記キャリアが
    、前記コンタクトの前記露出された外側エッジを支持す
    る少なくとも1つの横断脚を有するプリテスト可能なリ
    ードフレームアセンブリ。
  6. (6)プリテスト可能なダイス取り付け及びリードフレ
    ームテープを有する半導体ダイスパッケージにおいて、
    前記テープが、 ダイス取付けエリアへのびているビームエッジと、前記
    ビームエッジ及び前記エリアから外方にのびているリー
    ドフレームフィンガーと、前記フィンガーを相互接続し
    、ボンディングの前に前記フィンガーを安定化しかつモ
    ールドの際にダムバーとして作用するリンクとを含む一
    連の導電性通路を有する細長い単一層導電性フォイル基
    板、 前記エリア内にコンタクトパッドを含むダイスを取り付
    ける手段、 前記コンタクトパッドを前記ビームエッジに接続する手
    段、 外方にのびた前記リードフレームフィンガーの一部分を
    有するダイスパッケージを形成しかつ前記リンクがモー
    ルドダムバーとして作用するために、前記ダイス及び前
    記接続されたベースエッジの周りに封止剤をモールドす
    る手段、アウトボードフィンガーを支持するために、前
    記リンク外の前記リードフレームフィンガーのアウトボ
    ード部分上に絶縁性キャリアをモールドする手段、 前記リードフレームフィンガーリンクを切り離す手段、
    及び 前記キャリアに隣接する前記フィンガーの 個々のものをテストするためにアクセスする手段、から
    成ることを特徴とするプリテスト可能ダイス取付及びリ
    ードフレームテープ。
  7. (7)特許請求の範囲第6項において、個別のコンタク
    トフィンガーを有するプリテスト可能なダイスパッケー
    ジを得るために、前記リードフレームフィンガーの前記
    アウトボード部分を有する前記キャリアを、前記基板か
    らトリミングする手段を有するプリテスト可能ダイス取
    付及びリードフレームテープ。
  8. (8)プリテスト可能なリードフレームアセンブリであ
    って、 各フィンガーコンタクトパターンがダイス支持エリアか
    らのびているフィンガーコンタクトを含む多重のフィン
    ガーコンタクトパターンを有する導電性フォイル基板で
    あって、前記フィンガーコンタクトが、前記エリア内に
    配置された半導体ダイス上のコンタクトパッドにボンド
    された内側エッジと、テストプローグ部位を形成する露
    出された外側エッジと、前記内側エッジと前記外側エッ
    ジとの間にのびている中間部分とを有するという導電性
    フォイル基板、 前記中間部分がパッケージピンを形成して突き出してい
    るパッケージを形成するように前記ダイス及び前記フィ
    ンガーコンタクトの内側エッジを取り囲んでいる絶縁性
    封止剤、及び前記パッケージを全体的に取り囲むように
    前記フォイル基板上に配置されておりかつ前記パッケー
    ジから隔置されている絶縁性支持キャリアであって、前
    記リードフレームアセンブリ用の機械的取扱いの補助と
    して作用するためにかつテストプローグがこれに使用さ
    れた時に前記フィンガーコンタクトの前記露出された外
    側エッジの裏当てを与えるために十分に硬くされている
    絶縁性支持キャリア、 から成ることを特徴とするプリテスト可能なリードフレ
    ームアセンブリ。
  9. (9)特許請求の範囲第8項において、前記支持キャリ
    アが前記パッケージよりも厚くされており、これにより
    前記支持キャリアも前記パッケージを保護するように作
    用するプリテスト可能なリードフレームアセンブリ。
  10. (10)特許請求の範囲第8項において、前記支持キャ
    リアが前記フィンガーコンタクトの前記外側エッジに適
    合しかつ露出しているノッチを有するプリテスト可能な
    リードフレームアセンブリ。
JP62077370A 1987-03-30 1987-03-30 プリテスト可能な半導体ダイスパツケ−ジ及びその製造方法 Pending JPS63250827A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62077370A JPS63250827A (ja) 1987-03-30 1987-03-30 プリテスト可能な半導体ダイスパツケ−ジ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62077370A JPS63250827A (ja) 1987-03-30 1987-03-30 プリテスト可能な半導体ダイスパツケ−ジ及びその製造方法

Publications (1)

Publication Number Publication Date
JPS63250827A true JPS63250827A (ja) 1988-10-18

Family

ID=13632010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62077370A Pending JPS63250827A (ja) 1987-03-30 1987-03-30 プリテスト可能な半導体ダイスパツケ−ジ及びその製造方法

Country Status (1)

Country Link
JP (1) JPS63250827A (ja)

Similar Documents

Publication Publication Date Title
US4701781A (en) Pre-testable semiconductor die package
US4801561A (en) Method for making a pre-testable semiconductor die package
US6740984B2 (en) Ball grid array chip packages having improved testing and stacking characteristics
JP3779789B2 (ja) 半導体装置およびその製造方法
US6300679B1 (en) Flexible substrate for packaging a semiconductor component
US6362532B1 (en) Semiconductor device having ball-bonded pads
US6249052B1 (en) Substrate on chip (SOC) multiple-chip module (MCM) with chip-size-package (CSP) ready configuration
US4763409A (en) Method of manufacturing semiconductor device
US7427810B2 (en) Semiconductor device including semiconductor element mounted on another semiconductor element
US4975765A (en) Highly integrated circuit and method for the production thereof
US5367763A (en) TAB testing of area array interconnected chips
JPH0550134B2 (ja)
KR19980042617A (ko) 웨이퍼 레벨 패키징
JP2895022B2 (ja) チップスケールパッケージの製造方法
US7199463B2 (en) Method and structure for manufacturing improved yield semiconductor packaged devices
US6177722B1 (en) Leadless array package
US7198979B2 (en) Method for manufacturing a stack arrangement of a memory module
US5304738A (en) System for protecting leads of a semiconductor chip package during testing, burn-in and handling
JPS63250827A (ja) プリテスト可能な半導体ダイスパツケ−ジ及びその製造方法
GB2202372A (en) Pre-testable semiconductor die package
JPH02229461A (ja) 半導体装置
JPS59152656A (ja) 半導体装置
JPH05160215A (ja) 半導体装置用評価装置
TW454311B (en) Multiple-chip module (MCM) of memory module using substrate on chip (SOC) technique and chip-size-package (CSP) ready configuration
JP3024046B2 (ja) 半導体パッケージ