JPS63250710A - システム制御装置 - Google Patents

システム制御装置

Info

Publication number
JPS63250710A
JPS63250710A JP62084341A JP8434187A JPS63250710A JP S63250710 A JPS63250710 A JP S63250710A JP 62084341 A JP62084341 A JP 62084341A JP 8434187 A JP8434187 A JP 8434187A JP S63250710 A JPS63250710 A JP S63250710A
Authority
JP
Japan
Prior art keywords
machine
control signal
control
simulator
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62084341A
Other languages
English (en)
Inventor
Minoru Kataoka
稔 片岡
Akikatsu Kamiya
昭勝 神谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP62084341A priority Critical patent/JPS63250710A/ja
Publication of JPS63250710A publication Critical patent/JPS63250710A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing And Monitoring For Control Systems (AREA)
  • Numerical Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、システム動作の信頼性を高めた、システム制
御装置に関する。
(従来の技術) プロ、ダラムで指令されるデータを演算装置で読み込み
、システムを駆動する制御信号を演算して、制御対象に
出力するようなシステム制御装置においては、システム
動作の信頼性を高めるために、演算装置が常に正常に動
作しているかどうかをチェックする必要がある。
第3図は、このような従来のチェック装置の概略構成図
で、演算装置A1演算装置Bを用いたデュアルシステム
の構成として、加工プログラムが設定されたテープPで
指令されるデータを読み込み各演算装置A、Bの演算結
果をそれぞれメモリM、、M2に記憶させ、この記憶デ
ータを比較器Eで比較し、演算結果が一致しないときに
は異常状態が発生したものとしてアラーム信号を発生し
、システムを停止していた。
(発明が解決しようとする問題点) このようなデュアルシステムを用いたチェック方式では
、システムを停止した状態で各演算装置力寵寅算する制
御信号を比較して両者が一致したときに制御部に異常が
ないものとしてシステムを駆動する構成としているため
にムダ時間が多く、システム駆動に時間がかかり、高速
処理ができないという問題があった。また、演算結果を
記憶するメモリM、、M2が必要になり、コストが高く
なるという問題があった。
そこで、本発明は、このような従来技術の問題点の解消
を目的とした、システム制御装置を提供するものである
(問題点を解決するための手段) 本発明のシステム制御装置は、次のように構成される。
即ち、与えられた加工プログラムにより、制御対象であ
る機械の制御信号を演算する第1の演算装置、第1の演
算装置で得られた演算結−果により、機械位置や機械駆
動用モータの電流等の機械の各種制御状態をシュミレー
トするシュミレータ、第1の演算装置で得られた演算結
果とシュミレータの動作状態を記憶するメモリ、上記と
同一の加工プログラムを、第1の演算装置よりも遅れた
タイミングで読み込み、前記機械の制御信号を演算する
第2の演算装置、第2の演算装置の演算結果により機械
を駆動する手段、機械駆動時の制御部の各種制御状態を
前記メモリの内容と比較して、両者の内容が一致しない
ときに異常を報知する手段を具備するものである。
(作用) 本発明は、第1の演算装置により加工プログラムを読み
込んでシュミレータを動作させてその力作状態をメモリ
に記憶し、第1の演算装置よりも遅れたタイミングで同
一の加工プログラムを読み込んだ第2の演算装置で形成
された制御信号で実際に機械を駆動して、機械の動作状
態とシュミレータの動作状態とを比較して制御部の異常
をチェックしているので、ムダ時間なく迅速に、しかも
正確に異常を検出でき、また、メモリ容量も少なくでき
る。
(実施例) 以下、図により本発明の実施例について説明する。
第1図は、本発明によるシステム制御装置の概略構成を
示すブロック図である。図において、Pは、制御対象と
するシステム、例えば工作機械に対する加工プログラム
を指示するテープ、演算装置A、Bはそれぞれレジスタ
、アキ五ムレータ等を存するCPU等で構成され、加工
プログラムをテープから読み込み(■のタイミン身)、
各種の機械制御信号を演算する。シュミレータSは、演
算装置Aにより形成された制御信号に基づぎ、実機械を
操作するのと同様の信号処理、例えば、機械位置やモー
タ電流等の各種制御状態をシュミレートし、シュミレー
タの各動作状態はメモリMに記憶さhる。メモリMの他
のエリアには、演算装置Aで形成された制御信号も記憶
される。゛演算装置Bは、演算装置Aと同様にcpu等
で構成され、演算装置Aの加工プログラム読み込みタイ
ミングよりも僅かに遅れたタイミング■で同じ加工プロ
グラムをテープから読み出し、制御対象機械0の各制御
状態の制御信号を形成して、機械0に出力される。この
際に演算制御部Bで得られる制御信号、即ち、制御対象
である機械0の機械位置、モータ電流等の実際の各種制
御状態は比較器Eに出力され、シュミレータの動作状態
を記憶するメモリのエリアから読み出した信号と比較し
、両者の信号が一致しない時には制御部に異常があるも
のと判断しアラームを発生して制御対象の機械0を停止
する。
第2図は、本発明による動作特性の説明図である。次に
、本発明のシステム制御装置の動作について、第2図に
より説明する。
時刻t1“において、演算装置Aは加工プログラムPの
あるデータ区分を読み取り、必要な演算を行なって制御
信号を形成し、シュミレータSを動作させると共に、制
御信号をメモリMに記憶させ、シュミレータの動作状態
をメモリMの他のエリアに記憶させる。この一連の処理
は時刻t3で終了し、次の制御サイクルに8行する。
一方、演算装置Bは、演算袋MAの加エプログラム読み
取りのタイミングt1よりも微少時間遅れた時刻t2で
同じ加工プログラムのデータ区分を読み取り、必要な演
算を実行して制御対象の機械0を駆動する制御信号を形
成し、この時の制御信号、即ち、実際のm械位置やモー
タ電流等の各種制御状態は比較器Eに人力される。この
一連の動作は時刻t4において終了し、次の制御サイク
ルを実行する。
比較器Eでは、シュミレータの動作状態を記憶するメモ
リのデータ内容と、実機械の動作状態に対応する演算装
置Bで形成された制御信号とを比較して、両者の内容が
一致しないときには、制御部に異常が発生したものとし
てアラームを発生する。
このように、本発明のシステム制御装置は、同一の加工
プログラムを二つの演算装置A、Bで時間をずらして読
み込み、それぞれの演算装置は必要な制御信号を形成し
てシュミレータと実際の制御対象である機械とを動作さ
せ、シュミレータと機械の各制御状態とを比較して、制
御部の誤動作をチェックする構成としている。
以上、本発明の一実施例について説明したが、本発明の
精神から逸れないかぎりで、種々の異なる実施例は容易
に構成できるから、本発明は前記特許請求の範囲におい
て記載した限定以外、特定の実施例に制約されるもので
はない。
(発明の効果) 以上説明したように、本発明は、実際の制御対象の機械
の各種制御状態を、シュミレータの制御状態と比較でき
るので、制御部の異常を迅速にしかも正確に検出できる
。また、一方演算装置側にのみメモリを設けているので
メモリ容量が少なくてすみ、さらに、シュミレータを動
作させる一方演算装置の加工プログラム読み込みと、微
少時間遅らせた同一加工プログラムの読み込みを行ない
、実機械を駆動する制御信号を形成する他方演算装置と
を用いているので、実機械を動作させながら誤動作をチ
ェックでき信号処理のムダ時間を少なくできる。
【図面の簡単な説明】
第1図は本発明の概略構成を示すブロック図、第2図は
説明図、第3図は従来例の説明図である。 P・・・テープ、A、B・・・演算装置、S・・・シュ
ミレータ、M+ 、M2 、M・・・メモリ、E・・・
比較器、0 ・・・ 機才戒。

Claims (1)

    【特許請求の範囲】
  1. 与えられた加工プログラムにより、制御対象である機械
    の制御信号を演算する第1の演算装置、第1の演算装置
    で得られた演算結果により、機械位置や機械駆動用モー
    タの電流等の機械の各種制御状態をシュミレートするシ
    ュミレータ、第1の演算装置で得られた演算結果とシュ
    ミレータの動作状態を記憶するメモリ、上記と同一の加
    工プログラムを、第1の演算装置よりも遅れたタイミン
    グで読み込み、前記機械の制御信号を演算する第2の演
    算装置、第2の演算装置の演算結果により機械を駆動す
    る手段、機械駆動時の制御部の各種制御状態を前記メモ
    リの内容と比較して、両者の内容が一致しないときに異
    常を報知する手段、とにより構成されることを特徴とす
    るシステム制御装置。
JP62084341A 1987-04-06 1987-04-06 システム制御装置 Pending JPS63250710A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62084341A JPS63250710A (ja) 1987-04-06 1987-04-06 システム制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62084341A JPS63250710A (ja) 1987-04-06 1987-04-06 システム制御装置

Publications (1)

Publication Number Publication Date
JPS63250710A true JPS63250710A (ja) 1988-10-18

Family

ID=13827805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62084341A Pending JPS63250710A (ja) 1987-04-06 1987-04-06 システム制御装置

Country Status (1)

Country Link
JP (1) JPS63250710A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0289506U (ja) * 1988-12-22 1990-07-16
JPH0289508U (ja) * 1988-12-22 1990-07-16
JPH0289507U (ja) * 1988-12-22 1990-07-16
WO2024111014A1 (ja) * 2022-11-21 2024-05-30 ファナック株式会社 加工負荷判定システム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0289506U (ja) * 1988-12-22 1990-07-16
JPH0289508U (ja) * 1988-12-22 1990-07-16
JPH0289507U (ja) * 1988-12-22 1990-07-16
WO2024111014A1 (ja) * 2022-11-21 2024-05-30 ファナック株式会社 加工負荷判定システム

Similar Documents

Publication Publication Date Title
JPS58159164A (ja) メモリプログラマブル制御装置の欠陥診断方法および診断装置
JPS63250710A (ja) システム制御装置
JP3309559B2 (ja) サーボ制御装置
JPS61813A (ja) シ−ケンス制御装置の故障個所判定方式
JPS61141001A (ja) プロセス制御システムの系構成診断方式
WO2024089884A1 (ja) ロボットコントローラ、及び、アップデート前後の制御ソフトウェアの比較方法
JPH1083355A (ja) 車両用制御装置のメモリチェック機構
JPH01124001A (ja) ロボット制御方式
JPS5972515A (ja) 位置フイ−ドバツクル−プ機能診断方式
JPS60218139A (ja) プログラム破壊検出方式
JPH03142503A (ja) プログラマブルコントローラ
JPH0231795A (ja) ミシンの制御装置
JPS5875203A (ja) 二重化シ−ケンス制御装置
JPS5935456B2 (ja) 演算処理装置
JPH042591U (ja)
JPH02193584A (ja) サーボ制御装置
JPS63118842A (ja) 演算装置の故障検出方式
JPH05181506A (ja) 姿勢制御装置
JPH0553647A (ja) プログラマブルコントローラの位置決めユニツト
JPS6250841B2 (ja)
JPS5832402B2 (ja) Nc セイギヨソウチ
JP2000267883A (ja) トレーサメモリ制御装置
JPS58201109A (ja) 数値制御装置の回路異常検出方法
JPS59154507A (ja) 数値制御装置
JPS6288047A (ja) インタフエ−ス制御装置