JPS63250140A - 半導体チツプの実装方法 - Google Patents
半導体チツプの実装方法Info
- Publication number
- JPS63250140A JPS63250140A JP62085005A JP8500587A JPS63250140A JP S63250140 A JPS63250140 A JP S63250140A JP 62085005 A JP62085005 A JP 62085005A JP 8500587 A JP8500587 A JP 8500587A JP S63250140 A JPS63250140 A JP S63250140A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- electrodes
- wiring substrate
- metal filler
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 24
- 239000011347 resin Substances 0.000 claims abstract description 18
- 229920005989 resin Polymers 0.000 claims abstract description 18
- 239000000945 filler Substances 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 229920001187 thermosetting polymer Polymers 0.000 claims abstract description 3
- 239000000758 substrate Substances 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Manufacturing Of Electrical Connectors (AREA)
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体チップの配線基板への実装方法に関する
もので、特に半導体チップの接続電極を直接配線基板上
の接続電極に接続するフェースダウンボンディング法の
改良に関するものである０従来の技術 近年、電気回路の小型モジュール化が注目をあびており
、特に、半導体チップの実装においても配線基板への直
接搭載の方向へ進んでいる０すなわち、従来、半導体チ
ップと配線基板との接続には、ワイヤーボンディング法
が主流であったが、配線基板上における半導体チップ接
続のための面積等の効率化から、フェースダウンポンデ
ィング法が見直されている。
もので、特に半導体チップの接続電極を直接配線基板上
の接続電極に接続するフェースダウンボンディング法の
改良に関するものである０従来の技術 近年、電気回路の小型モジュール化が注目をあびており
、特に、半導体チップの実装においても配線基板への直
接搭載の方向へ進んでいる０すなわち、従来、半導体チ
ップと配線基板との接続には、ワイヤーボンディング法
が主流であったが、配線基板上における半導体チップ接
続のための面積等の効率化から、フェースダウンポンデ
ィング法が見直されている。
このフェースダウンポンディング法においては、通常半
導体チップの接続電極の上には、バンプと呼ばれる突起
電極が形成されており、このバンプと配線基板の導電電
極とを対向させ、リフロー等により一括ボンディングさ
れる。
導体チップの接続電極の上には、バンプと呼ばれる突起
電極が形成されており、このバンプと配線基板の導電電
極とを対向させ、リフロー等により一括ボンディングさ
れる。
次に、このバンプの形成工程の代表例を、第２図を用い
て説明する。通常半導体チップ１は、ａ図に示すように
接続電極２の回りを表面保護層３が覆うように形成され
ている。この半導体テップ１にｂ図に示すように、スパ
ッタあるいは蒸着により、Ｔｉ−よりなる拡散防止層５
とＣｕよりなる接着層６を形成する。しかる後、０図に
示すように前もって、表面保護層３の設けられていない
区域を略々残してフォトレジスト層７を形成し、その上
にｄ図に示すようにＡｕメッキ層８を形成１０図に示す
ように７オトレジスト層７を剥離、Ｔ１゜Ｃｕ層をエツ
チングし、熱処理工程を通して形成される。以上のよう
に形成されたバンブは、配線基板上の導電電極と超音波
加熱方式等により直接接続される。
て説明する。通常半導体チップ１は、ａ図に示すように
接続電極２の回りを表面保護層３が覆うように形成され
ている。この半導体テップ１にｂ図に示すように、スパ
ッタあるいは蒸着により、Ｔｉ−よりなる拡散防止層５
とＣｕよりなる接着層６を形成する。しかる後、０図に
示すように前もって、表面保護層３の設けられていない
区域を略々残してフォトレジスト層７を形成し、その上
にｄ図に示すようにＡｕメッキ層８を形成１０図に示す
ように７オトレジスト層７を剥離、Ｔ１゜Ｃｕ層をエツ
チングし、熱処理工程を通して形成される。以上のよう
に形成されたバンブは、配線基板上の導電電極と超音波
加熱方式等により直接接続される。
発明が解決しようとする問題点
しかしながら、上記のような方法では、バンプ形成に多
くの工程を通らねばならず、チップコストの面で不利で
あり、また、フォトレジスト、エツチング工程を通るた
め、イオン等による半導体チップへの悪影響、信頼性の
低下等の問題点を有していた。 ・ 本発明は上記問題点に鑑み、短い工程でしかも安価で信
頼性の高い接続方法を提供するものであるＯ 問題点を解決するための手段 この目的を達成するために、本発明の半導体チップの実
装方法は、半導体チップの接続電極と配線基板の導電電
極との間に、金属フィラーを含有した樹脂層を介在せし
めた状態で、その両者を加熱圧着することにより、半導
体チップと配線基板とを直接接続することを特徴として
いる。
くの工程を通らねばならず、チップコストの面で不利で
あり、また、フォトレジスト、エツチング工程を通るた
め、イオン等による半導体チップへの悪影響、信頼性の
低下等の問題点を有していた。 ・ 本発明は上記問題点に鑑み、短い工程でしかも安価で信
頼性の高い接続方法を提供するものであるＯ 問題点を解決するための手段 この目的を達成するために、本発明の半導体チップの実
装方法は、半導体チップの接続電極と配線基板の導電電
極との間に、金属フィラーを含有した樹脂層を介在せし
めた状態で、その両者を加熱圧着することにより、半導
体チップと配線基板とを直接接続することを特徴として
いる。
作 用
この構成により、従来のようにバンプ形成のための工程
が簡素化され、信頼性の高い接続が可能となる。
が簡素化され、信頼性の高い接続が可能となる。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。第１図は本実施例における実装方法の代表的
な工程図を示すものであり、従来構成と同一構成部分に
は、同一符号を付して示している。゛ 第１図において４は、金属フィラーを含有する感光性樹
脂層、１ｏは導電電極、１１は配線基板である。以下、
その工程について説明する。まず、ａ図に示すように、
半導体チップｉの表面に金属フィラーを含有する感光性
樹脂４を均一に塗布する。ここで、金属フィラーは、Ａ
ｇ、Ｎｉ、Ｃｕなど導電体材料の単体あるいは混合体か
ら成り、粒径は約２〜１０μｍφである。また、感光性
樹脂は、エポキシあるいはポリイミドなどを基本骨格に
もつ熱硬化性樹脂であシ、金属フィラーとの混合比は、
体積比で４０〜ｓｏ％である。
説明する。第１図は本実施例における実装方法の代表的
な工程図を示すものであり、従来構成と同一構成部分に
は、同一符号を付して示している。゛ 第１図において４は、金属フィラーを含有する感光性樹
脂層、１ｏは導電電極、１１は配線基板である。以下、
その工程について説明する。まず、ａ図に示すように、
半導体チップｉの表面に金属フィラーを含有する感光性
樹脂４を均一に塗布する。ここで、金属フィラーは、Ａ
ｇ、Ｎｉ、Ｃｕなど導電体材料の単体あるいは混合体か
ら成り、粒径は約２〜１０μｍφである。また、感光性
樹脂は、エポキシあるいはポリイミドなどを基本骨格に
もつ熱硬化性樹脂であシ、金属フィラーとの混合比は、
体積比で４０〜ｓｏ％である。
次に、例えば８０℃、３０分のプリベークを行ない半導
体チップ１と樹脂層４の接着力を高めた後に、ｂ図に示
すように通常のフォトリソ工程により、露光、現像吟行
ない、接続電極２上に所望の樹脂層９を残す。そして０
図に示すように、配線基板１１の所定の導電電極１０と
、前記樹脂層９が一致するよう整合させた後、加熱圧着
を行ない、その両者を接続させる。
体チップ１と樹脂層４の接着力を高めた後に、ｂ図に示
すように通常のフォトリソ工程により、露光、現像吟行
ない、接続電極２上に所望の樹脂層９を残す。そして０
図に示すように、配線基板１１の所定の導電電極１０と
、前記樹脂層９が一致するよう整合させた後、加熱圧着
を行ない、その両者を接続させる。
以上のように、本実施例によれば、短い工程で簡単にフ
ェースダウンボンディング法により、配線基板と半導体
チップとを接続することができる。
ェースダウンボンディング法により、配線基板と半導体
チップとを接続することができる。
また、信頼性においても、高温高湿（６０℃。
９０％ＲＨ）試験で１ｏｏＯ時間、高温放置（１００℃
）試験で１ｏｏＯ時間、ヒートサイク／ｌ＜ （−１０
℃〜１００℃）試験で１ｏｏサイクル等、通常のワイヤ
ーボンディング法と遜色のないものであったＯ 発明、の効果 以上のように本発明によれば、金属フィラーを含有した
樹脂を接続に用いることにより、安価でしかも信頼性の
劣らない実装が可能になり、その実用的効果は大なるも
のがある・
）試験で１ｏｏＯ時間、ヒートサイク／ｌ＜ （−１０
℃〜１００℃）試験で１ｏｏサイクル等、通常のワイヤ
ーボンディング法と遜色のないものであったＯ 発明、の効果 以上のように本発明によれば、金属フィラーを含有した
樹脂を接続に用いることにより、安価でしかも信頼性の
劣らない実装が可能になり、その実用的効果は大なるも
のがある・
第１図は本発明の半導体チップの実装方法の一実施例に
おける主要工程を示す図、第２図は従来の半導体チップ
へのバンプ形成における主要工程を示す図である。 １・・・・・・半導体チップ、２・・・・・・接続電極
、３・・・・・・表面保護層、４，９・・・・・・金属
フィラー含有樹脂層、５・・・・・・拡散防止層、６・
・・・・・接着層、７・・・・・・７オトどシスト層、
８・・・・・・バンプ、１ｏ・・・・・・導電電極、１
１・・・・・・配線基板〇 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
ｌ 図
ｆ−９，千帽苓す、フ゛２−−−撞（化４Ｌ柘 ３− 煮面体護層 ２ ４−４イ九′・フー価１陀
屡第２図
おける主要工程を示す図、第２図は従来の半導体チップ
へのバンプ形成における主要工程を示す図である。 １・・・・・・半導体チップ、２・・・・・・接続電極
、３・・・・・・表面保護層、４，９・・・・・・金属
フィラー含有樹脂層、５・・・・・・拡散防止層、６・
・・・・・接着層、７・・・・・・７オトどシスト層、
８・・・・・・バンプ、１ｏ・・・・・・導電電極、１
１・・・・・・配線基板〇 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
ｌ 図
ｆ−９，千帽苓す、フ゛２−−−撞（化４Ｌ柘 ３− 煮面体護層 ２ ４−４イ九′・フー価１陀
屡第２図
Claims (1)
- 半導体チップの接続電極と配線基板の導電電極との間に
、金属フィラーを含有した熱硬化性樹脂層を介して加熱
圧着させることにより、前記接続電極と導電電極との電
気的および機械的な接続を行なう半導体チップの実装方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62085005A JPH0787200B2 (ja) | 1987-04-07 | 1987-04-07 | 半導体チツプの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62085005A JPH0787200B2 (ja) | 1987-04-07 | 1987-04-07 | 半導体チツプの実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63250140A true JPS63250140A (ja) | 1988-10-18 |
| JPH0787200B2 JPH0787200B2 (ja) | 1995-09-20 |
Family
ID=13846614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62085005A Expired - Fee Related JPH0787200B2 (ja) | 1987-04-07 | 1987-04-07 | 半導体チツプの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0787200B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008275332A (ja) * | 2007-04-25 | 2008-11-13 | Ricoh Co Ltd | 半導体センサ及びその製造方法 |
| CN112822866A (zh) * | 2021-01-07 | 2021-05-18 | Tcl华星光电技术有限公司 | 用于表面贴装的锡膏、驱动电路板及表面贴装方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4868170A (ja) * | 1971-12-20 | 1973-09-17 | ||
| JPS51100679A (ja) * | 1975-03-03 | 1976-09-06 | Suwa Seikosha Kk | |
| JPS52113196A (en) * | 1976-03-18 | 1977-09-22 | Seiko Epson Corp | Liquid crystal unit |
-
1987
- 1987-04-07 JP JP62085005A patent/JPH0787200B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4868170A (ja) * | 1971-12-20 | 1973-09-17 | ||
| JPS51100679A (ja) * | 1975-03-03 | 1976-09-06 | Suwa Seikosha Kk | |
| JPS52113196A (en) * | 1976-03-18 | 1977-09-22 | Seiko Epson Corp | Liquid crystal unit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008275332A (ja) * | 2007-04-25 | 2008-11-13 | Ricoh Co Ltd | 半導体センサ及びその製造方法 |
| CN112822866A (zh) * | 2021-01-07 | 2021-05-18 | Tcl华星光电技术有限公司 | 用于表面贴装的锡膏、驱动电路板及表面贴装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0787200B2 (ja) | 1995-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3345541B2 (ja) | 半導体装置及びその製造方法 | |
| JP3186941B2 (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
| JPH08213519A (ja) | 電子素子パッケージ | |
| JP2003197856A (ja) | 半導体装置 | |
| JPH10135404A (ja) | 半導体チップモジュール及びその製造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP3502056B2 (ja) | 半導体装置およびこれを用いた積層構造体 | |
| JPH0266953A (ja) | 半導体素子の実装構造およびその製造方法 | |
| JPS601849A (ja) | 電子部品の接続方法 | |
| JPS5821350A (ja) | 半導体集積回路の実装構造 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JPS63250140A (ja) | 半導体チツプの実装方法 | |
| JP3084648B2 (ja) | 半導体装置 | |
| TWI375307B (en) | Flip chip package structure and method for manufacturing the same | |
| JP2002359350A (ja) | 積層回路モジュールの製造方法 | |
| JP2928822B2 (ja) | 半導体装置およびその接続方法 | |
| JP3529507B2 (ja) | 半導体装置 | |
| JP2003152023A (ja) | 半導体装置の接続構造とその製造方法 | |
| JP3119739B2 (ja) | 半導体装置用電極の形成方法ならびに実装体 | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JP3454223B2 (ja) | 半導体装置の製造方法 | |
| JPH0436115Y2 (ja) | ||
| JP2000208544A (ja) | ベアｉｃチップおよび半導体装置 | |
| JPH02172245A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |