JPS6324614A - 半導体製造装置 - Google Patents
半導体製造装置Info
- Publication number
- JPS6324614A JPS6324614A JP16874186A JP16874186A JPS6324614A JP S6324614 A JPS6324614 A JP S6324614A JP 16874186 A JP16874186 A JP 16874186A JP 16874186 A JP16874186 A JP 16874186A JP S6324614 A JPS6324614 A JP S6324614A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- main reaction
- chamber
- thin film
- reaction chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000006243 chemical reaction Methods 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000010409 thin film Substances 0.000 abstract description 14
- 230000015572 biosynthetic process Effects 0.000 abstract description 8
- 239000012535 impurity Substances 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 13
- 239000007789 gas Substances 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000004093 laser heating Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体基板表面上に薄膜を形成するために用
いて好適な半導体製造装置に関するものである。
いて好適な半導体製造装置に関するものである。
従来より、この種の半導体製造装置として、第２図に示
すような横型反応炉が用いられている。
すような横型反応炉が用いられている。
すなわち、チューブ型（円筒型）の反応管１の中に、半
導体基板２を複数枚ボート３に載置した状態で挿入し、
ガス注入口４から導入される各種のガスの反応によって
、半導体基板２の表面上に薄膜を形成するようにしてい
る。
導体基板２を複数枚ボート３に載置した状態で挿入し、
ガス注入口４から導入される各種のガスの反応によって
、半導体基板２の表面上に薄膜を形成するようにしてい
る。
また、特殊な反応においては、第３図に示すような平行
平板型の反応炉が用いられている。すなわち、反応管１
ａの中に平行平板よりなる上部電極（上部サセプタ）５
ａおよび下部電極（下部サセプタ）５ｂを設置し、ガス
注入口４ａから導入されるガスの反応によって、半導体
基板２の表面上に薄膜を形成するようにしている。尚、
第２図および第３図において、６および６ａは排気系で
ある。 ′ これらの装置において、反応管は大気中で開口し、横型
反応炉においては半導体基板２をボート３上に並べてか
ら挿入し、平行平板型反応炉におおいては半導体基板２
を直接下部電極５ｂ上に設置する。加熱は外部からの抵
抗線加熱か赤外線ランプによる加熱もしくは、高周波に
よる誘導加熱を用いる。
平板型の反応炉が用いられている。すなわち、反応管１
ａの中に平行平板よりなる上部電極（上部サセプタ）５
ａおよび下部電極（下部サセプタ）５ｂを設置し、ガス
注入口４ａから導入されるガスの反応によって、半導体
基板２の表面上に薄膜を形成するようにしている。尚、
第２図および第３図において、６および６ａは排気系で
ある。 ′ これらの装置において、反応管は大気中で開口し、横型
反応炉においては半導体基板２をボート３上に並べてか
ら挿入し、平行平板型反応炉におおいては半導体基板２
を直接下部電極５ｂ上に設置する。加熱は外部からの抵
抗線加熱か赤外線ランプによる加熱もしくは、高周波に
よる誘導加熱を用いる。
尚、このような半導体製造装置に関する技術は、特公昭
６１−２４４６７号公報に一開示されている。
６１−２４４６７号公報に一開示されている。
しかしながらこのような従来の半導体製造装置によると
、形成する膜厚が薄くなることによって、本来の膜形成
の他にウェハ基板の製造装置への出し入れによって不要
な膜が形成されて、膜厚の制御をより困難にするという
問題点があった。
、形成する膜厚が薄くなることによって、本来の膜形成
の他にウェハ基板の製造装置への出し入れによって不要
な膜が形成されて、膜厚の制御をより困難にするという
問題点があった。
さらに、既に形成した膜がその高温中での出し入れによ
る酸化などで変質するという問題点もあった。
る酸化などで変質するという問題点もあった。
本発明はこのような問題点に鑑みてなされたもので、そ
の目的とするところは、半導体基板表面上の薄膜形成の
均一性・制御性を向上させることのできる半導体製造装
置を提供することにある。
の目的とするところは、半導体基板表面上の薄膜形成の
均一性・制御性を向上させることのできる半導体製造装
置を提供することにある。
このような目的を達成するために本発明は、主反応室へ
の半導体基板の導入および導出経路に、その内部におけ
る雰囲気の置換が可能な補助室を設けたものである。
の半導体基板の導入および導出経路に、その内部におけ
る雰囲気の置換が可能な補助室を設けたものである。
したがってこの発明によれば、補助室において、半導体
基板における不純な反応を抑制することが可能となる。
基板における不純な反応を抑制することが可能となる。
以下、本発明に係る半導体製造装置を詳細に説明する。
第１図は、この半導体製造装置の一実施例を示す概略構
成図である。同図において、７ａおよび７ｂは主反応室
、８ａ、９ｂおよび８Ｃはその内部の周辺雰囲気を酸化
や反応性の高いものから安定なものへ置換するロードロ
ック室（補助室）、９ａ〜９ｄはゲートバルブ、１０ａ
〜１０ｅはサセプタ、ｌｌａ〜ｌｉｅはガス導入口、１
２３〜１２６は真空排気口、１３は基板導入口である。
成図である。同図において、７ａおよび７ｂは主反応室
、８ａ、９ｂおよび８Ｃはその内部の周辺雰囲気を酸化
や反応性の高いものから安定なものへ置換するロードロ
ック室（補助室）、９ａ〜９ｄはゲートバルブ、１０ａ
〜１０ｅはサセプタ、ｌｌａ〜ｌｉｅはガス導入口、１
２３〜１２６は真空排気口、１３は基板導入口である。
サセプタ１０ａ〜１０ｅは、基板導入口１３より導入さ
れる半導体基板を支持すると共に、この基板を主反応室
（もしくはロードロツタ室）から次のロードロック室（
もしくは主反応室）へ移設する搬送機構（図示せず）を
有する。また、主反応室とロードロツタ室とは、ゲート
バルブ９ａ〜９ｄを用いて遮断したり連通したりするこ
とができるようになっている。さらに、主反応室および
ロードロック室の各々は、真空排気口１２ａ−１２ｅを
用いて共に質の高い真空状態とすることが短時間ででき
、雰囲気ガスの置換のみならず、反応ガスの供給および
残留気体の除去ができるようになっている。
れる半導体基板を支持すると共に、この基板を主反応室
（もしくはロードロツタ室）から次のロードロック室（
もしくは主反応室）へ移設する搬送機構（図示せず）を
有する。また、主反応室とロードロツタ室とは、ゲート
バルブ９ａ〜９ｄを用いて遮断したり連通したりするこ
とができるようになっている。さらに、主反応室および
ロードロック室の各々は、真空排気口１２ａ−１２ｅを
用いて共に質の高い真空状態とすることが短時間ででき
、雰囲気ガスの置換のみならず、反応ガスの供給および
残留気体の除去ができるようになっている。
すなわち、従来広い意味での化学反応気相成長を行って
いた主反応室は、個々に独立して存在していたが、本実
施例においては、この主反応室を縦方向に積み重ね、尚
且つ主反応室の上下に雰囲気ガスの置換が可能なロード
ロツタ室を兼ね備えつけている。
いた主反応室は、個々に独立して存在していたが、本実
施例においては、この主反応室を縦方向に積み重ね、尚
且つ主反応室の上下に雰囲気ガスの置換が可能なロード
ロツタ室を兼ね備えつけている。
尚、加熱源は外部からの抵抗加熱、ハロゲンあるいは赤
外線のランプ加熱、または高周波にょるＲＦ加熱、レー
ザによる加熱等を用いることが可能である。
外線のランプ加熱、または高周波にょるＲＦ加熱、レー
ザによる加熱等を用いることが可能である。
次に、このように構成された半導体製造装置の動作を説
明する。すなわち、ロードロツタ室８ａおよび主反応室
７ａを高真空状態として、上下動可能なサセプタ１０ａ
にのせられた半導体基板（図示せず）を主反応室７ａに
移すためにゲートバルブ９ａを開ける。サセプタ１０ａ
〜１０ｅを移動せしめる搬送機構は、モータの回転運動
を上下方向の動作に変換したもので、半導体基板を載置
したサセプタ１０ａごと主反応室７ａへ移動させること
ができる。半導体基板が移動した後、再びゲートバルブ
９ａを閉じることにより、ロードロツタ室８ａと主反応
室７ａとが分離される。主反応室７ａには所定のガスが
導入され、抵抗加熱もしくはランプ加熱による半導体基
板の加熱が行われ、半導体基板表面に薄膜が形成される
。以下、同様にして、主反応室７ｂにおいても薄膜形成
が行われる。
明する。すなわち、ロードロツタ室８ａおよび主反応室
７ａを高真空状態として、上下動可能なサセプタ１０ａ
にのせられた半導体基板（図示せず）を主反応室７ａに
移すためにゲートバルブ９ａを開ける。サセプタ１０ａ
〜１０ｅを移動せしめる搬送機構は、モータの回転運動
を上下方向の動作に変換したもので、半導体基板を載置
したサセプタ１０ａごと主反応室７ａへ移動させること
ができる。半導体基板が移動した後、再びゲートバルブ
９ａを閉じることにより、ロードロツタ室８ａと主反応
室７ａとが分離される。主反応室７ａには所定のガスが
導入され、抵抗加熱もしくはランプ加熱による半導体基
板の加熱が行われ、半導体基板表面に薄膜が形成される
。以下、同様にして、主反応室７ｂにおいても薄膜形成
が行われる。
つまり、薄膜形成されるべき半導体基板の表面が高真空
状態のロードロック室を経由した後、主反応室に導入さ
れるので、通常の空気に触れることな（連続的に半導体
基板表面への薄膜形成が行われ、異種膜間に望むところ
でない不純な膜、主として酸化膜の形成が防止され、薄
膜形成工程の連続化、装置スペースの縮小化を実現する
ことが可能となる。
状態のロードロック室を経由した後、主反応室に導入さ
れるので、通常の空気に触れることな（連続的に半導体
基板表面への薄膜形成が行われ、異種膜間に望むところ
でない不純な膜、主として酸化膜の形成が防止され、薄
膜形成工程の連続化、装置スペースの縮小化を実現する
ことが可能となる。
尚、本実施例においてはロードロツタ室を高真空状態と
して、半導体基板を経由させたが、例えば、Ａｒ、Ｈｅ
のような不活性ガス雰囲気に置換することによっても、
半導体基板表面における不純な反応を抑制することがで
きる。
して、半導体基板を経由させたが、例えば、Ａｒ、Ｈｅ
のような不活性ガス雰囲気に置換することによっても、
半導体基板表面における不純な反応を抑制することがで
きる。
また、上記実施例においては、主反応室を縦方向に配置
した例につき説明したが、横方向に主反応室を配置して
もよく、三次元的配列が行われてもよい。さらに、本実
施例においては、主反応室とロードロック室とを各々独
立に配置したが、主反応室とロードロック室とを一体的
なユニット型としてもよく、半導体製造プロセスに合わ
せて組み合わせることによっても同様の効果を期待する
ことができる。
した例につき説明したが、横方向に主反応室を配置して
もよく、三次元的配列が行われてもよい。さらに、本実
施例においては、主反応室とロードロック室とを各々独
立に配置したが、主反応室とロードロック室とを一体的
なユニット型としてもよく、半導体製造プロセスに合わ
せて組み合わせることによっても同様の効果を期待する
ことができる。
また、主反応室は２つに限られるものでないことは言う
までもなく、各反応室では単一の反応として、半導体基
板をロードロック室を経由して移動させ多層膜を形成し
てもよい。すなわち、酸化による酸化膜の形成か、化学
気相成長法による薄膜形成か、プラズマエンハンスト気
相成長法による薄膜形成か、スパッタによる膜形成か等
の反応を各反応室で個別に行い多層膜を形成するように
構成してもよい。また、異なる反応を同一の反応室でシ
ーケンシャルに行って多層膜を形成するように構成して
もよい。
までもなく、各反応室では単一の反応として、半導体基
板をロードロック室を経由して移動させ多層膜を形成し
てもよい。すなわち、酸化による酸化膜の形成か、化学
気相成長法による薄膜形成か、プラズマエンハンスト気
相成長法による薄膜形成か、スパッタによる膜形成か等
の反応を各反応室で個別に行い多層膜を形成するように
構成してもよい。また、異なる反応を同一の反応室でシ
ーケンシャルに行って多層膜を形成するように構成して
もよい。
以上説明したように本発明による半導体製造装置による
と、主反応室への半導体基板の導入および導出経路に、
その内部における雰囲気の置換が可能な補助室を設けた
ので、補助室において、半導体基板における不純な反応
を抑制することが可能となり、半導体基板表面上の薄膜
形成の均一性・制御性を向上させることが可能となる。
と、主反応室への半導体基板の導入および導出経路に、
その内部における雰囲気の置換が可能な補助室を設けた
ので、補助室において、半導体基板における不純な反応
を抑制することが可能となり、半導体基板表面上の薄膜
形成の均一性・制御性を向上させることが可能となる。
第１図は本発明に係る半導体製造装置の一実施例を示す
概略構成図、第２図は従来の半導体製造装置を示す横型
反応炉の構成図、第３図は従来の半導体製造装置を示す
平行平板型反応炉の構成図である。 ７ａ、７ｂ・・・主反応室、３ａ、１３ｂ、８ｃ・・・
ロードロック室、９ａ〜９ｄ・・・ゲートパルプ、１０
ａ〜１０ｅ・・・サセプタ、ｌｌａ〜１１ｅ・・・ガス
導入口、１２ａ〜１２ｅ・・・真空排気口。
概略構成図、第２図は従来の半導体製造装置を示す横型
反応炉の構成図、第３図は従来の半導体製造装置を示す
平行平板型反応炉の構成図である。 ７ａ、７ｂ・・・主反応室、３ａ、１３ｂ、８ｃ・・・
ロードロック室、９ａ〜９ｄ・・・ゲートパルプ、１０
ａ〜１０ｅ・・・サセプタ、ｌｌａ〜１１ｅ・・・ガス
導入口、１２ａ〜１２ｅ・・・真空排気口。
Claims (1)
- 主反応室内部に配置される半導体基板に所望の膜形成を
行う半導体製造装置において、前記主反応室への半導体
基板の導入および導出経路にその内部における雰囲気の
置換が可能な補助室を設けたことを特徴とする半導体製
造装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16874186A JPS6324614A (ja) | 1986-07-16 | 1986-07-16 | 半導体製造装置 |
| US07/629,566 US5327624A (en) | 1986-07-16 | 1990-12-18 | Method for forming a thin film on a semiconductor device using an apparatus having a load lock |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16874186A JPS6324614A (ja) | 1986-07-16 | 1986-07-16 | 半導体製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6324614A true JPS6324614A (ja) | 1988-02-02 |
Family
ID=15873553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16874186A Pending JPS6324614A (ja) | 1986-07-16 | 1986-07-16 | 半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6324614A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02106932A (ja) * | 1988-10-17 | 1990-04-19 | Rohm Co Ltd | 半導体製造装置 |
| KR20010068598A (ko) * | 2000-01-07 | 2001-07-23 | 윤종용 | 반도체 제조용 화학기상증착 장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5825225A (ja) * | 1981-08-07 | 1983-02-15 | Mitsubishi Electric Corp | ホツトウオ−ル形減圧装置 |
| JPS58196063A (ja) * | 1982-05-10 | 1983-11-15 | Matsushita Electric Ind Co Ltd | 光起電力素子の製造方法 |
| JPS59214221A (ja) * | 1983-05-20 | 1984-12-04 | Sanyo Electric Co Ltd | アモルフアス半導体の製造方法 |
-
1986
- 1986-07-16 JP JP16874186A patent/JPS6324614A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5825225A (ja) * | 1981-08-07 | 1983-02-15 | Mitsubishi Electric Corp | ホツトウオ−ル形減圧装置 |
| JPS58196063A (ja) * | 1982-05-10 | 1983-11-15 | Matsushita Electric Ind Co Ltd | 光起電力素子の製造方法 |
| JPS59214221A (ja) * | 1983-05-20 | 1984-12-04 | Sanyo Electric Co Ltd | アモルフアス半導体の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02106932A (ja) * | 1988-10-17 | 1990-04-19 | Rohm Co Ltd | 半導体製造装置 |
| KR20010068598A (ko) * | 2000-01-07 | 2001-07-23 | 윤종용 | 반도체 제조용 화학기상증착 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100415475B1 (ko) | 기판 상에 박막을 성장시키는 장치 | |
| US10131984B2 (en) | Substrate processing apparatus | |
| KR0149442B1 (ko) | 기판상의 층용착 방법 및 그 처리 시스템 | |
| US6818067B2 (en) | Processing chamber for atomic layer deposition processes | |
| JP4257576B2 (ja) | 成膜装置 | |
| JPH04308090A (ja) | 気相化学反応生成装置のロードロック機構 | |
| US10790138B2 (en) | Method and system for selectively forming film | |
| US20020100418A1 (en) | Versatile atomic layer deposition apparatus | |
| JP5315898B2 (ja) | 成膜装置 | |
| US20120222615A1 (en) | Film deposition apparatus | |
| JP2008509547A (ja) | 高いスループットのｃｖｄ装置及び方法 | |
| JP2010087238A (ja) | 成膜装置 | |
| US20170196047A1 (en) | High Temperature Heater For Processing Chamber | |
| US10718051B2 (en) | Methods for chemical vapor deposition (CVD) in a movable liner assembly | |
| JP2011132568A (ja) | 半導体装置の製造方法および基板処理装置 | |
| JPS6324614A (ja) | 半導体製造装置 | |
| US5327624A (en) | Method for forming a thin film on a semiconductor device using an apparatus having a load lock | |
| JP3738494B2 (ja) | 枚葉式の熱処理装置 | |
| JP2744934B2 (ja) | 縦型処理装置 | |
| JP2006186015A (ja) | 基板処理装置 | |
| JPH0274029A (ja) | 薄膜の形成方法およびその装置 | |
| JPH03132018A (ja) | エピタキシヤル気相成長装置 | |
| JPS62128518A (ja) | 気相成長装置 | |
| JP2001007117A (ja) | 処理装置及び処理方法 | |
| JP3242333B2 (ja) | 化合物半導体気相成長装置及びそれを用いた成長方法 |