JPS63245713A - Data processing system - Google Patents
Data processing systemInfo
- Publication number
- JPS63245713A JPS63245713A JP8155687A JP8155687A JPS63245713A JP S63245713 A JPS63245713 A JP S63245713A JP 8155687 A JP8155687 A JP 8155687A JP 8155687 A JP8155687 A JP 8155687A JP S63245713 A JPS63245713 A JP S63245713A
- Authority
- JP
- Japan
- Prior art keywords
- external storage
- storage device
- processing unit
- central processing
- end signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 21
- 238000003672 processing method Methods 0.000 claims description 5
- 230000006870 function Effects 0.000 description 6
- 230000004913 activation Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010008 shearing Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、中央処理装置内に存在するメモリ上と外部記
憶装置上との間のデータ入出力方式に関し、特に、その
中央処理装置内に存在するメモリ上のコード体系と、外
部記憶装置上に存在するデータのコード体系とが異なる
場合に行うコード変換方式を改良したデータ処理方式に
関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a data input/output method between a memory existing in a central processing unit and an external storage device, and particularly relates to a data input/output method between a memory existing in a central processing unit and an external storage device. The present invention relates to a data processing method that improves a code conversion method performed when a code system existing in memory is different from a code system of data existing on an external storage device.
従来のデータ処理方式は、中央処理装置から、外部記憶
装置に対して発行したシークコマンドが実行され、起動
終了信号とシーク動作終了信号と、リザルトステータス
引き取り要求信号の3つのバードウェア信号が発生し、
中央処理装置がリザルトステータスをすべて引き取った
ことで処理を完了するシーク処理を終了した後に、中央
処理装置内に存在するメモリ上のコード体系と、外部記
憶装置上に存在するデータのコード体系が異なる場合に
行うコード変換処理を行うが、そのコード変換処理を行
った後に、シーり処理を行うものであった。In the conventional data processing method, a seek command issued from the central processing unit to the external storage device is executed, and three hardware signals are generated: a startup end signal, a seek operation end signal, and a result status pickup request signal. ,
After the central processing unit completes the process by receiving all result statuses, the coding system in the memory in the central processing unit and the coding system in the data in the external storage device are different. In this case, the code conversion process is performed, but after the code conversion process is performed, the shearing process is performed.
上述した従来のデータ処理方式では、外部記憶装置に対
し、シーク処理を行っている間、中央処理装置は、待ち
状態になり、全体としての処理能力が低下し、性能面か
らは、非常に性能が低くなるという欠点が生じる。In the conventional data processing method described above, while seek processing is performed on the external storage device, the central processing unit enters a waiting state, reducing the overall processing capacity, resulting in very poor performance. The disadvantage is that the value becomes low.
本発明のデータ処理方式は、中央処理装置から外部記憶
装置に対してシークコマンド信号を発行し、外部記憶装
置から起動終了信号とシーク動作終了信号とリザルトス
シータス引き収り要求信号の3つのハードウェア信号を
受は処理を行うシーク処理と、中央処理装置から外部記
憶装置又は外部記憶装置から中央処理装置にシークを読
み込む処理と書き込む処理の際に発生するコード変換処
理とを同時に行うことを特徴とする。The data processing method of the present invention issues a seek command signal from the central processing unit to an external storage device, and sends three hardware signals from the external storage device: a startup end signal, a seek operation end signal, and a result Cetus withdrawal request signal. It is characterized by simultaneously performing seek processing for receiving and processing wear signals, and code conversion processing that occurs when reading and writing the seek from the central processing unit to the external storage device or from the external storage device to the central processing unit. shall be.
次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図は、本発明の実施例の暢成図である。本実施例は
、コマンド発行機能2、コート変換機能3、ハードウェ
ア割り込み検出機能4をもつ中央処理装置と、外部記憶
装置5とから構成されている。中央処理装置1より外部
記憶装置5に対して、シークコマンド6aを発行すると
、外部記憶装置5より起動終了信号6b、シーク動作終
了信号6c、リザルトスシータス引き取り要求信号6d
による3つのハードウェア割り込み信号が発生する。FIG. 1 is a schematic diagram of an embodiment of the present invention. This embodiment comprises a central processing unit having a command issuing function 2, a code conversion function 3, a hardware interrupt detection function 4, and an external storage device 5. When the central processing unit 1 issues a seek command 6a to the external storage device 5, the external storage device 5 outputs a startup end signal 6b, a seek operation end signal 6c, and a result Cetus pickup request signal 6d.
Three hardware interrupt signals are generated.
第2図は、中央処理装置内に存在するプログラムの流れ
図である、中央処理装置から外部記憶装置に対してシー
クコマンドを発行11後、中央処理装置は外部記憶装置
より起動終了信号が発生するまで、待っていなければな
らず、この状態を待ち状B12という。外部記憶装置よ
り第1回目のハードウェア割り込み信号である起動終了
信号13が発生ずると、中央処理装置は、外部記憶装置
内のデータのコード体系と、中央処理装置内のメモリ上
のコード体系を調べ、異なる場合は、コート変換を行う
コート変換処理14を実行する。Figure 2 is a flowchart of the program existing in the central processing unit.After the central processing unit issues a seek command to the external storage device, the central processing unit continues until the activation end signal is generated from the external storage device. , and this state is called a waiting state B12. When the activation end signal 13, which is the first hardware interrupt signal, is generated from the external storage device, the central processing unit reads the code system of the data in the external storage device and the code system on the memory in the central processing unit. If there is a difference, a coat conversion process 14 for performing coat conversion is executed.
その後、第2回目のハードウェア割り込み信号であるシ
ーク動(ヤ終了信号15が発生する。この時、外部記憶
装置内のシークのコード体系と中央処理装置内のメモリ
上のコード体系を調べ、異なる場合コード変換を行うコ
ード変換処理が終了しているかのヂエック16を行い、
もし、未終了の場合は終了するまてコート変換処理17
を行う。After that, the second hardware interrupt signal, the seek end signal 15, is generated. At this time, the seek code system in the external storage device and the code system on the memory in the central processing unit are checked, and the If the code conversion process is completed, check 16 to see if the code conversion process is complete.
If it is not finished, finish it.Court conversion process 17
I do.
コード変換処理が終了した場合は第3回目のハードウェ
ア割り込み信号であるリザルトスシータス引き取り要求
信号が発生ずるまで、待ち状態18に入る。その後、外
部記憶装置より第3回目のハードウェア割り込み信号で
あるリサルトスシータス引き取り要求信号1つが発生し
、中央処理装置から外部記憶装置に発行されたシークコ
マンドの動作処理結果であるリザルトステータスを、中
央処理装置は、外部記憶装置から引き取る処理20を行
う。このリサル1へステータス引き取り処理が終了する
ことで、シーク処理が終了したことになる。When the code conversion process is completed, the process enters the wait state 18 until the third hardware interrupt signal, ie, the result Cetus pick-up request signal, is generated. After that, the external storage device generates a third hardware interrupt signal, a Result Cetus takeover request signal, and receives the result status, which is the operation processing result of the seek command issued from the central processing unit to the external storage device. The central processing unit performs processing 20 to retrieve data from the external storage device. The end of the status transfer process to Rizal 1 means the end of the seek process.
以上説明したように、本発明は、中央処理装置から、外
部記憶装置に対して、シークコマンド信号を発行し、外
部記憶装置より起動終了信号とシーク動作終了信号と、
リザルトスシータス引き取り要求信号か発生し、中央処
理装置が外部記憶装置よりリザル1〜ステータスを引き
取ることで処理が完了するシーり処理が終了した後に、
中央処理装置内のメモリ上のコート体系と、外部記憶装
置上に存在するシークのコード体系が異なる場合に行う
コード変換処理を行っていた従来の処理を、中央処理装
置から外部記憶装置に対してシークコマンドを発行し外
部記憶装置より起動終了信号が発生した直後に、コード
変換処理を行うようにすることにより、外部記憶装置か
らのデータの読み込み処理と書き込み処理に要する時間
を短くすることができ、かつ、中央処理装置を有効に利
mでき、処理能力か向上し性能面からみても性能が向上
することができるという効果がある。As explained above, the present invention issues a seek command signal from a central processing unit to an external storage device, and receives a startup end signal and a seek operation end signal from the external storage device.
After the request signal for receiving the results is generated and the process is completed by the central processing unit receiving the results 1 to status from the external storage device, the processing is completed.
The conventional process of code conversion, which is performed when the code system on the memory in the central processing unit and the seek code system on the external storage device, is different, has been changed from the central processing unit to the external storage device. By performing the code conversion process immediately after issuing a seek command and generating a startup completion signal from the external storage device, the time required for reading and writing data from the external storage device can be shortened. Moreover, there is an effect that the central processing unit can be used effectively, the processing capacity can be improved, and the performance can also be improved from a performance standpoint.
第1図は本発明の一実施例のプロ・ンク図てあり、第2
図は第1図の動作を示す流れ図である。
1・・・中央処理装置、2・・・コマンド発行機能、3
・・コード変換機能、4・・ハードウェア割り込み検=
6−
出機能、5・・・外部記憶装置、11・・・シークコマ
ンド発行、12・・・待ち状態、13・・・起動終了の
ハードウェア割り込み信号、14・・・コード変換処理
、15・・・シーク動1ヤ終了のハードウェア割り込み
信号、16・・・コート変換処理が終了しているかのチ
ェック、17・・・コード変換処理、18・・・待ち状
態、19・・・リザルトスシータス引き取り要求のハー
ドウェア割り込み信号、20・・・リザルトスシータス
引き取り要求処理。FIG. 1 is a schematic diagram of one embodiment of the present invention, and FIG.
The figure is a flowchart showing the operation of FIG. 1...Central processing unit, 2...Command issuing function, 3
・・Code conversion function, 4.・Hardware interrupt detection =
6- Output function, 5... External storage device, 11... Seek command issue, 12... Waiting state, 13... Hardware interrupt signal for completion of startup, 14... Code conversion process, 15. ...Hardware interrupt signal for completion of 1st seek operation, 16..Check whether code conversion processing is completed, 17..Code conversion processing, 18..Waiting state, 19..Results status. Hardware interrupt signal for pick-up request, 20...Results Cetus pick-up request processing.
Claims (1)
信号を発行し、外部記憶装置から起動終了信号とシーク
動作終了信号とリザルトステータス引き取り要求信号の
3つのハードウェア信号を受け、処理を行うシーク処理
と、中央処理装置から外部記憶装置にデータを読み込む
処理または外部記憶装置から中央処理装置にデータ書き
込む処理の際に発生するコード変換処理とを同時に行う
ことを特徴とするデータ処理方式。A seek process in which the central processing unit issues a seek command signal to the external storage device, receives three hardware signals from the external storage device: a startup end signal, a seek operation end signal, and a result status pick-up request signal. A data processing method characterized in that a code conversion process that occurs when reading data from a central processing unit to an external storage device or writing data from an external storage device to the central processing unit is performed simultaneously.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8155687A JPS63245713A (en) | 1987-04-01 | 1987-04-01 | Data processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8155687A JPS63245713A (en) | 1987-04-01 | 1987-04-01 | Data processing system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63245713A true JPS63245713A (en) | 1988-10-12 |
Family
ID=13749561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8155687A Pending JPS63245713A (en) | 1987-04-01 | 1987-04-01 | Data processing system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63245713A (en) |
-
1987
- 1987-04-01 JP JP8155687A patent/JPS63245713A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63245713A (en) | Data processing system | |
JP4818820B2 (en) | Bus system, bus slave and bus control method | |
JPS6029141B2 (en) | coupling device | |
JPH0728748A (en) | Bus control mechanism and computer system | |
JPS6336023B2 (en) | ||
JP2522412B2 (en) | Communication method between programmable controller and input / output device | |
JPH01106158A (en) | Control system for inter-processor data communication | |
JP2803270B2 (en) | SCSI host adapter circuit | |
JP2825589B2 (en) | Bus control method | |
JPS5834858B2 (en) | Data exchange control method | |
JPS63197260A (en) | Memory device control system | |
JPS59111563A (en) | Controlling system of multi-processor | |
JPH02291039A (en) | Memory control system | |
JPH03156659A (en) | Direct memory access controller | |
JPS6252900B2 (en) | ||
JPS6124742B2 (en) | ||
JPH0679306B2 (en) | Multiprocessor control method | |
JPH01248264A (en) | System for controlling contention of system bus | |
JPH03231348A (en) | Data bus control system | |
JPH0115902B2 (en) | ||
JPH04138545A (en) | Data transfer system | |
JPS6349964A (en) | Handshake controller | |
JPH01211152A (en) | Bus transfer control system | |
JPS63132368A (en) | Interrupting system for multiprocessor | |
JPS622343B2 (en) |