JPS63245544A - Input/output controller - Google Patents

Input/output controller

Info

Publication number
JPS63245544A
JPS63245544A JP7856187A JP7856187A JPS63245544A JP S63245544 A JPS63245544 A JP S63245544A JP 7856187 A JP7856187 A JP 7856187A JP 7856187 A JP7856187 A JP 7856187A JP S63245544 A JPS63245544 A JP S63245544A
Authority
JP
Japan
Prior art keywords
bus
input
control
output
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7856187A
Other languages
Japanese (ja)
Inventor
Harumichi Maeda
前田 晴通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7856187A priority Critical patent/JPS63245544A/en
Publication of JPS63245544A publication Critical patent/JPS63245544A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

PURPOSE:To perform the input/output control of each of plural input/output devices by controlling the competition for an internal system but to an arbitrary bus control part and controlling the competition for an external system bus to an arbitrary bus control part. CONSTITUTION:An input/output device control part 31a controls the interface between an input/output device 37a and an external device, and an input/output device control part 31b controls the interface between an input/output device 37b and the external device. A bus control part 32a controls the interface between the internal system bus consisting of an address bus A, a data bus D, and a control bus C and the control part 31a, and a bus control part 32b controls the interface between said internal system bus and the control part 31b. A bus competition control circuit 35 controls the competition for the internal system bus, and a bus competition control circuit 36 controls the competition for an external system bus 38. Thus, input/output control of plural input/output devices is performed with one board.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、外部装置と入出力装置との入出力を制御する
入出力制御装置に係わり、バックパネルによって上記外
部装置の外部システムバスに接続される入出力制御装置
に関する。
[Detailed Description of the Invention] [Object of the Invention] (Industrial Application Field) The present invention relates to an input/output control device that controls input/output between an external device and an input/output device. It relates to an input/output control device connected to an external system bus.

(従来の技術) この種の入出力制御装置においては、第2図に示すよう
に中央処理装N11、記憶装置12、多数の入出力制御
袋H13a、13b、13c・・・それぞれがパックパ
ネルによって外部システムバス14に接続されている。
(Prior Art) In this type of input/output control device, as shown in FIG. It is connected to the external system bus 14.

この場合、上記入出力制御0 装置t 13a 。In this case, the input/output control device t13a is the input/output control device t13a.

13b、13C・・・は、それぞれ1つの基板(以下、
ワンボードと称す)によって構築されており、多数の入
出力装置15a、15b、15c・・・と中央処理装置
11、記憶@112などの外部装置間の入出力を制御す
るように構成されている。
13b, 13C... each represent one substrate (hereinafter referred to as
It is configured to control input/output between a large number of input/output devices 15a, 15b, 15c, etc. and external devices such as the central processing unit 11 and memory@112. .

第3図は従来の入出力制御装置の回路構成を示すブロッ
ク図である。すなわち、従来の入出力制御ll装画は、
入出力袋[26と外部装置ff(図示せぬ)間のインタ
ーフェイスを司る入出力装置制御部21、この入出力装
置制御部21とこの入出力装置制御部21に接続される
内部システムバス(アドレスバスA1データバスD、コ
ントロールバスCからなる)間のインターフェイスを司
るバス制御部22、アドレスバス用ドライバ/レシーバ
回路(以下、D/Rと称す)23、データバス用ドライ
バ/レシーバ回路(以下、D/Rと称す)24、外部シ
ステムバス27のバス争奪を行なうバス争奪制御回路2
5を備え、1つの入出力装置26に対する外部装置との
入出力を制御するように構成されているものである。
FIG. 3 is a block diagram showing the circuit configuration of a conventional input/output control device. In other words, the conventional input/output control system is
An input/output device control unit 21 that controls the interface between the input/output bag [26 and external device ff (not shown)], an internal system bus (address) connected to this input/output device control unit 21, A bus control unit 22 that controls the interface between buses A, data bus D, and control bus C), an address bus driver/receiver circuit (hereinafter referred to as D/R) 23, and a data bus driver/receiver circuit (hereinafter referred to as (referred to as D/R) 24, a bus contention control circuit 2 that performs bus contention for the external system bus 27;
5, and is configured to control input/output to and from an external device with respect to one input/output device 26.

このような構成の入出力制御装置において、例えば入出
力装置26から記憶袋[(図示せず)へ送られるデータ
は、入出力装置制t1021を介して外部システムバス
27に転送される。この場合、入出力装置制御021は
、バス制胛部22内のアドレスカウンタ(図示せず)に
記憶装置のアドレスをセットし、バイトカウンタ(図示
せず)に転送バイト数をセットした後、転送レジスタ(
図示せず)にデータをセットする。
In the input/output control device having such a configuration, for example, data sent from the input/output device 26 to a storage bag (not shown) is transferred to the external system bus 27 via the input/output device system t1021. In this case, the input/output device control 021 sets the address of the storage device in an address counter (not shown) in the bus controller 22, sets the number of bytes to be transferred in a byte counter (not shown), and then transfers the register(
(not shown).

このようにしてバス制御部22にデータがセットされる
と、バス制御部22はバス争奪制御回路25に対して転
送要求信号を出力する。バス争奪制御回路25は、この
転送要求信号を受取ることにより、例えば固定優先方式
あるいはラウントロピン方式などのバス争奪方式により
システムバス27に接続されている他の装置とのバスの
争奪を行ない、この結果、システムバス27を争奪でき
た場合にはバス制御部22に対して転送許可信号を出力
する。この転送許可信号により、バス制御部22はD/
R回路23およびD/R回路24をドライブ状態に設定
し、内部システムバス(アドレスバスへ1データバスD
1コントロールバスC)を介してデータ転送を行なう。
When data is set in the bus control section 22 in this manner, the bus control section 22 outputs a transfer request signal to the bus contention control circuit 25. Upon receiving this transfer request signal, the bus contention control circuit 25 contends for the bus with other devices connected to the system bus 27 using a bus contention method such as a fixed priority method or a round-robin method. As a result, if the system bus 27 is successfully contested, a transfer permission signal is output to the bus control section 22. This transfer permission signal causes the bus control unit 22 to
The R circuit 23 and the D/R circuit 24 are set to the drive state, and one data bus D is connected to the internal system bus (address bus).
1 control bus C).

この場合、指定されたバイト数だけのデータ転送が終了
すると、バス争奪制御回路25は外部システムバス21
を解放する。
In this case, when the specified number of bytes of data transfer is completed, the bus contention control circuit 25
to release.

このように、従来の入出力制御装置にあっては、ワンボ
ートで1つの入出力制御a機能を有した構成となってお
り、このため入出力制御の対象となる入出力装置は1つ
に限られていた。しかしながら、近年では技術的進歩に
より制御対象となる入出力装置の数も増加しており、こ
のためワンボードで1つの入出力装置を制御する従来の
入出力制御装置では上記入出力装置の増加に合せて入出
力制御装置の数も増加しなければならず大変に不具合で
あった。
In this way, conventional input/output control devices have a configuration in which one boat has one input/output control a function, and therefore the number of input/output devices subject to input/output control is limited to one. It was getting worse. However, in recent years, due to technological advances, the number of input/output devices to be controlled has increased, and for this reason, conventional input/output control devices that control one input/output device with a single board cannot handle the increase in the number of input/output devices. At the same time, the number of input/output control devices had to be increased, which was a serious problem.

(発明が解決しようとする問題点) 上記したように、従来は入出力装置の数だけ入出力制御
装置が必要であったため大変に不具合であった。
(Problems to be Solved by the Invention) As described above, the conventional method requires as many input/output control devices as there are input/output devices, which is very problematic.

本発明は上記のような点に鑑みなされたもので、ワンボ
ードにて複数の入出力lAWそれぞれの入出力制御を可
能とする入出力制御装置を提供することを目的とする。
The present invention has been made in view of the above points, and an object of the present invention is to provide an input/output control device that is capable of controlling input/output of each of a plurality of input/output IAWs on a single board.

[発明の構成] (問題点を解決するための手段および作用)すなわち、
本発明に係わる入出力制御装置は、外部装置の外部シス
テムバスに接続され入出力装置と上記外部装置間の入出
力をtdJ11]する入出力制御装置において、複数の
入出力装置と上記外部部Eraの各インターフェイスを
司る複数の入出力装置制御部と、この複数の入出力装置
制御部と同制擲部それぞれに接続される内部システムバ
ス間の各インターフェイスを司る複数のバス制御部を備
え、上記複数のバス制御部のうちの任意のバス制御部に
対する上記内部システムバスのバス争奪制御を行なう共
に上記任意のバス制御部に対する上記外部システムバス
のバス争奪制御を行なうに構成したことを特徴とするも
のであり、このような構成によりワンボードにて複数の
入出力装置それぞれの入出力制御が可能となる。
[Structure of the invention] (Means and actions for solving the problem) That is,
An input/output control device according to the present invention is an input/output control device that is connected to an external system bus of an external device and performs input/output between the input/output device and the external device. a plurality of input/output device control sections that control respective interfaces of the above, and a plurality of bus control sections that control respective interfaces between internal system buses connected to the plurality of input/output device control sections and the control section, respectively; It is characterized in that it is configured to perform bus contention control for the internal system bus for any bus control unit among the plurality of bus control units, and also perform bus contention control for the external system bus for any of the bus control units. With such a configuration, input/output control of each of a plurality of input/output devices can be performed using a single board.

(実施例) 以下、図面を参照して本発明の一実施例に係わる入出力
制御装置を説明する。第1図は一実施例に係わる入出力
制御装置の回路構成を示すブロック図である。すなわち
、この入出力制御ll装置は、2つの入出力装置制御部
31aおよび入出力装置制御部31b、この入出力装置
制御部31a、31bそれぞれに対するバス制御部32
aおよびバス制御部32b1アドレスバス用ドライバ/
レシーバ回路(以下、D/R回路と称す)33、データ
バス用ドライバ/レシーバ回路(以下、D/R回路と称
す)34、バス争奪制御回路35およびバス争奪制御回
路3Gを備え、制御対象となる2つの入出力袋@37a
および入出力装置137bそれぞれと図示せぬ外部装置
間の入出力を制御するように構成されている。
(Embodiment) Hereinafter, an input/output control device according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing the circuit configuration of an input/output control device according to an embodiment. That is, this input/output control II device includes two input/output device control sections 31a and 31b, and a bus control section 32 for each of the input/output device control sections 31a and 31b.
a and bus control unit 32b1 address bus driver/
A receiver circuit (hereinafter referred to as a D/R circuit) 33, a data bus driver/receiver circuit (hereinafter referred to as a D/R circuit) 34, a bus contention control circuit 35, and a bus contention control circuit 3G are provided. Two input/output bags @37a
The input/output device 137b is configured to control input/output between each of the input/output devices 137b and an external device (not shown).

入出力装置制御部31aは、入出力装置37aと外部装
置間のインターフェイスを司る。入出力装置制御部31
bは、入出力袋@37bと外部装置間のインターフェイ
スを司る。バス制御部32aは、図示せぬアドレスカウ
ンタ、バイトカウンタおよび転送レジスタを有し、アド
レスバスA1データバスD1コントロールバスCからな
る内部システムバスと入出力装置制御部34a間のイン
ターフェイスを司る。バス制御部32bは、上記内部シ
ステムバスと入出力装置制御部3Ib間のインターフェ
イスを司る。
The input/output device control unit 31a controls the interface between the input/output device 37a and external devices. Input/output device control unit 31
b controls the interface between the input/output bag @37b and external devices. The bus control section 32a has an address counter, a byte counter, and a transfer register (not shown), and controls an interface between an internal system bus consisting of an address bus A1, a data bus D1, and a control bus C and the input/output device control section 34a. The bus control section 32b controls the interface between the internal system bus and the input/output device control section 3Ib.

D/R回路33は、アドレスデータのドライブとレシー
ブの切替えを行なう。D/R回路34は、データのドラ
イブとレシーブの切替えを行なう。バス争奪制御回路3
5は、内部システムバスのバス争奪制御を行なう。バス
争奪制御回路36は、外部システムバス38のバス争奪
制御を行なう。
The D/R circuit 33 switches between driving and receiving address data. The D/R circuit 34 switches between driving and receiving data. Bus contention control circuit 3
5 performs bus contention control for the internal system bus. The bus contention control circuit 36 performs bus contention control for the external system bus 38.

以下、上記のようにして構成される入出力制御装置の動
作を説明する。すなわち、入出力装置制御部31aは、
入出力装置137aから転送されるデータに応じてバス
制御部32a内のアドレスカウンタ、バイトカウンタ、
転送レジスタをセットする。バス制御部32aにデータ
がセットされると、バス制御部32aはバス争奪制御回
路35に対して転送要求信号を出力する。一方、入出力
装置制御部31bは、入出力装置37bから転送される
データに応じてバス制御部32b内のアドレスカウンタ
、バイトカウンタ、転送レジスタをセットする。バス制
御部32bにデータがセットされると、バス制御部32
bはバス争奪制御回路35に対して転送要求信号を出力
する。
The operation of the input/output control device configured as described above will be explained below. That is, the input/output device control section 31a
In accordance with the data transferred from the input/output device 137a, the address counter, byte counter,
Set transfer register. When the data is set in the bus control section 32a, the bus control section 32a outputs a transfer request signal to the bus contention control circuit 35. On the other hand, the input/output device control section 31b sets the address counter, byte counter, and transfer register in the bus control section 32b according to the data transferred from the input/output device 37b. When data is set in the bus control unit 32b, the bus control unit 32b
b outputs a transfer request signal to the bus contention control circuit 35.

このようにして、バス制御部32aおよびバス制御部3
2bから転送要求信号がそれぞれ出力されると、バス争
奪制御回路35は例えば優先順位方式あるいはラウント
ロピン方式等のバス争奪方式に基づいて内部システムバ
スのバス争奪制御を行なう。
In this way, the bus control section 32a and the bus control section 3
When a transfer request signal is outputted from each bus 2b, the bus contention control circuit 35 performs bus contention control for the internal system bus based on a bus contention method such as a priority method or a round tropin method.

すなわち、内部システムバスの使用権をバス制御部32
aに与えるか、あるいはバス制御部32bに与えるかの
選択を行なう。そして、この選択が決定すると、バス争
奪制御回路35はバス争奪制御回路3Gに対して転送要
求信号を出力する。
In other words, the right to use the internal system bus is granted to the bus control unit 32.
A selection is made as to whether to give the signal to the bus controller 32b or the bus controller 32b. When this selection is determined, the bus contention control circuit 35 outputs a transfer request signal to the bus contention control circuit 3G.

バス争奪制御回路36は、この転送要求信号を入力する
ことにより、例えば優先順位方式あるいはラウントロピ
ン方式等のバス争奪方式に基づいて外部システムバスの
バス争奪制御を行なう。すなわち、外部システム38に
接続されている他の装置との間で外部システムバスの使
用権が自装置に与えられているか否かを判断する。そし
て、外部システムバス38の使用権が自装置に与λ、ら
れていると、バス争奪制御回路36はバス争奪制御回路
35に対して転送許可信号を出力する。
By inputting this transfer request signal, the bus contention control circuit 36 performs bus contention control for the external system bus based on a bus contention method such as a priority method or a round tropin method. That is, it is determined whether or not the own device is granted the right to use the external system bus with other devices connected to the external system 38. When the right to use the external system bus 38 has been granted to the device itself, the bus contention control circuit 36 outputs a transfer permission signal to the bus contention control circuit 35.

バス争奪制御回路35は、この転送許可信号を入力する
ことにより上記選択したバス制御部32aあるいはバス
制御部32bに対して転送許可信号を出力すると共にD
/R回路33およびD/R回路34をドライブ状態に設
定する。これにより、上記選択されたバス制御部32a
あるいはバス制御部32bにより内部システムバスを介
してデータ転送が行われるようになる。このデータ転送
が終了すると、上記選択されたバス制御部32aあるい
はバス制御部32bによってバス解放信号がバス争奪制
御回路35に出力され、内部システムバスが解放される
By inputting this transfer permission signal, the bus contention control circuit 35 outputs a transfer permission signal to the selected bus control unit 32a or 32b, and also outputs a transfer permission signal to the selected bus control unit 32a or 32b.
/R circuit 33 and D/R circuit 34 are set to the drive state. As a result, the selected bus control unit 32a
Alternatively, data transfer is performed via the internal system bus by the bus control unit 32b. When this data transfer is completed, the selected bus control section 32a or bus control section 32b outputs a bus release signal to the bus contention control circuit 35, and the internal system bus is released.

同時に、バス争奪制御回路35によってバス解放信号が
バス争奪制御回路36に出力され、外部システムバス3
8が解放される。
At the same time, the bus contention control circuit 35 outputs a bus release signal to the bus contention control circuit 36, and the external system bus 3
8 is released.

このように、本実施例の入出力制御装置にあっては、階
層的にバス争奪を行なうようにして2つの入出力装置と
外81I装Hとの入出力を制御するように構成したもの
であり、従来と同じバックパネルや同じサイズのボード
を用いても、ワンボードで2つの入出力装置を制御する
ことが可能となる。
As described above, the input/output control device of this embodiment is configured to control input/output between the two input/output devices and the external 81I unit H by hierarchically contending for the bus. Even if you use the same back panel and board of the same size as conventional ones, it is possible to control two input/output devices with one board.

また、外部システムバスと外部システムバスにおけるそ
れぞれのバス争奪方式は、同じである必要はなく、例え
ば外部システムバスの争奪方式がシステム固有の方式で
ある場合でも、1つの下の階層である内部システムバス
のバス争奪方式は自由に選択できる。したがって、各入
出力装置制御部に適応したバス争奪方式を選択すること
により効率のバス使用が可能となる。
Furthermore, the bus contention methods for the external system bus and the external system bus do not need to be the same; for example, even if the contention method for the external system bus is system-specific, the internal system You can freely choose the bus competition method. Therefore, by selecting a bus contention method suitable for each input/output device control section, efficient bus use is possible.

なお、本実施例は、2つの入出力装置制御部を備え、2
つの入出力装置の入出力制御を行なうように構成したが
、本発明はこれに限るものではなく、ボードの面積が許
す限り、複数の入出力装置の入出力制御が可能である。
Note that this embodiment includes two input/output device control units, and
Although the present invention is configured to perform input/output control of one input/output device, the present invention is not limited to this, and input/output control of a plurality of input/output devices is possible as long as the area of the board allows.

[発明の効果] 以上のように本発明によれば、複数の入出力装置と外部
装置間の各インターフェイスを司る複数の入出力装置制
御部と、この複数の入出力装置制御部と同制御部それぞ
れに接続される内部システムバス間の各インターフェイ
スを司る複数のバス制御部を備え、上記複数のバス1l
IIWJ部のうちの任意のバス制御部に対する上記内部
システムバスのバス争奪制御を行なう共に上記任意のバ
ス制御部に対する外部システムバスのバス争奪制御を行
なうに構成したため、ワンボードにて複数の入出力装置
それぞれの入出力制御が可能となる。
[Effects of the Invention] As described above, according to the present invention, there are a plurality of input/output device control units that control each interface between a plurality of input/output devices and an external device, and a plurality of input/output device control units and the same control unit. A plurality of bus control units are provided that control respective interfaces between internal system buses connected to the plurality of buses 1l.
Since the configuration is configured to perform bus contention control for the internal system bus for any bus control unit in the IIWJ unit and also perform bus contention control for the external system bus for any bus control unit, a single board can handle multiple inputs and outputs. It becomes possible to control the input and output of each device.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例に係わる入出力制御装置の回
路構成を示すブロック図、第2図はバックパネルによっ
て外部システムバスに接続される入出力制御装置を説明
するための図、第3図は従来の入出力制御装置の回路構
成を示すブロック図である。 31a、31b・・・入出力装置制御部、32a 、 
32b −・・バス制御部、33・・・D/R回路、3
4・・・D/R回路、35・・・バス争奪制御回路、3
6・・・バス争奪制御回路、37a、37b・・・入出
力装置、38・・・システムバス、A・・・アドレスバ
ス、D・・・データバス、C・・・コントロールバス。
FIG. 1 is a block diagram showing the circuit configuration of an input/output control device according to an embodiment of the present invention, FIG. 2 is a diagram for explaining the input/output control device connected to an external system bus through a back panel, and FIG. FIG. 3 is a block diagram showing the circuit configuration of a conventional input/output control device. 31a, 31b... input/output device control unit, 32a,
32b - Bus control unit, 33... D/R circuit, 3
4...D/R circuit, 35...Bus contention control circuit, 3
6... Bus contention control circuit, 37a, 37b... Input/output device, 38... System bus, A... Address bus, D... Data bus, C... Control bus.

Claims (1)

【特許請求の範囲】 外部装置の外部システムバスに接続され入出力装置と上
記外部装置間の入出力を制御する入出力制御装置におい
て、 複数の入出力装置と上記外部装置間の各インターフェイ
スを司る複数の入出力装置制御部と、この複数の入出力
装置制御部と同制御部それぞれに接続される内部システ
ムバス間の各インターフェイスを司る複数のバス制御部
と、 この複数のバス制御部のうちの任意のバス制御部に対す
る上記内部システムバスのバス争奪制御を行なう内部シ
ステムバス争奪制御手段と、上記任意のバス制御部に対
する上記外部システムバスのバス争奪制御を行なう外部
システムバス争奪制御手段とを具備したことを特徴とす
る入出力制御装置。
[Scope of Claims] An input/output control device that is connected to an external system bus of an external device and controls input/output between an input/output device and the external device, which controls each interface between a plurality of input/output devices and the external device. a plurality of input/output device control units; a plurality of bus control units that control interfaces between the plurality of input/output device control units and internal system buses connected to each of the control units; internal system bus contention control means for controlling the bus contention for the internal system bus with respect to any bus control unit of the system; and external system bus contention control means for controlling the bus contention for the external system bus for the arbitrary bus control unit. An input/output control device characterized by:
JP7856187A 1987-03-31 1987-03-31 Input/output controller Pending JPS63245544A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7856187A JPS63245544A (en) 1987-03-31 1987-03-31 Input/output controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7856187A JPS63245544A (en) 1987-03-31 1987-03-31 Input/output controller

Publications (1)

Publication Number Publication Date
JPS63245544A true JPS63245544A (en) 1988-10-12

Family

ID=13665319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7856187A Pending JPS63245544A (en) 1987-03-31 1987-03-31 Input/output controller

Country Status (1)

Country Link
JP (1) JPS63245544A (en)

Similar Documents

Publication Publication Date Title
JPS61141065A (en) Bus system
EP0150767B1 (en) Program controlled bus arbitration for a distributed array processing system
JPH056223B2 (en)
JPS63245544A (en) Input/output controller
JPS6242306B2 (en)
JPH0713917A (en) Configuration change system
JPS6136859A (en) Interface controller
JPS62182857A (en) Input and output controller
JPS63197261A (en) Bus connecting system
JP2737179B2 (en) Bus system
JPH01266651A (en) Semiconductor memory device
JPH05233517A (en) Central control auxiliary processor
JPH02278362A (en) Data transfer control system
JPH0895906A (en) Bus arbitrating device
JPH03130860A (en) Bus control system
JPH0282342A (en) Data communication equipment
JPH05159042A (en) Picture processor
JPS63198144A (en) Direct memory access control system in multi-port memory
JPH02278361A (en) Change-over type multi-channel dma controller
JPS62226364A (en) Information processor
JPH05127788A (en) Multi-input circuit for switch signal
JPH01162937A (en) Control system for priority order
JPH076129A (en) Communication bus connecting device
JPH08297651A (en) Array processor
JPH03238549A (en) Microprocessor