JPS63245128A - Ａ−ｄ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、アナログ信号をディジタル信号に変換する
Ａ−Ｄ変換回路に関し、特に詳しく言うと、変換すべき
アナログ信号の一方の極性に対してのみディジタル信号
に変換する機能のＡ−Ｄ変換器を用いて他方の極性のア
ナログ入力信号に対しても変換機能を有するＡ−Ｄ変換
回路に関する。

［発明の技術的背景］ アナログ信号をディジタル信号に変換するＡ−Ｄ変換回
路は、電流や電圧の値、あるいは電流や電圧値に変換さ
れた温度、圧力、流量等の測定値をコンピュータに入力
する場合等に広く使用されている。

変換すべきアナログ信号は、正極（プラス極）と負極（
マイナス極）の両極性を有しており、そのため通常は両
極性のＡ−Ｄ変換器を用いてアナログ入力信号をそのま
まＡ−Ｄ変換器の入力レートのレベルに合せた後、Ａ−
Ｄ変換器に入力して変換を行なっている。両極性Ａ−Ｄ
変換器はハードウェアが簡単であり、ディジタル出力信
号を計算用に使用し、アナログ入力信号をそのまま測定
波形として利用できるので便利であるが１両極性Ａ−Ｄ
変換器はコストが高く、低価格が要求される携帯用の測
定器には使用しきれない欠点がある。

そこで、両極性Ａ−Ｄ変換器よりはコストが低い片極性
のＡ−Ｄ変換器を利用することが提案されている。この
ようなＡ−Ｄ変換回路の一例を第５図により説明すると
、片極性Ａ−Ｄ変換器１が正極性入力型とすると、この
Ａ−Ｄ変換器１はアナログ入力信号の正極に対してのみ
機能するので、両極性のアナログ入力信号を片極性にし
なければならない。そこでアナログ信号の入力端子２と
Ａ−り変換器１間にスイッチ３を設け、アナログ入力信
号が正極の時は、このスイッチ３の一方の接点を通って
、Ａ−Ｄ変換器１に加え、アナログ入力信号が負極の時
は、スイッチ３を切替え、反転増幅器４を介して負極時
のレベルを正極時のレベルと識別できるようにしたうえ
で、スイッチ３の他方の接点からＡ−Ｄ変換器１に加え
るようにすることで、負極のアナログ入力信号を正確に
変換して常に正極のアナログ入力信号を加えるようにし
ている。極性の判別は、極性が変わることによりあるい
は入力がない場合のＡ−Ｄ変換の結果が零になったか否
かで判別し、これによりスイッチ３を切替える。この場
合、波形測定のためのアナログ出力信号は、負極のアナ
ログ入力信号が反転増幅器４を介しているので、スイッ
チ３の出力側から取り出す必要がある。

［発明が解決すべき問題点コ 上述のように構成することにより、安価な片極性のＡ−
Ｄ変換器を使用しても両極性のアナログ信号をディジタ
ル信号に変換することができるが、アナログ出力信号端
子にはスイッチ３の切換えによるノイズが現れてしまう
欠点がある。また、アナログ出力信号の極性を入力信号
の極性と合せるためには、第５図に示すように出力増幅
器５を設けて、その極性を切換えなければならない、そ
のためハードウェアが複雑になり、低コストの片極性Ａ
−Ｄ変換器を使用するメリットが消えてしまう・ そこで、この発明の目的は簡単な構成により片極性Ａ−
Ｄ変換塁を使用して両極のアナログ信号をディジタル信
号に変換でき、アナログ信号の外部出力に影響を与える
ことがないＡ−Ｄ変換回路を提供することである。

［問題点を解決するための手段］ この発明のＡ−Ｄ変換回路は、アナログ入力信号の入力
端子に接続された第１スイッチと、この第１スイッチの
出力側に一方の入力端子が接続された比較器と、この比
較器の出力をディジタル信号に変換して出力する中央処
理装置と、この中央処理部の出力信号をアナログ信号に
変換し比較器に他方の入力端子に出力するディジタル−
アナログ変換部と、このディジタル−アナログ変換器と
、所望の電圧レベルを有する電源とを選択的にディジタ
ル−アナログ変換部に印加するように接続された第２ス
イッチを備え、アナログ入力信号の極性が変わり前記デ
ィジタル−アナログ変換部における変換ができなくなっ
た時、中央処理部は第１スイッチをアナログ入力信号を
入力しないように切換えかつ第２スイッチを電源電圧が
ディジタル−アナログ変換部に印加されるように切換え
るものである。

［作　　　用］ アナログ入力信号の極性が正極の時、第１スイッチはこ
の入力信号が比較器に入力され、第２スイッチは電源電
圧がディジタル−アナログ変換部に加わらないように切
換わるものとすると、アナログ入力信号が正極の時はそ
の信号は中央処理装置によりディジタル信号に変換され
てディジタル−アナログ変換部に印加される。この信号
はこのディジタル−アナログ変換部でアナログ信号に変
換され、比較器によりアナログ入力信号とその大小が比
較され、その結果により中央処理装置にセットされたビ
ットデータをセット、リセットし、変換ディジタルデー
タを得る。アナログ入力信号が負極になると、中央処理
装置からのディジタルビットデータが全てＯになるため
、ディジタル−アナログ変換部での変換は不可能になる
。この状態になると、中央処理装置はアナログ入力信号
の極性が反転したと判断し、第１および第２スイッチを
反対側に切換える。これによりディジタル−アナログ変
換部には第２スイッチを介して電源電圧が加えられ、オ
フセット分としての電圧が加算　。

され、正側にシフトされたことになり、変換が可能にな
る。このデータは補数コードとなるので、これを適時処
理すればよい。

［実　施　例］ 以下、この発明を図面に示す一実施例について説明する
と、１１はアナログ入力信号端子で、この入力信号端子
１１は第１スイッチ１２の第１固定接点１２ａに接続さ
れている。第１スイッチ１２はアース接続された第２固
定接点１２ｂを有し、その可働接点１２ｃは他方の入力
端子に加えられた出力とを比較し、ハイあるいはローの
データを出力する比較器１３の一方の入力端子に接続さ
れている。比較器１３の出力側はマイクロコンピュータ
等で構成された中央処理装置（以下、ＣＰＵと称する）
１４の入力端子に接続されている。このＣＰＵ１４は、
比較器１３の出力データを逐次比較方式により最上位（
以下、ＭＳＢと称する）から最下位ビット（以下、ＬＳ
Ｂと称する）まで順次データをセット、リセットして１
０ビツトのＡ−Ｄ変換するものである。

ＣＰＵ１４からのＡ−Ｄ変換された出力データを出力す
る出力端子はその出力データをディジタル−アナログ変
換（以下、Ｄ−Ａ変換と称する）するＤ−Ａ変換部１５
の入力端子に接続されている。

Ｄ−Ａ変換部１５は、ラダーネットワーク抵抗１６と、
このネットワーク抵抗１６の出力側がそのマイナス側の
入力端子に接続されたオペアンプ１７と、オペアンプ１
７のプラス側の入力端子に接続された第２スイッチ１８
とから構成されている。オペアンプ１７の出力側は、比
較器１３の他方の入力端子に接続されている。第２スイ
ッチ１８は、基準電源電池１９に接続された第１固定接
点１８ａと、アース接続された第２固定接点１８ｂとを
備え、その可働接点１８ｃがオペアンプ１７のプラス側
の入力端子に接続されている。ＣＰＵ１４はまた、第１
および第２スイッチ１２．１８の可働接点１２ｃ、１８
ｃを切換えるように接続されている。２０はアナログ入
力信号端子１１に印加されたアナログ入力信号の波形観
測等に用いるためのアナログ出力信号端子である。

次にこの構成の動作について、フルスケールが±１ｖの
場合を例に取って説明する。まず、ＣＰＵ１４によりＭ
ＳＢデータからＬＳＢデータまでをセットし、これらデ
ータによりＤ−Ａ変換部１５の出力側には、０〜−１ｖ
までの電圧が発生するようにする。したがって、入力信
号端子１１に正のアナログ信号が入力されると、第１ス
イッチ１２の第１固定接点１２ａから可働接点１２ｃを
通り、比較器１３にこのアナログ信号が入力されること
により、ＣＰＵ１４はＭＳＢデータをセットし、Ｄ−Ａ
変換部１５からのアナログ出力信号とアナログ入力信号
とを比較器１３において比較し、その結果によって先程
セットしたＭＳＢデータをセット、リセットする。同様
に順次下位ビットをセットして比較しその結果によって
対応するビットデータをセット、リセットする。これに
より入力信号に対応する変換ディジタルデータがＣＰＵ
１４から得られる。

アナログ入力信号が０の近傍の場合、その識別を明瞭に
するため第１スイッチ１２によってオフセット電圧を調
整して、しきい値を設定している。

すなわち、第１スイッチ１２が第２固定接点１２ａ側に
接続された時、アナログ入力信号の０に相当するオフセ
ット値２になるようにする。したがって。

入力信号が０の時Ａ−Ｄ変換されたディジチルデータは
Ｚとなる０、後はＣＰＵ１４内で演算処理し。

オフセット分だけ減算してやればよい。またあるレベル
の入力信号に対しては、その値からオフセット値を減算
したものが真のＡ−Ｄ変換となる。

入力信号端子１１に負のアナログ信号が入力されると、
比較器１３は比較不能となり、これを受けてＣＰＵ１４
は第１および第２スイッチ１２．１８の各可働接点１２
ａ、１８ａを反対側に切換える。すなわち、第１スイッ
チ１２の可働接点１２ａは第２固定接点１２ｂ側に、そ
して第２スイッチ１８の可働接点１８ａは第１固定接点
１８ａに切換ねる。これによりＤ−Ａ変換部１５のオペ
アンプ１７のプラス側の端子には基準電源電池１９から
の基準電圧が加えられることになり、正側にシフトさせ
た形となって得ることができる。

Ｄ−Ａ変換部１５の出力側について見ると、入力信号が
ｏｖの時、Ａ−Ｄ変換するとＭＳＢデータからＬＳＢデ
ータは全て“１″となり、これをとって表示をＯとし、
入力信号が±１ｖの時は全てＩｔ　ＯＩＩとなり、表示
を１とする。一方、入力信号がＯ〜−１ｖの場合には、
入力信号がＯｖの時はＡ−Ｄ変換されたＭＳＢデータか
らＬＳＢデータは全て“ＯＦ＋となり１表示はＯであり
、−１Ｖの時は全て“１”となり正の場合と逆になる。

このように正のＡ−Ｄ変換と負のＡ−Ｄ変換では、ディ
ジタルデータの形式がことなるが、これをＣＰＵ１４で
処理して第２図に示すような波形をＤ−Ａ変換部１５の
出力側に得るようにする。これを第３図に示すように、
横軸に入力信号のレベルをそして縦軸をディジタルデー
タのビットに取った形に変えた後、補数処理して第４図
に示すような形に処理すれば、表示の処理は共通に利用
できる。

［発明の効果］ 以上のように、この発明のＡ−Ｄ変換回路は。

片極性のＡ−Ｄ変換器を用いて両極性のアナログ入力信
号を確実にディジタル信号に変換するものであり、Ａ−
Ｄ変換回路内部でアナログ入力信号の極性を判別するよ
うにしているので、波形観測等のためアナログ出力信号
は直接的にアナログ入力信号の入力端子から得ることが
できる。また反対極性のアナログ入力信号はスイッチに
より切換えているが、その出力はＡ−Ｄ変換回路内部で
処理されるので、従来のようにアナログ出力信号に影響
を与えることはない。またＣＰＵの演算機能は、１チツ
プ型のマイクロコンピュータで十分処理可能であり、携
帯可能な小形計測器等に容易に組込むことが可能である
。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック線図、第２
図はＤ−Ａ変換部の出力波形を示す波形図、第３図は入
力信号に対するディジタルデータを示す波形図、第４図
は第３図の波形を補数処理したディジタルデータを示す
波形図、第５図は従来の片極性Ａ−Ｄ変換器を用いたＡ
−Ｄ変換回路の一例を示すブロック線図である。 図面において、１１は入力端子、１２．１８は第１およ
び第２スイッチ、１３は比較器、１４はＣＰＵ、１４は
Ｄ−Ａ変換部、１６はラダーネットワーク、１７はオペ
アンプである。 特許出願人　　日置電機株式会社 代理人弁理士　　大　原　　拓　也 第２図 第３図 １１４ｒＩＩＪ

Claims (3)

【特許請求の範囲】
1. （１）アナログ入力信号をディジタル信号に変換するＡ
   −Ｄ変換回路にして、前記アナログ入力信号の入力端子
   に接続された第１スイッチと、この第１スイッチの出力
   側に一方の入力端子が接続された比較器と、この比較器
   の出力をディジタル信号に変換して出力する中央処理装
   置と、この中央処理部の前記出力信号をアナログ信号に
   変換し前記比較器に他方の入力端子に出力するディジタ
   ル−アナログ変換部と、このディジタル−アナログ変換
   器と、所望の電圧レベルを有する電源とを選択的に前記
   ディジタル−アナログ変換部に印加するように接続され
   た第２スイッチを備え、前記アナログ入力信号の極性が
   変わり前記ディジタル−アナログ変換部における変換が
   できなくなった時、前記中央処理部は前記第１スイッチ
   を前記アナログ入力信号を入力しないように切換えかつ
   前記第２スイッチを前記電源電圧が前記ディジタル−ア
   ナログ変換部に印加されるように切換えるＡ−Ｄ変換回
   路。
2. （２）特許請求の範囲第１項において、前記中央処理装
   置は比較器の出力を最上位ビットから最下位ビットまで
   順次セット、リセットして複数ビットのＡ−Ｄ変換を行
   ない前記ディジタル−アナログ変換部に印加するＡ−Ｄ
   変換回路。
3. （３）特許請求の範囲第２項において、前記ディジタル
   −アナログ変換部はラダーネットワーク抵抗と演算増幅
   器により構成されているＡ−Ｄ変換回路。