JPS63243993A - 表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、表示制御装置に関し、詳しくは記憶性を有す
る表示装置、例えば強誘電性液晶素子を用いた表示装置
に通用して好適な表示制御装置に関するものである。

［従来の技術］ 従来、表示装置において、液晶化合物を用いた液晶表示
素子としては、走査電極群と信号電極群をマトリックス
状に構成し、その電極間に液晶化合物を充填し、多数の
画素を形成して画像情報の表示を行うものが知られてい
る。

この表示素子の駆動法としては、走査電極群に、順次、
周期的に電圧信号を印加し、信号電極群には所定の情報
信号を、走査電極群の信号に同期させて並列的に印加す
る時分割駆動が用いられている。このような表示素子お
よびその駆動方法は、画素密度を高く、あるいは画面を
大きくすることが困難であるという問題点を有していた
。

すなわち、従来の液晶の中で応答速度が比較的高く、し
かも消費電力が小さいことから、表示素子として実用に
供されているのは殆どＴＮ　（ｔｗｉｓｔｅｄｎｅｍａ
ｔｉｃ）型の液晶であり、この型の液晶は、第４１図（
Ａ）に示すように、無電界状態で、正の誘電異方性をも
つネマチック液晶分子が、液晶層厚方向で敗れた構造（
ヘリカル構造）を形成し、両電極間でこの液晶の分子が
各層毎に、互いにおよび電極面に並行にかつねじれた（
ツイストした）構造を形成している。一方、第４１図（
Ｂ）　に示すように、電界印加状態では、正の誘電異方
性をもつネマチック液晶分子が電界方向に配列し、この
結果光学変調を起こすことができる。このような液晶を
用い、マトリックス電極構造によって表示素子を構成し
た場合、走査電極と信号電極が共に選択される領域（選
択点）には、液晶分子を電極面に垂直に配列させるに要
する閾値以上の電圧が印加され、走査電極と信号電極が
共に選択されない領域（非選択点）には電圧は印加され
ず、従って液晶分子は電極面に対して並行でねじれた（
ツイストした）安定配列を保っている。このような液晶
セルの上下に、互いにクロスニコル関係にある直線偏光
子を配置することにより、選択点では光が透過せず、非
選択点では液晶のねじれ構造と旋光性により光が透過す
るため、画像素子とすることが可能となる。

しかしながら、マトリックス電極構造を構成した場合、
走査電極が選択され、信号電極が選択されない領域ある
いは、走査電極が選択されず、信号電極が選択される領
域（いわゆる゛半選択点“）にも有限の電界がかかって
しまう。選択点にかかる電圧と、半選択点にかかる電圧
との差が充分に大きく、液晶分子を電極面に垂直に配列
させるに要する電圧閾値がこの中間の電圧値に設定され
るならば、表示素子は正常に動作するわけである。

しかし、この方式において、走査線数（Ｎ）を増やして
行った場合、画面全体（１フレーム）を走査する間に一
つの選択点に有効な電界がかかつている時間（ｄｕｔｙ
比）は、１７Ｎの割合で減少してしまう。このために、
くり返し走査を行った場合の選択点と非選択点とにかか
る実効値としての電圧差は、走査線数が増えれば増える
程小さくなり、結果的には画像コントラストの低下やク
ロストークが避は難い問題点となっている。

このような現象は、双安定状態を有さない、従来の表示
素子に用いられた液晶（電極面に対し、液晶分子が水平
に配向しているのが安定状態であり、電界が有効に印加
されている間のみ垂直に配向する）を、時間的蓄積効果
を利用して駆動する（すなわち、繰り返し走査する）と
きに生じる木質的には避は難い問題点である。このよう
な問題点を改良するために、電圧平均化法、２周波駆動
法や多重マトリックス法等が既に提案されているが、い
ずれの方法でも不充分であり、表示素子の大画面化や高
密度化は、走査線数が充分に増やせないことによって頭
打ちになっている状況であった。

これに対して、上述した問題点を解決する方法として、
例えば、特開昭５９−１９３４２６号公報、あるいは特
開昭６０−３３５３５号公報において、本願人は、電界
に対して双安定状態を有する液晶の駆動法について提案
を行っている。上記駆動法で用いることができる液晶と
しては、強誘電性を有するカイラルスメクティック液晶
が最も好ましく、そのうち、カイラルスメクテイツクＣ
相（ＳｍＣ”）またはＨ相（ＳｍＨ”）の液晶が通して
いる。

ＳｍＣ”は第４２図に示すように、液晶分子が平行に層
構造をとり、分子の長袖方向が層に対して傾ぎを持って
いる。これら液晶分子は層ごとに傾く方向が異なり、結
果としてらせん構造を構成する。

ＳｍＨ”は第４３図に示すように、分子が並行に層構造
をとり、分子の長袖方向が層に対して傾きを持ち、分子
の長袖に垂直な面で六方充填構造を有する。

ＳｍＣ“およびＳｍ１ｌ”は液晶分子によるらせん構造
を有しており、第４４図にその模式図を示す。

図において、ｅ３は液晶分子、ｅ４は電気双極子モーメ
ント、ｅ５は層境界面をそれぞれ示している。

ここで、各々の液晶分子ｅ３はその長袖方向と直交した
方向に双極子モーメントを有し、層境界面ｅ５と直交す
るＺ軸と一定の角度０を保ちながら運動を行い、らせん
構造を構成している。またこの図は、電圧が印加されて
いない状態を示しており、仮に、Ｘ　！ｄ＋方向に一定
の閾値以上の電圧を印加すれば、液晶分子ｅ３は、電気
双極子モーメントｅ４がＸ軸と平行になるように配向す
る。

ＳｍＣ″相またはＳｍｌビ相は、温度状態による相転移
の１つの相として実現されるから、これらの液晶化合物
を用いる場合、表示装置が使用される温度範囲に応じて
素子の選択を行うのが好適である。

第４５図は、上述した強誘電性液晶（以後ＦＬ（：：Ｆ
ｅｒｒｏｅｌｅｃｔｒｉｃ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔ
ａｌと呼ぶ）を用いたセルの例を模式的に示したもので
ある。ｅｌとｅｌ’は、Ｉｎ２Ｏ２、ＳｎＯ□あるいは
ＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ　０ｘｉｄｅ）等の透明
電極がコートされた基板（ガラス板）であり、その間に
液晶分子層ｅ２がガラス面に垂直になるよう配向したＳ
ｍＣ”相の液晶が封入されている。太線で示した液晶分
子ｅ３は、その分子ｅ３に直交した方向に双極子モーメ
ントｅ４を有している。

基板ｅ１とｅｌ’　上の電極間に一定の閾値以上の電圧
を印加すると、液晶分子ｅ３のらせん構造がほどけ、双
極子モーメントｅ４はすべて電界方向に向くよう、液晶
分子ｅ３の配向方向を変えることかできる。液晶分子ｅ
３は、細長い形状を有しており、その長袖方向と短軸方
向で屈折率異方性を示し、従って例えばガラス面の上下
に配向の方向とクロスニコルの位置関係に配置した偏光
子を置けば、電圧印加極性によって光学特性が変わる液
晶光学変調素子となることは、容易に理解される。

さらに、液晶セルの厚さを充分に薄くした場合（例えば
１μｍ）には、第４６図に示すように電界を印加してい
ない状態でも液晶分子のらせん構造はほどけ、その双極
子モーメントＰあるいはＰ′　は図中上向きあるいは下
向きのどちらかの状態をとる。このようなセルにおいて
、第４６図に示す如く一定の閾値以上の極性の異なる電
界ＥあるいはＥ′を所定時間付与すると、双極子モーメ
ントは電界ＥあるいはＥ′の電界ベクトルに対応して上
向きあるいは下向きと向きを変え、それに応じて液晶分
子は第１の安定状態ｆ３かあるいは第２の安定状態ｆ３
’の何れか一方に配向する。

このよりなＦＬＣを光学変調素子として用いることの利
点は２つある。第１に、応答速度が極めて高いこと（１
μｓｅｃ　〜１００１．ｔ　５ｅｃ）、第２に、液晶分
子の配向が双安定状態を有することである。

第２の点を例えば第４６図によって説明すると、電界Ｅ
を印加すると液晶分子ｅ３は第１の安定状態ｆ３に配向
するが、この状態は電界を切っても安定である。また、
逆向きの電界Ｅ′を印加すると、液晶分子ｅ３は第２の
安定状態ｆ３’　に配向して、その分子の向きを変える
が、やはり電界を切ってもこの状態に留っている。すな
わち、液晶分子ｅ３は記憶性を有することになる。また
、与える電界Ｅが一定の閾値を越えない限り、それぞれ
の配向状態に維持されている。

このような応答速度の高さと、記憶性が有効に実現され
るには、セルとしてはできるだけ薄い法が好ましく、一
般的には、０．５　μｌ〜２０μｍ、特に１μｍ〜５μ
ｌが適している。

次にＦＬＣの駆動法の概略を、第４７図〜第４９図を参
照して説明する。

第４７図は、中間にＦＬＣ化合物（不図示）が挾まれた
マトリクス電極構造を有するセルの模式図である。ｃｏ
Ｉｌｌは走査電極群であり、ｓｅｇは信号電極群である
。最初に走査電極ｃｏｗｌが選択された場合について述
べる。

第４８図（＾）および第４８図（Ｂ）は走査信号の一例
であって、それぞれ選択された走査電極ｃｏｍｌに印加
される電気信号と、それ以外の走査電極（選択されない
走査電極）　ｃｏＩ１２．ｃｏｎ＋３．ｃｏＩ１１４・
・・に印加される電気信号を示している。第４８図（Ｃ
）および第４８図（Ｄ）は、情報信号の一例であって、
それぞれ、選択された信号電極ｓｅｇｌ、ｓｅｇ３．ｓ
ｅｇ５と選択されない信号電極ｓｅｇ２．ｓｅｇ４とに
与えられる電気信号を示している。

第４８図および第４９図においては、それぞれ横軸が時
間を、縦軸が電圧を表す。例えば、動画を表示するよう
な場合には、走査電極群ｃｏｗは逐次、周期的に選択さ
れる。今、所定の電圧印加時間Δｔ１またはΔｔ２に対
して双安定性を有する液晶セルの、第１の安定状態を与
えるための閾値電圧を−ｖｔｈ１とし、第２の安定状態
を与えるための閾値電圧を＋ｖｔｈｚとすると、選択さ
れた走査電極Ｃ０ＩＩＩ　（ｃｏｍｌ）に与えられる電
極信号は、第４８図（Ａ）に示される如く位相（時間）
Δｔｌでは２ｖを、位相（時間）Δｔ２では一２ｖとな
るような交番する電圧である。このように選択された走
査電極に互いに電圧の異なる複数の位相間隔を有する電
気信号を印加すると、光学的「暗」　（黒）あるいは「
明」（白）状態に相当する液晶の第１あるいは第２の安
定状態間での状態変化を速やかに起こさせることができ
る。

わち基準電位（例えばアース状態）となっている。また
選択された信号電極ｓｅｇｌ、ｓｅｇ３．ｓｅｇ５に与
えられる電気信号は、第４８図（Ｃ）に示される如く■
であり、また選択されない信号電極ｓｅｇ２．ｓｅｇ４
に与えられる電気信号は、第４８図（Ｄ）　　に示され
る如＜−Ｖである。以上において各々の電圧値は、以下
の関係を満足する所望の値に設定される。

Ｖ　＜　Ｖｔｈ２＜　３Ｖ −３Ｖ＜　　　Ｖｔｈｌ＜　　　Ｖ このような電気信号が与えられたときの各画素のうち、
例えば第４７図中の画素ＡとＢとにそれぞれ印加される
電圧波形を第４９図（Ａ）　　と（Ｂ）　　とに示す、
すなわち、第４９図（Ａ）と（［１）より明らかな如く
、選択された走査線上にある画素Ａでは、位相Δｔ２に
おいて、閾値Ｖｔｈ２を越える電圧３ｖが印加される。

また、同一走査線上に存在する画素Ｂでは位相Δ１．に
おいて閾値−Ｖｔｈｌを越える電圧−３ｖが印加される
。従って、選択された走査電極線上においで、信号電極
が選択されたか否かに応じて、選択された場合には、液
晶分子は第１の安定状態に配向し、選択されない場合に
は第２の安定状態に配向する。

一方、第４９図（Ｃ）　および（Ｄ）に示される如く、
選択されない走査線上では、すべての画素に印加される
電圧はＶまたは一■であって、いずれも閾値電圧を越え
ない。従って、選択された走査線上以外の各画素におけ
る液晶分子は、配向状態を変えることなく前回走査され
たときの信号状態に対応した配向を、そのまま保持して
いる。すなわち、走査電極が選択されたときにその１ラ
イン分の信号を書き込みが行われ、１フレームが終了し
て次回選択されるまでの間は、その信号状態を保持し得
るわけである。従って、走査電極数が増えても、実質的
な選択時間／ラインは変らず、コントラストの低下は全
く生じない。

以上記述してきたように、従来のＴＮ型液晶を用いた表
示素子の有する問題点を解決するため、電界に対して双
安定性を有し、さらに電界の印加されない場合にも、そ
の安定状態を維持し得るような表示素子を実現するＦＬ
Ｃについての提案が行なわれてきたわけであるが、この
ＦＬＣを用いた表示素子の具体的な駆動制御に関して、
様々な考慮すべき特性が存在している。

［発明が解決しようとする問題点］ 本発明の目的は、このような記憶性を有する強誘電性液
晶素子を用いて表示装置を構成する場合において、その
特性を有効に活用しつつ適切な駆動制御を行うことので
きる表示制御装置を提供することにある。

［問題点を解決するための手段］ そのために、本発明は、記憶性を有する表示素子で構成
した表示装置に組合され、表示装置の電源の投入および
／または遮断に際して、表示装置の表示画面をクリアす
る手段を具えたことを特徴とする。

［作　用］ 本発明によれば、電源投入時には表示画面な明澄にした
状態で使用開始することや、電源オフ時には表示画面を
見てその旨を認識できるようになる。

［実施例コ 以下、図面を参照して本発明の詳細な説明する。

なお、説明は次の手順で行う。

（１）　　装置の概要 （２）　　表示器の構成 （３）　　表示制御の概要 （３，１）　　表示器の枠 （３，２）　　表示素子の駆動波形 （３，３）　　表示素子の駆動電圧 （３，４＞　　温度補償 （３，５）　　表示器の駆動方式 （３，６）　　表示画面のクリア （４）　　表示制御装置各部の構成 （４，１）　　主要な記号 （４，２）　　制御部 （４，３）　　メモリ空間 （４，４）　　データ出力部、 （４，５）　　Ａ／Ｄ変換部 （４，６）　　Ｄ／Ａ変頂部および電源コントローラ （４，７）　　枠駆動部 （４，８）　　表示器駆動部 ＜４．８．１）　　セグメント側駆動部（４，８，２）
　　コモン側駆動部 （４，９）　　駆動波形 （５）　　表示制御 （５，１）　　制御手順の概要 （５，２）　　制御手順の詳細 （５，２，１）　　電源オン（初期時）（５，２，２）
　　ブロックアクセス （５，２，３）　　ラインアクセス （５，２，４）　　電源オフ （６）　　実施例の効果 （６，１）　　枠形成の効果 （６，２）　　温度補償の効果 （６，３）　　画像データ入力に応動させた制御の効果 （６，４）　　表示器駆動部配設の効果（６，５）　　
画面強制クリアの効果 （６，６）　　電源コントローラ配設の効果（７）　　
変形例 （７，１）　　枠の構成 （７，２）　　温度補償のタイミングおよび部分書換え （７，３）　　　１水平走査期間および駆動電圧値 （７，４）　　波形の設定 （７，５）　　　ブロックアクセスあるいはラインアク
セスの選択゛ （７，６）　　走査線数 （７，７）　　有効表示領域の消去 （７，８）　　温度センサの位置 （７，９）　　表示器、表示制御装置およびワードプロ
セッサ （１）装置の概要 第１図は本発明の一実施例を示す。ここで、１は本例に
係る表示器に対し表示に係る画像データの供給源をなす
ホスト装置としてのワードプロセッサ本体である。５０
は本例に係る表示制御装置であり、ワードプロセッサ本
体１より供給される表示データ等につぎ、後述の諸条件
等に応じて表示器の駆動制御を行う。１００はＦＬＣを
用いて構成した表示器である。２００および３００は、
表示制御装置本体５０側より供給される駆動データ等に
応じて、それぞれ、表示器１００に設けられる信号電極
を駆動するセグメント側駆動部および走査電極を駆動す
るコモン側駆動部である。４０σは表示器１００の適切
な位置、例えば平均温度を呈する部位に設けた温度セン
サである。

表示器１００において、１０２は表示画面、１０４は表
示画面１０２上の有効表示領域、１０６は表示画面１０
２上の有効表示領域１０４外に設けた枠部である。本例
においては、枠部１０６に対応する電極を表示器１００
に配置し、これを駆動して画面１０２上に枠部を形成す
るようにしている。

表示制御装置５０において、５００は第１１図につき後
述する制御部であり、表示器１００やワードプロセッサ
本体１との各種データの送受信の制御等を行う。６００
は第１６図につき後述するデータ出力部であり、ワード
プロセッサ本体１から供給される表示データについての
、制御部５００からの設定データ等に応じた表示駆動部
２００，３００等の駆動や制御部５００のデータ設定の
ための起動等を行う。

７００は枠駆動部であり、データ出力部６００からの出
力データに基づいて表示画面１０２上に枠部１０６を形
成する。

８００は電源コントローラであり、制御部５００の制御
の下に、ワードプロセッサ本体１からの電圧信号を適切
に変圧して表示駆動部２００，３００が電極に印加する
電圧を生成する。９００は制御部５００と電源コントロ
ーラ８００との間に配置されたＤ／八へ換部であり、制
御部５００のディジタル二の設定データをアナログ量の
データに変換して電源コントローラ８００に供給する。

９５０は温度センサ４００と制御部５００との間に配設
されたＡ／Ｄ変換部であり、表示器１００で検出された
アナログ量の温度データをディジタル量に変換して制御
部に供給する。

ワードプロセッサ本体１は、表示器１００ないし表示制
御装置５０に対して表示データの供給源をなすホスト装
置としての機能を有するものであり、無論他の形態のホ
スト装置、例えばコンピュータや画像読取装置等との代
替が可能であるが、いずれにしても本例にあっては、以
下の諸データを授受できるものとする。すなわち、まず
表示制御装置５０に供給するデータとして、 Ｄ　＝画像データ、データの表示位置を指定するための
アドレスデータ、水平 同期信号を含む信号。

画像データの表示アドレス（有効表 示領域１０４上の表示装置に対応）を 指定可能とするためのアドレスデー タは、有効表示領域１０４に対応した ＶＲＡＭを有するホスト装置であれば、例えばそのアド
レスデータをそのま ま出力するようにすることもでき る。本例にありては、ワードプロセ ッサ本体１がこの信号を水平同期信 号もしくは帰線消去信号に重畳し て、データ出力部６００に供給す る。

ＣＬに：画像データＰＤＯ〜ＰＤ３の転送りロック。

データ出力部６００に供給する。

ＰＤＯＷＮ　ニジステムの電源を遮断する旨を通知する
信号。

制御部５００にノンマスカブル割込み （ＮＭＩ）　　として供給する。

とする。

また、表示制御装置５０がワードプロセッサ本体１に供
給するデータとして、 Ｐ　０Ｎ１０ＦＦ　ニジステムの電源の投入に際して、
並びに遮断に際して、それぞれ、表示 制御装置５０側が立上げ並びに立下げ を完了したことを通知するステータ ス。

制御部５００が出力する。

Ｌｉｇｈｔ　：表示装置１００に組合される光源ＦＬの
オン／オフを指示する信号。

制御部５００が出力する。

Ｂｕｓｙ　：表示制御装置５０側が初期動作時や表示動
作時において諸設定を行うため に、ワードプロセッサ本体ｌに対し 信号りの転送等を待機させる同期信 号。すなわち、本例にあってはワー ドプロセッサ本体ｌがこのＢｕｓｙ信号を受付は可能な
ものとする。

制御部５００がデータ出力部６００を介して供給する。

（２）表示器の構成 第２図および第３図は、それぞれ、ＦＬＣを用いて構成
した表示器１００の一構成例を示す分解斜視図および断
面図である。これら図において、１１０および１２０は
、それぞれ、上部および下部に配置したガラス板であり
、ＦＬＣ素子の配向の方向に対してクロスニコルとなる
ように配設した偏光子を設ける。１２２は下部ガラス基
板１２０上に設けた配線部であり、例えばＩＴＯ等の透
明電極１２４および絶ｍ膜１２６から成る。１２８は電
極低抵抗化が必要なときに透明電＆　１２４上に付加す
る金属層であり、表示器が小形のときには付加しなくて
もよい、　１１２は上部ガラス基板１１０に設けた配線
部であり、下部ガラス基板１２０の配線部１２２におけ
る各部１２４および１２Ｂとそれぞれ同様の透明電極１
１４および絶縁膜１１６等から成る。

配線部１１２および１２２の配線方向は互いに直交する
方向である。また、例えば有効表示領域１０４をＡ５版
の寸法とし、その長辺を水平走査方向として用い、４０
０　Ｘ８００　ドツトの解像度をもたせるのであれば、
有効表示領域に対応させて配線部には、４００本または
８００本の透明電極群を設けておく、本例においては、
水平走査方向をコモン側とし、上部の配線部１１２に４
００本の透明電極１１４の群を、下部の配線部１２２に
ａＯＯ本の透明電極１２４の群を設けている。また、表
示画面１０２の内側の有効表示領域１０４の外側に対応
する部分には、枠を表示するための透明電極１５０，１
５１の群を、データ表示用の透明電極１２４，１１４と
同一もしくは異なる形状に設けている。

１３０はＦＬ（：１３２の封入部であり、ＦＬＣ素子の
軸（第４４図のＺ軸）を合せるための１対の配向膜１３
６と、その軸に対してＦＬＣ素子が第４６図に示したよ
うな第１または第２の安定状態をとるように配向［１１
３６間の距離を規定するためのスペーサ１３４　とを有
する。１４０はＦＬＣ１３２を封止するエポキシ等のシ
ール材、１４２は封入部１３０内にＦＬＣ１３２を充填
するための充填口、１４４は当該充填後に充填口１４２
を封止する封口部材である。

２１０　！６よび３１０は、それぞれ、セグメント側駆
動部２Ｏｆ）の構成要素をなすセグメント駆動エレメン
トおよびコモン側駆動部３００の構成要素をなすコモン
駆動エレメントであり、本例にあっては８０本の透明電
極を駆動する集積回路とし、それぞれ、１０個および５
個配設する。２８０および３８０は、それぞれ、セグメ
ント駆動エレメント２１０を載置する基板、およびコモ
ン駆動エレメント３１（１を載置する基板、２８２およ
び３８２は、それぞれ、基板２８０および３８０に接続
されるフレキシブルケーブル、２９９はフレキシブルケ
ーブル２８２および３８２を接続し、第１図示の表示制
御装置５０に結合するコネクタである。

１１５および１２５は、それぞれ、透明電極１１４およ
び１２４に連続して形成した取出し電極であり、それぞ
れ、フィルム状の導電部材３８４および２８４を介して
、駆動エレメント３１０および２１０に接続する。

なお、本例においては、下部ガラス基板１２０の下方に
配置した光源ＦＬにより光を照射し、ＦＬＣ素子を第１
または第２の安定状態に駆動することによって表示を行
う。

（３）表示制御の概要 第２図および第３図に示したような表示器を適用する場
合には、ＦＬＣ素子の特性に関して以下のような諸問題
点があり、本例においてはそれらに特に着目してＦＬＣ
素子を用いた表示器１００の適切な構成、並びにその適
切な駆動制御の実現を図る。

（３，１）表示器の枠 第２図および第３図示のように表示器１００を構成した
場合、コモン側の透明電極１１４の群およびセグメント
側の透明電極１２４の群がマトリクス状に配置された範
囲に対応した表示画面１０２上の領域を、実際に画像デ
ータを表示可能な領域、すなわち有効表示領域１０４と
する訳であるが、それらコモン側およびセグメント側の
透明電極群のマトリクス状配置範囲外であってシール材
１４０内側の少なくとも一部分に対応した領域も含めて
表示画面１０２とするのが、有効表示領域１０４を完全
に視認可能とする上で望ましい。

しかしながら、コモン側およびセグメント側の透明電極
群を配置したのみでは、そのような一部分にはいずれか
一方の側の電極群が通っているだけであり、従ってその
部位のＦＬＣは画像データの表示には係らず、浮いたも
のとなる。すなわち、このような状態ではその部分のＦ
ＬＣは第１または第２の安定状態を取り得るので、その
部分に対応した表示画面１０２上の領域には光の透過領
域（白）と非透過領域（黒）とが混在することになり、
この結果表示の美観を損ねるのみならず有効表示領域１
０４の明示が困難となったり、操作者に錯覚を起こさせ
る事態も生じ得る。

そこで、本例においてはそのような有効表示領域１０４
の外側にも、コモン側またはセグメント側の透明電極と
交叉する透明電極（以下、枠周透明？ｌＥ極という）１
５１および１５０を設け、これらを適切に駆動すること
により枠部１０６が形成されるようにする。この枠用透
明電極として、上部ガラス基板１１０上のコモン側の透
明電極１１４の配設範囲両側、および下部ガラス基板１
２０上のセグメント側の透明電極１２４の配設範囲両側
に、それぞれ、例えば１６木の電極１５１および１５０
を配置する。なお、第２図においては、簡略化のために
ガラス基板１２０．１１０上に代表して両側の１木のみ
を示している。

（３，２）表示素子の駆動波形 ＦＣＣ表示素子は記憶性を有することを特長の１つとす
るものであるが、第４図につき後述する閾値の印加時間
依存性に起因するところの、駆動波形に係る問題点およ
びその解決法について、以下に説明する。

第４７図において、走査電極Ｃ０ＩＩＩＮＣＯＩ１１５
・・・と信号電極ｓｅｇｌｘｓｅｇ５・・・の交点で形
成する画素のうち、斜線部の画素は「明」状態（白）に
、白地で示した画素は「暗」状態（黒）に対応するもの
とする。これらの状態は前述したＦＬＣの第１の安定状
態および第２の安定状態に対応するものである。

今、第４７図中の信号電極ｓｅｇｌ上の表示に注目する
と、走査電極ｃｏｍｌに対応する画素Ａでは「明」状態
であり、それ以外の画素Ｂはすべて「暗」状態である。

第５図（Ａ）は、この場合の駆動波形の１例として、走
査信号と、信号電極ｓｅｇｌに与えられる情報信号と、
画素Ａに印加される電圧とを時系列的に表したものであ
る。

例えば、第５図（Ａ）のように駆動を行った場合、走査
電極Ｃ０ＩＩ１１が走査されたとき、時間Δｔ１におい
て画素Ａには、閾値Ｖｔｈを越える電圧３ｖが印加され
るため、前歴に関係なく、画素Ａは一方の安定状態、す
なわち「明」状態に転移する。その後、ｃｏｍ２〜ｃｏ
ｍｓ・・・が走査される間は第５図（Ａ）に示される如
＜−Ｖの電圧が印加され続けるが、これは閾値−Ｖｔｈ
を越えないため、画素Ａは「明」状態を保ち得る。

しかしながら、このように１つの信号電極上で一方の信
号（今の場合「暗」に対応）が与えられ続けるような情
報の表示を行う場合には、走査線数が極めて多く、しか
も高速駆動が求められるときに生じる問題がある。

このことを特徴的に示しているのが第４図であり、同図
は横軸に駆動電圧値Ｖ、縦軸にパルス幅ΔＴ（印加時間
）をとったものである。第４図から明らかな如く、閾値
Ｖｔｈ（駆動電圧値）は印加時間依存性を持っており、
ざらに印加時間が短い程、曲線が急勾配になることが理
解される。このことから第５図（Ａ）において実施した
如き駆動波形をとり、これを走査線数が極めて多く、し
かも高速で駆動する素子に適用した場合には、例えば画
素ＡはＣＯＯ１１走査時において「明」状態に転移され
てもｃｏｍ２走査以降常に一■の電圧が印加され続ける
ため、再び走査電極ｃｏｍｌが走査されるまでの間に、
印加時間の蓄積によって低い閾値でも転移が可能となり
、画素Ａが「暗」状態に反転してしまう危険性をもって
いることがわかる。

このような現象を防ぐ駆動波形として、例えば第５図（
Ｂ）に示した方法を用いることができる。

この方法は、走査信号および情報信号を連続的に送るの
ではなく、補助信号印加期間として所定の時間間隔Δｔ
′を設け、この期間に信号電極をアース状態とする補助
信号を与える態様を表わしている。この補助信号印加期
間では走査電極も同様にアース状態とされるため走査電
極と信号電極間に印加される電圧は基準電位で、第４図
で示したＦＬＣの閾値電圧における電圧印加時間依存性
を実質的に解消することができる。従フて、画素Ａで生
じた「明」状態が「暗」状態に反転することを防ぐこと
ができる。また、同様のことが他の画素についても言え
る。

さらに、より好ましい他の例は、第６図で示される駆動
波形を走査電極と信号電極群とに印加することによって
実施することができる。

第６図において、走査信号は、±２ｖの交番するパルス
信号である。該パルス信号に同期させて情報信号が信号
′を極群に送られるが、これは「明ノまたは「暗」の情
報に対応してそれぞれ＋Ｖまたは−Ｖの電圧である。今
、走査信号を時系列的に見て、ｃｏｍｎ（ｎ番目の走査
電極）と、ｃｏｗ　ｎ＋１（ｎ＋１番目の走査Ｎ極）が
選択される間に補助信号印加期間として時間間隔Δｔ′
を設ける。そして、この間に信号電極群にはｃｏｍ　ｎ
走査時の信号電極群の信号と逆極性の補助信号を送ると
各信号電極に与えられる時系列信号は、例えば第６図の
ｓｅｇｌ〜ｓｅｇ３に示すようなものとなる。すなわち
、第６図中のα′〜ε′の補助信号がそれぞれ情報信号
α〜εの極性と逆転した極性となっている。このため、
例えば第６図において、画素Ａに印加される電圧を時系
列的に見ると、１つの信号電極に同一情報信号が連続的
に与えられても、実際に画素Ａに印加される電圧はＶｔ
ｈ以下の電圧が交番しているため、ＦＬＣにおける閾値
電圧に対する電圧印加時間の依存性が解消されて、Ｃ０
ＩＩｌｌ走査時に形成された所望の情報（この場合は「
明」）が次の書き込みが行われるまでの間に反転するこ
とはない。

上述した駆動波形の２例は、説明のため概念的なもので
あり、後述する実施例においては、表示画面１０２内の
有効表示領域１０４や枠１０６における駆動、あるいは
実際のアクセスの態様によって、そわぞれ異なった適切
な駆動波形が用いられる。また上述した波形は、正負対
称であフたが、必ずしも対称である必要がないことは勿
論のことである。

（３，３）表示素子の駆動電圧 本例に係るＦＬＣ表示素子は、前述したように、液晶分
子が電界の方向にその双極子モーメントを有するように
配向し、および電界をのぞいた場合にも、かかる配向を
保つことを特長とするものである。

ところで、以上のようにして実現される２つの安定状態
の一方から他方への状態変化は、表示素子に印加される
電圧値によフてその態様を異にする。

すなわち、第７図（Ａ）および（Ｂ）は、駆動電圧（印
加電圧）とＦＬＣの透過率との時間に対する変化を示し
たものである。同図（Ａ）は駆動電圧が閾値電圧−Ｖｔ
ｈを越えた場合であり、このとき透過率は一方の状態か
ら他方の状態（例えば「明」から「暗」）へ変化する。

同図（Ｂ）は駆動電圧が閾値を超えない場合であり、こ
のとき、液晶分子は反応するけれども、その配向を反転
されるには至らず、透過率は元の状態へ戻フてしまう。

さらに、閾値は、ＦＬＣの種類で異なり、また、その駆
動温度により変動する。このことは第８図につき後述す
る。

次に、第４図および第６図につき前述したように、駆動
電圧値としては、走査信号の正負、情報信号の正負、お
よび基準電位の５値が必要であり、これら駆動電圧は、
適切な電源により後述する本実施例に係る装置によって
生成される。

以上のことから明らかなように、駆動電圧設定に際して
は、閾値等を考慮した適切な温度補償が施されねばなら
ない。

（３，４）温度補償 本実施例のＦＬＣ表示制御に関して、温度補償上特に考
慮しなければならないのは、前述したようにＳｍＣ’相
のＦＬＣが、パルス幅（電圧印加時間）。

駆動電圧値等、互いに関連し合った駆動条件がＦＬＣの
温度によって大きく変動し、かつ所定温度において許容
されるこれら駆動諸条件の範囲が狭く限定されるという
理由から、ＦＬＣ駆動時におけるきめ細かな温度補償が
要請されることである。

この温度補償は、ＦＬＣの温度検出、実際上は表示画面
１０２での周囲温度の検出と、検出温度に対応した駆動
電圧値の設定と、パルス幅すなわち１水平走査期間の設
定とによって行われるわけである。而るに表示画面１０
２の動作速度等に鑑みれば、マニュアルによる補償は極
めて困難である。

従フて、温度補償は、ＦＬＣ表示素子制御における固有
の要件となる。

以下、上述したパルス幅、駆動電圧値等、ＦＬＣ駆動諸
条件が温度変動に伴って変移する様子を説明する。

第４図は、前述したように、駆動電圧値とパルス幅との
関係を示しており、本図によれは、パルス幅６丁が短く
なれば大きな駆動電圧Ｖが必要になることが分かる。

またパルス幅ΔＴには、上限ΔＴｍａｘおよび下限６丁
ｌｌ１ｉｎが以下の理由によって存在する。すなわち、
いわゆるリフレッシュ駆動時において、印加電圧の周波
数ｆ（＝１７ΔＴ）が約３０　Ｉｔ　ｚ以下であると、
ちらつきを生じるということから周波数ｆに下限、すな
わちΔＴｍａｘが存在し、また、周波数ｆをビデオレー
ト以上、すなわちワードプロセッサ本体１側からのデー
タ転送の速さ以上にすると、表示画面１０２とワードプ
ロセッサ本体１との通信が不可能となることから周波数
ｆに上限、すなわちΔＴｗｉｎが存在する。

さらに、駆動電圧Ｖにも同様に、上限Ｖｍａｘおよび下
限Ｖａ＋ｉｎが存在する。それは、主に駆動装置側の諸
機能に起因するものである。

第８図は、横軸に温度Ｔｅ１ｐｂ縦軸に駆動電圧Ｖの対
数をとった場合の駆動電圧と温度との関係を示しており
、同図は、パルス幅ΔＴを固定したときの温度変化に伴
う閾値電圧値Ｖｔｈを示している。図から明らかなよう
に、温度が上昇すれば駆動電圧値が下がることが理解さ
れる。

第４図および第８図につ鮒記述したことから、温度が上
昇すれば駆動電圧値が降下し、あるいはパルス幅が短く
なることが解かる。

第９図は以上のような駆動諸条件間の関係を、実際の駆
動に供するための線図である。同図は後述するルックア
ップテーブルをアナログ的に示したものであり、ルック
アップテーブルには、温度センサ４００によって検出さ
れた値に対応して、駆動諸条件のデータが格納されてい
る。

第９図は、横軸に温度Ｔｅｍｐ、縦軸に駆動電圧Ｖおよ
び周波数ｆ（＝１７Δ丁）をとった線図であり、温度範
囲（＾）で周波数ｆを固定にした場合、温度Ｔｅｍｐが
上昇すると駆動電圧値Ｖが降下し、Ｖｍｉｎを越えてし
まう。従って温度点（Ｄ）で、より大きな周波数ｆを固
定値とし、それに対応した駆動電圧値Ｖも定まる。以下
、温度範囲（８）および（Ｃ）、温度点（Ｅ）で同様な
それぞれの操作が繰り返される。以上の如く形成される
曲線の形状は、液晶の特性等によって異なるものであり
、階段波やのこぎり波の数は適宜窓めることができる。

（３，５）表示器の駆動方式 本例においては、表示画面１０２へのデータアクセスの
態様は、水平走査線（コモン側透明電極１１４に対応し
たライン）毎に行うラインアクセスと、数ラインを１単
位としたブロック毎に行うブロックアクセスとを可能と
し、予め設定されたいずれかでのアクセスを行う。また
、ポスト装置たるワードプロセッサ本体１からの実アド
レスデータによりアクセスに係るブロックないしライン
を認識できるようにする。

ここで、第１０図は有効表示領域１０４を所定数のライ
ンを含むｍ個のブロックＢＬＫＩ、・・・、ＢＬＫβ。

・・・、ＢＬＫｍ（１≦２≦ｍ）に分割した場合を示す
。本例においては、垂直走査方向に４００本のコモン側
透明電極１１４（４００本のライン）を有しており、２
０本のラインを単位として２０個のブロック（ｍ−２０
）に有効表示領域１０４を分割する。そして、このよう
に分割したブロックにつきデータのアクセスを行うに際
しては、まずそのブロックに含まれる全ラインの表示を
消去した後、そのブロックの先頭ラインから最終ライン
までの順次のデータ書込みを行う。

一方、第２図および第３図示のように表示器１００を構
成した場合、ＦＬＣ素子は記憶性を有するものであるか
ら、表示画面上更新しないデータはリフレッシュを行わ
なくてもよく、変更に係るデータのみを表示画面にアク
セスしても足りることになる。

本例においては、ホスト装置であるワードプロセッサ本
体１の機能に応じ、有効表示領域１０４の先頭ラインか
ら最終ラインまでの表示を絶えずリフレッシュするリフ
レッシュ駆動、すなわち記憶性を有さない表示器を駆動
する場合のいわゆるリフレッシュ駆動と同等のリフレッ
シュ駆動と、変更が生じたときにそのブロックまたはラ
インのみを書換える部分書換え駆動とを可能とする。す
なわち、ワードプロセッサ本体ｌが、記憶性を有さない
表示器に対してのリフレッシュと同様にしてリフレッシ
ュデータを送信してくるときにはリフレッシュ動作を行
い、変更が生したときにそのブロックまたはラインの画
像データを送信してくるときには部分書換え動作を可能
とする。

また、ブロックの消去やラインへの書込み時には、上記
（３，４）で述べた温度補償データに基づいた駆動を行
う。温度補償データの更新は、リフレッシュ駆動モード
においては最終ラインのアクセス終了から先頭ラインの
アクセスまでの期間、すなわち垂直帰線期間に行うもの
とする。一方、部分書換えを行うときには定周期割込み
にて一定期間毎に行うことができる。

（３，６）表示画面のクリア 本例においてＦＬＣ素子は記憶性を有しているため、電
圧の印加がなくても第１または第２の安定状態を保つも
のである。換言すれば、電圧の印加が無い限り、以前の
画面を保持していることになる。

従って、電源遮断時には表示画面１０２、少なくとも有
効表示領域１０４をクリアするのが望ましい。例えば、
表示画面１０２の状態によって電源遮断が認識できるか
らである。また、何らかの要因によって電源遮断中にお
いて表示画面のクリア状態が変化し、無意味のデータが
表示されていることも考えられるので、使用時における
実際の表示データと無意味のデータとの混在を防止する
上で電源投入時において有効表示領域１０４をクリアす
るのが望ましい。

この点に着目して、本例においては、電源投入時におい
て有効表示領域１０４をクリアすると共に枠１０６を形
成し、電源遮断時においてもそれらをクリアするように
する。また、有効表示領域１０６のクリアにあたフては
、上記（３，５）で述べたようなブロック消去を、全ブ
ロックについて行うようにする。

さらに、このようなりリアに際しては、ホスト装置たる
ワードプロセッサ本体１から画面消去のデータ（例えば
全白のデータ）の供給を受けなくても、自らそれが行え
るように構成して、ワードプロセッサ本体１の負担の軽
減、および転送を不要とすることによるクリアの高速化
を図る。

（４）表示制御装置各部の構成 「（３）表示制御の概要」で述べた各機能を実現するた
めの表示制御装置５０の各部について詳述する。

（４，１）主要な記号 まず、各部間等において授受される信号ないしデータに
ついてまとめる。

（４，２）制御部 第１１図は制御部５００の一構成例を示す。ここで、５
０１は第３２図示の制御手順等に従って各部を制御する
例えばマイクロプロセッサ形態ノＣＰ［Ｉ　、　５０３
はＣＰＵ５０１が実行する第３２図示の制御手順等に対
応したプログラムの他、第１２図示の各種テーブルを展
開したＲＯＭである。５０５はＣＰＩＩ５０１が制御手
順実行の過程において作業用等に用いるＲＡＭである。

ＰＯＲＴＩ−ＰＯＢｒ６は入出力方向の設定が可能なボ
ート部であり、それぞれ、ボートＰＩＯ〜Ｐ１７、Ｐ２
０〜Ｐ２７　、Ｐ３０〜Ｐ３７　、　Ｐ４０〜Ｐ４７　
、　Ｐ５０〜Ｐ５７およびＰ８０〜Ｐ６７を有している
。ＰＯＢｒ３は出力ボートであり、Ｐ７０〜Ｐ７４を有
している。

ＤＤＲＩ〜ＤＤＲ６は、それぞれ、ボート部ＰＯＲＴＩ
〜ＰＯＲＴ６の人出力方向の切換え設定を行うための入
出力設定レジスタ（データ・ディレクション・レジスタ
）である。なお、本例にあっては、ボート部ＰＯＲＴ１
のボートＰ１３〜Ｐ１７　（信号Ａ３〜Ａ７に対応）、
ボート部ＰＯＲＴ２のボートＰ２１−Ｐ２５およびＰ２
７、ボート部ＰＯＲＴ４のＰ２ＯおよびＰ４１（それぞ
れ信号へ８およびＡＢに対応）、ボート部ＰＯＲＴ５の
ボートＰ５３〜Ｐ５７、ボート部ＰＯＲＴ６のボートＰ
６２およびボート部ＰＯＲＴ７のボートＰ７２〜Ｐ７４
、並びにＣＰＵ５０１ノ各端子ＭＰＱ、ＭＰｌおよび５
ＴＢＹは未使用である。

５０７および５０９は、それぞれ、ＣＰＵ５０１をリセ
ットするためのリセット部、およびＣＰＩＩ５０１に動
作基準クロック（４ＭＨｌ）を供給するクロック発生部
である。

ＴＭＲＩ　、７ＭＲ２およびＳＣＩは基準クロック発生
源およびレジスタを有し、レジスタへの設定に応じて基
準クロックの分周等が可能なタイマである。まず、タイ
マＴＭＲ２は、レジスタ設定に応じて基準クロックを分
周し、データ出力部５ｏｏのシステムクロックとなる信
号Ｔｏｕｔを発生する。データ出力部６００では、この
信号Ｔｏｕ　ｔを基に表示器１００の１水平走査期間（
ｌ）ｌ）を規定するクロック信号を生成する。タイマＴ
ＭＲＩはプログラム上の動作時間と表示画面１０２の１
８とを調整するために用い、かかる調整をそのレジスタ
への設定値に応じて実現する。

また、これらタイマＴＭＲ１および７ＭＲ２は、設定値
に基づいた設定時間のタイムアツプ時に、ないしはタイ
ムアツプに伴う次の計時動作開始時に内部割込みとして
信号１ｎＱ３をＣＰＯ５０１に供給し、ＣＰＵ５０１で
は必要に応じてこれを受付ける。

なお、タイマＳＣＩに関しては、本例においては未使用
である。

また、第１１図において、ＡＢおよびＤＢは、それぞれ
、ＣＰＵ５０１と各部とを接続する内部のアドレスバス
およびデータバス、５１１はボート部ＰＯＲＴ５　。

ＰＯＢｒ６　ト（：ＰＬ１５０１トのハンドシェークコ
ントローラである。

（４，３）　ＲＯＭのメモリ空間 （４，３，１）メモリ空間の構成 第１２図は、ＲＯＭ５０３に割当てたメモリ空間の一構
成例を示す。ここで、ＡＯＯＯＨＮＡ３ＦＦＨおよびＡ
４００Ｈ〜Ａ７ＦＦＨの各領域には、それぞれ、Ａ／Ｄ
変換部９５０およびＤ／Ａ変換部９００のアクセスに際
し、それらを指定するためのデータを格納しである。へ
８００Ｈ〜八Ｂ　Ｆ　Ｆ　１１には、データ出力部６０
０をアクセスするに際してその表示器駆動用レジスタ（
第１６図参照）を指定するためのデータを展開しである
。

ｌ域ＣＯＯＯＨ〜Ｅ７ＦＦ）Ｉはワードプロセッサ本体
１からの実アドレスデータＲＡ／Ｄの送出に応じて参照
する領域であり、ブロックアクセス時において送出され
てきたアドレスデータがブロック先頭ラインに係るもの
であるか否かの判別を行うためのジャンピングテーブル
と、送出されてきた実アドレスデータＲＡ／Ｄにつき駆
動すべきコモン側ラインを特定するためのラインテーブ
ルとからなる。

領域Ｅ８００Ｈ−ＥＦＦＦ）ｌは第３３図および第３６
図〜第３８図につき後述する制御に関して用いる各種パ
ラメータ群を格納した領域であり、ブロック数（本例で
は２０個）を格納したブロック関連データ領域（Ｅ８０
０Ｈ〜）、透明電極の駆動電圧の可変設定のためにＤ／
Ａ変換部９００を調整するデータを格納したＤ／Ａ変換
部関連データ領域（Ｅ９００Ｈ〜）、表示器１００上の
１水平走査期間（ＩＨ）設定の基準となるクロックＴｏ
ｕ　ｔを出力するタイマＴＭＲ２の設定データＴＣＯＮ
Ｒを格納したタイマＴＭＲ２設定データ領域（ＥＣＯＨ
〜）、表示器１００上の動作時間と制御動作上の時間と
の調整を行うためのディレィタイム設定用のタイマＴＭ
ｎｌのレジスタ設定データＣＮＴＢ。

（：ＮＴＬ、ＣＮＴＢＢを格納したタイマＴＭＲＩ設定
データ領域（それぞれＥ　Ｂ　００　＋１〜．　ＥＣ０
ＯＨ〜、　ＥＤＯＯＩ（〜）を有する。

領域ＦＯＯＯ）Ｉ〜は第３２図ないし第３３図および第
３６図〜第３８図につき後述する処理手順に対応したプ
ログラムを格納したプログラムエリアである。

（４，３，２）ジャンピングテーブルについて本例にお
いては、ブロックアクセス時においてワードプロセッサ
本体１側から送出される実アドレスデータＲＡ／Ｄがブ
ロック先頭ラインに係るものか否かによって処理経路が
異なる。これは、ブロック先頭ラインに対応したアドレ
スデータが供給されたときにそのブロック内の表示をク
リアした後に、ブロック内の各ラインについての順次の
普込みを行うようにしていることに基づく。

このため、ワードプロセッサ本体！から送出される実ア
ドレスデータＲＡ／Ｄがブロック先頭ラインに対応して
いるものか否かを認識する要があるが、かかる認識処理
に際してはまず各ブロックの先頭ラインに関する各アド
レスデータに対して、実アドレスデータの人力の度に逐
次比較判定して行くようにすることが考えられる。

しかしながら、このような逐次比較によると、比較すべ
き対象が増えるに従い処理時間に差異が生じることにな
る。すなわち、比較判定処理ステップのプログラム上の
先後によって比較処理数が増減するからである。

そこで、本例においては、ジャンピングテーブルを用い
た次のような判定処理を行い、判定時間の均一化を図る
ようにする。

例えば、第１３図に示すように、ワードプロセッサ本体
１からの実アドレスデータが°°０３”Ｈ（ライナンバ
で°°３”）のとき、このデータを１ビツト左ヘシフト
し、上位２ビツトを１”とすると共に最下位ビットを°
゛０”とすると、オフセット後のデータ“’　（：００
６″Ｈが得られる。このデータをメモリ空間上のアドレ
スとし、このメモリ空間上のアドレスにはブロック先頭
ラインか否かのコードを格納しておけば、すべての実ア
ドレスデータにつき全く同一の実行時間でブロック先頭
ラインか否かの識別が可能となる。

さらに、用いるＣＰＵ５０１がインデックスレジスタ（
ＩＸ）を使用でき、かつインデックスレジスタが示すア
ドレスへジャンプできる命令（例えば’Ｊ０ＭＰＩＸ”
を処理できるものであれば、オフセット後のデータをＩ
Ｘに格納し、ジャンピングテーブルにはジャンプ先のア
ドレスを書込んでおくことにより、上記命令を実行すれ
ば直ちに適宜の処理を起動することが可能となる。

本例においては、　ｃｐｕｓｏｌとしてインデックスレ
ジスタおよび上記命令の使用を可能なものを用い、第１
４図に示すようにラインナンバ（Ｏ〜３９９）に対応さ
せてジャンピングテーブル（Ｃ００Ｏ）ｌ〜（：３１Ｅ
Ｈ）を設け、ジャンピングテーブルの各アドレスには起
動すべき手順（具体的にはその手順のプログラムエリア
上の先頭アドレス）を格納しておく。

なお、第１４図においてＢＬＯＣＫ、ＬＩＮＥおよびＦ
ＬＩＮＥは、それぞれ、ブロックアクセス時におけるブ
ロック消去手順、ライン書込み手順、および有効表示領
域１０４の最終ライン書込みに伴った温度補償データ更
新のための手順を示しており、これらについては第３６
図（Ａ）〜（０）につき後述する。

なお、ラインアクセス時においては、温度補償データ更
新手順を行うか否かを判別するために最終ラインか否か
をのみ判定すればよいので、比較の対象は１つであり、
上述のようなジャンピングアドレスを用いた判定は行わ
ない。

（４，３Ｊ）ラインテーブルについて 実アドレスデータＲへ／Ｄは、コモン側駆動部３００の
構成によっては変換を要する。例えば、本例においては
駆動部３００は５個のコモン駆動エレメント３１０から
成り、それぞれは８０ビツトの出力を行い、さらに、２
０ビツト毎に４ブロツクを構成し、コモン側ラインとし
て４００本の走査線を設けている。このうちの１本の走
査線を選択するには、（１）５個のコモン駆動エレメン
ト３１０より１つを選択する。

（２）そのエレメント３１０に割当てられる４つのブロ
ックから１つを選択する。

（３）ブロック中の２０本のラインから１本を選択する
。

の処理を行うようにする。

本例では、第１５図に示すように、２バイトのライン選
択用アドレスを用い、その第１２〜第８ビツトをエレメ
ント３１０の選択用、第６および第５ビツトをブロック
の選択用、第４〜第０ビツトをラインの選択用に割当て
る。実アドレスデータからライン選択用アドレスデータ
への変換は、ジャンピングテーブルに関して述べた第１
３図の処理とほぼ同様に行うことができ、ライン選択用
アドレスデータをラインテーブルに展開しておけばよい
。

なお、第１５図において６８０はエレメント３１０の選
択（エレメントチップのセレクト）を行うデコーダ部で
あり、その構成によって、並びにチップセレクト用に第
１２〜第８ビツトの５ビツトを割付けていることから、
２’＝３２個までのエレメント３１０の増設が可能であ
る。このときには、走査線として２５６０本の選択を行
うことが可能となる。

（４，３，４）各種パラメータ格納エリアについて本例
においては、温度条件によって表示器１００の駆動条件
、すなわち駆動電圧やｌ水平走査期間、ディレィデータ
を変更し、最適の駆動制御を実現するものである。従っ
て、温度センサ４００からの測温データに基づき、駆動
に際しては駆動条件が補正されなければならない。

領域Ｅ９００Ｈ〜ＥＤＦＦＨはこの補正データを格納し
た領域であフて、後述のように温度に応じた諸パラメー
タの読出し処理の効率化を図るために本例では次のよう
な格納を行っておく。

すなわち、１つもしくはある範囲の１段階の温度に対し
て、例えばそれぞれ１つのＤ／Ａ変換部関連データと、
ＴＣＯＮＲと、ＣＮＴＢ、１１：ＮＴＬまたはＣＮＴＢ
Ｂとを対応させるものとすれば、温度に対応した一群の
諸パラメータは、下位２バイトが同値である領域に格納
しておく。そして、第１３図について述べたとほぼ同様
にして、Ａ／Ｄ変換部９５０から得られる温度データま
たはこれを適宜加工した温度データを下位２バイトのア
ドレスとし、上位２バイトを順次書換えて読出しを行え
ば、温度に対応した一群のパラメータが得られることに
なる。

例えば、温度データが’ｏｏａｏ″Ｈであれば、まずこ
れに１°Ｅ９００”Ｈを加えた’　Ｅ９８０”Ｈ番地を
アクセスすることによって、その温度に対応したＤ／Ａ
変換部の関連データ（駆動電圧）が得られ、次に°’Ｅ
９８０”　Ｈニ”０１００”Ｈを加えた゛’ＥＡ８０″
Ｈ番地をアクセスすることによって、タイマＴＭＲ２の
設定データたるＴＣＯＮＲ（表示画面上の１水平走査期
間を規定する基本クロックを生成するためのデータ）が
得られる。以下、同様に加算およびアクセスを行うこと
によって、順次温度に対応したＣＮＴＢ、ＣＮＴＬ、Ｃ
ＮＴＢＢが得られることになる。

（４，４）データ出力部 （４，４，１）構成 第１６図はデータ出力部６００の一構成例を示す。

ここで、６０１はワードプロセッサ本体１と結合し、信
号りおよび転送りロックＣＬＫを受容するデータ入力部
である。信号りは、画像信号と水平同期信号とが加えら
れてワードプロセッサ本体１が送信するものであり、本
例にあっては水平同期信号もしくは水平帰線消去期間に
は実アドレスデータが重畳されて供給される。而して、
データ人力部ａＯｔは水平同期信号もしくは水平帰線消
去期間の検出の有無に応じてデータ出力経路を切換え、
検出時にはそのときに重畳されている信号成分を実アド
レスデータとして認識して実アドレスデータＲＡ／Ｄと
して出力し、非検出時にはその間の信号成分を画像デー
タとして認識して、４ビツトパラレルの画像データＤＯ
〜Ｄ３として出力する。

また、データ入力部６０１は実アドレスデータの入力を
認識したときに、アドレス／データ識別信号＾／「を付
勢し、この信号Ａ／Ｄは、信爾−発生部６０３およびＤ
ＡＣＴ発生部６０５に導かれる。百丁発生部６０３では
、この信号＾／Ｄの入来に応じて割込み信号ＩＲＱを出
力し、これがスイッチ５２０の設定に応じて割込み指令
ＩＲＱＩまたは面として制御部５００に供給され、ライ
ンアクセスモードまたはブロックアクセスモードでの動
作が行われる。一方、ＤＡＣＴ発生部６０５では、信号
Ａ／Ｄの入来に応じて表示器１００のアクセスの有無の
識別を行うためのＤＡＣＴ信号を出力し、これを制御部
５００　、ＦＥＮ発生部６１１およびゲートアレイ６８
０に導く。

■「発生部６１１は、ＤＡＣＴ信号の付勢時における面
トリガ発生部６１３からのトリガ信号の人力に応じてゲ
ートアレイ６８０を起動する信号ＦＥＮを発生ずる。面
トリガ発生部は、制御部５００がＡ／Ｄ変換部９５０に
対し温度センサ４００からの温度情報の取込みを指令す
るライト信号ＡＤＷＲによりトリガ信号を発生する。ま
た、このときには、ＦＥＮ　）−リガ発生部６１３は、
デバイスセレクタ６２１が発生するチップセレクト信号
ＤＳＯにより選択がなされている。すなわち、制御部５
００が温度データを読取るべく　Ａ／Ｄ変換部９５０の
チップセレクトを行うときには、ＦＥＮ　トリガ発生部
６１３も選択され、ライト信号ＡＤＷＨに応じて枠駆動
も起動されることになる。

６１９は制御部５００からのビジー信号ＩＢＵＳＹに応
じて、表示制御装置５０のビジー状態を通知する信号Ｂ
ｔｌＳＹをワードプロセッサ本体１に送出するビジーゲ
ートである。

６２１は制御部５００からの信号ＡＩＯ〜Ａ１５を受容
し、その値に応じてＡ／Ｄ変換部９５０　、　Ｄ／Ａ変
換部９００およびデータ出力部６００のチップセレクト
を行うための信号■〜ＤＳ２を出力する。６２３は信号
ＤＳ２に応じて起動され、このとき制御部５００からの
信号ＡＯ〜Ａ４に基づいてラッチパルスゲートアレイ６
２５のセットを行う。ラッチパルスゲートアレイ６２５
は、レジスタ部６３０の各レジスタの選択を行うための
もので、レジスタ部６３０のレジスタ個数に応じた数の
ビット数で構成される。本例にあっては、レジスタ部６
３０は各１バイトの２２個の領域を有し、ラッチパルス
ゲートアレイ６２５は各領域に１ビツトを対応させた２
２ビツトの構成とする。すなわち、レジスタセレクタ６
２３がラッチパルスゲートアレイ６２５のピットセット
を行ったときに、そのビットに対応した領域が選択され
ると共に、制御部５００からラッチパルスゲートアレイ
６２５へのリード信号ｎまたはライト信号様の供給に応
じて、選択されたレジスタに対するシステムデータバス
を介してのデータ読出しまたはデータ書込みが行われる
。

レジスタ部６３０において、ＲＡ／Ｄ　ＬおよびＲＡ／
Ｄ　Ｕは、実アドレスデータＲＡ／Ｄの下位および上位
１バイトをそれぞれ格納する実アドレスデータレジスタ
であり、この格納は実アドレス格納制御部６４１によっ
て行われる。

ＤＣＬおよびＤＣ＋１は、表示の水平走査線方向のドツ
ト数（本例では８００　ドツト）の値に対応したデータ
の下位および上位１バイトをそれぞれ格納する水平ドツ
トカウントデータレジスタである。

画像データＤＯ〜Ｄ３の転送開始時に起動されて適宜の
クロツタを計数する水平ドツト数カウンタ６４３は、こ
のレジスタＤＣＬおよびＤＣＵに格納された数値に等し
い計数動作を行ったときにラッチ信号ＬＡＴＨの発生部
６４５に対しその発生を行わせる。

ＤＭは駆動モードレジスタであり、ラインアクセス時ま
たはブロックアクセス時に対応したモードデータが書込
まれる。

ＤＬ　ＬおよびＤＬ　１１はコモンライン選択アドレス
データのレジスタであり、第１５図について示した１６
ビツトのデータにつきそれぞれその下位および上位１バ
イトを格納する。そして、レジスタＤＬ　Ｌに格納され
たデータは、ブロック指定用のアドレスデータＣＡＢ　
、ＣＡ５　（第１５図の第６および第５ビツトに対応）
およびライン指定用のアドレスデータＣＡ４、〜ＣＡＯ
（第１５図の第４〜第０ビツトに対応）として出力され
る。また、レジスタＤＬ　ＩＩに格納されたデータは、
デコーダ部６５０に供給されて、コモン駆動エレメント
３１０の選択用のチップセレクト信号鱈百−〜鱈苔７と
して出力される。

ＣＬＩおよびＤＬ２は、ブロックアクセスモードにおけ
るコモン側ラインの駆動（ライン書込み）に際してコモ
ン側駆動部３００に供給する駆動データを格納する１バ
イトの領域、ＳＬＩおよびＳＬ２は、同じくセグメント
側ラインの駆動に際してセグメント側駆動部２００に供
給する駆動データを格納する１バイトの領域である。

ＣＢｌおよびＣＢ２は、ブロックアクセスモードのブロ
ック消去時におけるコモン側ラインの駆動に際してコモ
ン側駆動部３００に供給する駆動データを格納する１バ
イトの領域、ＳＢＩおよびＳＢ２は同様にセグメント側
駆動部２００に供給する駆動データを格納する１バイト
の領域である。

ＣＣＩおよびＣＣ２は、ラインアクセスモードのライン
書込み時におけるコモン側ラインの駆動に際してコモン
側駆動部３００に供給するデータを格納する１バイトの
領域、ＳＣＩおよびＳＣ２は同様にセグメント側駆動部
２００に供給する駆動データを格納する１バイトの領域
である。

続く３つの１バイト領域は枠駆動部７００のスイッチン
グを行うためのデータを格納した領域であり、４ビツト
毎に分けて、レジスタＦＶＩ、ＦＣＶｃ。

ＦＶ２．ＦＶ３．ＦＳＶｃ、ＦＶ４全４ヲ設アル。

６８１は逓倍器であり、制御部５００からのパルス信号
Ｔａｕｔを例えば２倍に逓倍する。６６３Ａ、６６３Ｂ
。

６６３Ｃおよび６６３ｐは逓倍器６６１の出力の３相、
４相、６相および１２相のリングカウンタであり、１水
平走査期間（１）Ｉ）をそれぞれ４分割、３分割。

２分割および無分割するのに用いる。この分割された期
間を以下ΔＴといい、例えば３分割の場合には３Δ丁で
［１をなすことになる。

６６５はリングカウンタ６６３Ａ〜６６３Ｄの出力から
いずれかを選択するためのマルチプレクサであり、駆動
モードレジスタＤＭの内容に応じて、すなわち１＋１を
何分側して駆動を行うかを示すデータに応じて設定され
る。例えば、３分割の場合には４相リングカウンタ６６
３Ｂの出力を選択する。

６６７はリングカウンタ６６３Ａ〜６６３Ｄの各出力の
４相リングカウンタ、６６９はマルチプレクサ６６５と
同様に設定されるマルチプレクサである。

第１７図はクロックＴｏｕ　ｔ、逓倍器６６１の出力波
形、リングカウンタ６６３＾〜６６３Ｄおよび６６７の
出力波形を示す。すなわち、マルチプレクサ６６５によ
りリングカウンタ６６３Ａ〜６６３Ｄの出力のいずれか
が選択されると、　４ΔＴ／１）１．　３ΔＴ／ＩＨ，
２ΔＴ／ＩＨまたはΔＴ／ＩＨが選択され、その出力波
形は後述のシフトレジスタ部６７３にシフトクロツタと
して供給されてΔτ毎のオン／オフデータの出力がなさ
れる。また、４相リングカウンタ６６７の出力はマルチ
プレクサ６６９によりいずれかが選択されて、この出力
波形がシフトレジスタ部６７３にシフト／ロード信号と
して供給され、選択されている分割数での動作の設定が
行われる。

再び第１６図を参照するに、レジスタ部６３０において
領域ＣＬＩ　、ＣＢＩおよびＣＣＩには、コモン側駆動
部３００に送出するクリア信号ＣＣＬＲおよびイネーブ
ル信号ＣＥＮのΔＴ毎のオン／オフデータを、領域ＣＬ
２　、ＣＢ２およびＣＣ２には、同様に駆動波形規定信
号ＣＭＩおよびＣＭ２のΔＴ毎のオン／オフデータを格
納する。また、領域ＳＬＩ、ＳＢＩおよび５Ｃ１には、
セグメント側駆動部２００に送出するクリア信号πｎお
よびイネーブル信号ＳＥＮのΔＴ毎のオン／オフデータ
を、領域ＳＬ２．ＳＢ２およびＳＣ２には、同様に波形
規定信号ＳＭＩおよびＳＭ２のΔＴ毎のオン／オフデー
タを格納する。

本例においては、各信号用データの格納領域を４ビツト
構成とし、１ビツトを　１Δ丁のオン／オフデータに対
応させておく。すなわち、本例ではＩＨの最大分割数は
４である。

６７１は領域ＣＬＩＮＳＣ２に結合したマルチプレクサ
部であり、駆動モードレジスタＤＭの内容に応じてブロ
ックアクセスモードにおけるライン書込み時、ブロック
消去時およびラインアクセスモードにおけるライン書込
み時の駆動時の信号用データからいずれかを選択する。

このマルチプレクサ部６７１　ニおいて、ＭＰＸ　ｌは
領域ＣＬＩ、ＣＢＩおよびＣＣＩからいずれかの信号Ｃ
ＣＬＲ用の４ビツトデータを選択するマルチプレクサ、
ＭＰＸ２は同じく信号ＣＥＮ用の４ビツトデータを選択
するマルチプレクサ、ＭＰＸ３は領域ＣＬ２　、ＣＢ２
およびＣＣ２からいずれかの信号ＣＭＩ用の４ヒツトデ
ータを選択するマルチプレクサ、ＭＰＸ４は同じく信号
０Ｍ２用の４ビツトデータを選択するマルチプレクサで
ある。また、ＭＰＸ５は領域ＳＬＩ、ＳＢＩおよびＳＣ
Ｉからいずれかの信号Ｓ（：ＬＲ用の４ビツトデータを
選択するマルチプレクサ、ＭＰＸ６は同じく信号ＳＥＮ
用の４ビツトデータを選択するマルチプレクサ、ＭＰＸ
７は領域ＳＬ２．５８２およびＳＣ２からいずれかの信
号ＳＭＩ用の４ビツトデータを選択するマルチプレクサ
、ＭＰＸ８は同じく信号５Ｍ２用の４ビツトデータな選
択するマルチプレクサである。

６７３はマルチプレクサ部６７１　）ＭＰＸＩ　ＮＭＰ
Ｘ８ニ（−れぞれ結合したパラレル／シリアル（Ｐ／Ｓ
）変換用のシフトレジスタＰ／５ｌ−Ｐ１５８を有する
シフトレジスタ部であり、マルチプレクサ６６５の出力
がシフトクロック信号として与えられて１ビツトのオン
／オフデータの出力期間ΔＴが規定される。また、マル
チプレクサ６６９の出力が設定された分割数での動作を
行うためのプリセット信号として与えられる。

６７５はシフトレジスタＰ／Ｓｌ〜Ｐ／Ｓ８にそれぞれ
結合したマルチプレクサＭＰＸＩＩ　ＮＭＰＸ１８を有
するマルチプレクサ部であり、レジスタＣＬＩ〜ＳＣ２
に格納された各信号の４ビツトのオン／オフデータのビ
ット選択データ（レジスタＤＭに格納）に基づいて、　
Ｐ／Ｓ変換されたオン／オフデータを出力する。

６７７はレジスタＦＶＩ、ＦＣＶｃ、ＦＶ２．ＦＶ３．
ＦＳＶｃ、ＦＶ４　ニ関して上記シフトレジスタ部６７
３およびマルチプレクサ部６７５と同様の処理を行う出
力部、６８０は信号ＤＡＣＴおよびＦＥＮに応じて開放
され、枠駆動部７００にスイッチ信号Ｖｌ　〜Ｖ４．　
（：ＶｃおよびＳＶｃ　’ｉｒ：導くゲートアレイであ
る。

６９０はＤ／Ａ変換部９００のチップセレクト信号ＤＳ
Ｌの付勢に応じて、すなわちＤ／＾変換部９００のアク
セスに際して信号ＭＲを制御部５００に送出し、ＣＰＵ
５Ｑ１が発生するクロックＥのパルス幅を変更させるＭ
Ｒ発生部である。

（４，５）　Ａ／Ｄ変換部 第１８図はＡ／Ｄ変換部９５０の一構成例を示す。ここ
で、９５１はＡ／Ｄ変換器、９５３は温度センサ４００
の検出信号をＡ／Ｄ変換器９５１に適合するレベルに増
幅する増幅器である。

温度検出に際しては、制御部５００はデータ出力部６０
０のデバイスセレクタ６２１を介しチップセレクト信号
面「を供給すると共に、ライト信ｑＷＲ（ここではＡＤ
ＷＲとして図示）を送出する。これに応じてＡ／Ｄ変換
器９５１は温度センサ４００から増幅器９５３を介して
得られるアナログ量の温度検出信号のディジタル量への
変換を行い、その終了時に信号面を付勢してＡ／Ｄ変換
の終了を制御部５００に通知する。

制御部５００ではこれに応じてＡ／Ｄ変換器９５１にリ
ード信号ｎ（ここではＡＤＲＤとして図示）を供給し、
これに伴りてＡ／Ｄ変換器９５１はディジタル量の温度
データを信号ＤＤＯ−ＤＤ７としてシステムバスを介し
制御部５００に送出する。

温度検出のタイミングは、有効表示領域１０４の先頭ラ
インから最終ラインまでの表示を絶えずリフレッシュす
るリフレッシュ駆動を行う場合には最終ライン駆動終了
から先頭ライン駆動開始までの垂直帰線期間に行うこと
ができる。また、表示データの変更が生じたときにその
ブロックまたはラインのみを書換える部分書換え駆動を
行う場合には、例えばタイマ割込みにより定期的に行う
ようにすることができる。

（４，６）　Ｄ／Ａ変換部および電源コントローラ第１
９図はＤ／Ａ変換部９００および電源コントローラ８０
０の一構成例を示す。

Ｄ／Ａ変換部９００において、９０１はＤ／Ａ変換器、
９０３はその出力を次段に適合するように増幅する増幅
器である。

電源コントローラ８００において、８１Ｑ、８２０，８
２５゜８３０および８４０は、それぞれ、電圧信号Ｖｌ
、Ｖ２゜Ｖｌｌ：、Ｖ３およびｖ４を発生するための可
変ゲイン増幅器であり、電圧Ｖｌは増幅器９０３の出力
を増幅器８１０に導くことにより、電圧Ｖ２．ＶＣ，Ｖ
３およびｖ４は増幅器８１０の出力をそれぞれ増幅器８
２０，８２５．８３０および８４０に導くことにより生
成する。８２１は増幅器８１０と８２０との間に介挿し
たインバータ、８４１は増幅器８１０と８４０　との間
に介挿したインバータである。

ここで、電圧ｖ１およびｖ２は、コモン側駆動部３００
に供給するそれぞれ正および負の駆動電圧、電圧ｖ３お
よびｖ４は、セグメント側駆動部２００に供給するそれ
ぞれ正および負の駆動電圧、電圧ＶＣは各駆動部２００
，３００に与える基準電位である。

また、これら電圧信号は枠駆動部７００にも供給する。

本例にあっては、ＶＣを固定とし、このＶＣに対すルＶ
ｌ、Ｖ２．Ｖ（：、Ｖ３．Ｖ４）差挟ノ比が、２ニー２
：Ｃ１１ニー１となるように各増幅器８１０，８２０，
８２５，８３０および８４０のゲイン調整を予め行って
おく。

温度に応じた駆動電圧の変更設定に際しては、制御部５
００はデータ出力部６００のデバイスセレクタ６２１を
介しチップセレクト信号ＤＳｌを供給し、Ｄ／Ａ変換器
９０１の選択を行う。ここでＤ／Ａ変換器９０１の動作
の基本クロックが制御部５００とは異なるものであれば
、信号０５１がデータ出力部６００に配置したＭＲ光発
生６９０にも供給されて信号ＭＲが発生ずるので、制御
部５００は適切なりロック信号ＥをＤ／Ａ変換器９０１
に供給する。而して制御部５００はライト信号ＷＲ（こ
こではＤＡＷＲとして図示）を付勢すると共に、変更設
定用のディジタルデータをＤＤＯ〜ＤＤ７　としてシス
テムバスを介しＤ／Ａ変換器９０１に供給する。これに
応じてＤ／Ａ変換器９０１は当該データをアナログ信号
に変換し、増幅器９０３を介して出力する。

これにより、増幅器８１０は電圧Ｖｌを発生ずるととも
に、Ｖｌに対して上記比を有する電圧Ｖ２．ＶＣ，Ｖ３
およびｖ４が生成される。

なお、第１９図の例では電圧Ｖｌに応じて電圧■２等が
生成されるものとしたが、増幅器９０３の出力を各別に
各可変ゲイン増幅器８１０，８２０，８２５，８３０お
よび８４０に導くようにしてもよい。また、ゲインの調
整をプログラマフルに行うことのできる可変ゲイン増幅
器を用いてもよい。また、電源コントローラ８００の構
成は、各駆動部２００．３００等の駆動の態様に応じて
、多値の電圧を発生できるものであれば、上記構成にの
み限られず種々のものとすることができるのは言うゝま
でもない。

（４，７）枠駆動部 第２０図は枠駆動部７００の一構成例を示す。ここで、
７１０，７１５，７２０，７３０，７３５および７４０
は、それぞれ、電圧信号Ｖｌ、ＶＣ，Ｖ２．Ｖ３．ＶＣ
およびｖ４ノ供給路をオン／オフするスイッチであり、
データ出力部６００のゲートアレイ６８０からインバー
タ７１１，７１６゜７２１．７３１．７３６および７４
１を介して供給されるスイッチ信号省、かＪｃ　、　Ｖ
２．い、−およびｉにより制御される。

枠駆動に際しては、データ出力部６００のレジスタ部６
３０に設けられたレジスタＦＶＩ、ＦＣＶｃおよびＦＶ
２の内容に応じて、すなわち信号有、屯７およびｖ２の
状態に応じてスイッチ７１０，７１５および７２０が切
換えられ、Ｖｌ、Ｖに、Ｖ２の３値をとる波形の信号を
コモンラインに平行な枠周透明電極１５１に印加するこ
とができる。また、レジスタＦＶ３．ＦＳＶｃおよびＦ
Ｖ４の内容に応じて、すなわち信号Ｖ３．５Ｖｃ−およ
びｖ４の状態に応じてスイッチ７３０，７３５および７
４０が切換えられ、Ｖ３．Ｖ（：およびｖ４の３値をと
る波形の信号をセグメントラインに平行な枠周透明電極
１５０に印加することが可能となる。

（４，８）表示器駆動部 （４，８，１）セグメント側駆動部 第２１図はセグメント側駆動部２００を構成するセグメ
ント駆動エレメント２１０の概略構成例を示す。ここで
、２２０は４ビツトパラレルの画像データ００〜０３を
順次人力し、８０ビツトパラレルのデータに整列させる
４×２０ビツトのシフトレジスタであり、シフトクロッ
ク５ＣＬＫの入力に応じて動作する。２３０は８０ビツ
トのラッチ部であり、画像データＤＯ〜Ｄ３が次段のセ
グメント駆動エレメント２１０のシフトレジスタ２２０
に導かれて行き、１０個のエレメント２１０のシフトレ
ジスタ２２０すべてに８０ビツトパラレルのデータが整
列したときに、すなわちデータ出力部６００の■ｎ発生
部６４５よりラッチ信号ＬＡＴＨが与えられたとぎに８
０ビツトパラレルのデータをラッチする。

２４０はデータ出力部６００からの信号面、巨ＳＭＩお
よび５Ｍ２を受容し、所定の論理演算を行う人力論理回
路、２５０は人力論理回路２４０の演算データからラッ
チ部２３０の各ビットデータの内容に応じた各セグメン
ト駆動波形の規定データを発生する制御論理部である。

２６０は制御論理部２５０が発生するデータのレベルシ
フトを行うレベルシフタおよびバッファを有するスイッ
チ信号出力部、２７０は電圧信号Ｖ３．ＶＣおよびｖ４
を受容し、スイッチ信号出力部２６０の出力に応じてス
イッチングされてセグメントライン５８０〜５１にＶ３
．　ＶＣまたはｖ４を導くドライバである。

第２２図は第２１図示のセグメント駆動エレメント２１
０の詳細な構成例を示す。シフトレジスタ２２０におい
て、２２１は１ビツトすなわち１セグメントラインに対
応したＤ型のフリップフロップ、ラッチ部２３０におい
て２３１はラッチ回路である。また、スイッチ信号出力
部２６０において２６１はレベルシフタ、ドライバ２７
０において２７５．２７３および２７４はスイッチ信号
出力部２６０からのスイッチ信号に応じて、それぞれ、
電圧ＶＣ，Ｖ３およびｖ４の供給経路をオン／オフする
スイッチである。

（４，８，２）コモン側駆動部 第２３図および第２４図は、コモン側駆動部３００を構
成するコモン駆動エレメント３１０の概略構成例および
詳細な構成例をそれぞれ示す。ここで、３４０は入力論
理回路であり、データ出力部６００のデコーダ部６５０
からチップセレクト信号Ｃ５が与えられたときに、信号
ＣＡ５　、ＣＡ６　、ＣＥＮによりブロック選択を行う
他、ライン選択用信号ＣＡＯ〜ＣＡ４　、信号１ｃＬＲ
，ＣＭＩおよびＣＭ２を受容して所定の論理調整を行う
。

３４５は人力論理回路３４０から供給される信号ＣＡＯ
〜ＣＡ４に係るラインデータを基に駆動すべきコモンラ
インの選択を行うデコーダ部であり、１つのエレメント
３１０において８０ラインの選択が可能である。本例に
おいては２０ラインを１ブロツクとし、１つのエレメン
ト３１０には４つのブロックを割当てており、第２４図
にあってはデコーダ部３４５を２０ライン分のデコード
を行う部分毎に破線にて囲んである。

３５０は制御論理部であり、入力論理回路３４０が供給
する信号ＣＭＩ　、ＣＭ２およびＣにＬＲに係る駆動デ
ータから、入力論理回路３４０が選択したブロック、あ
るいはさらにデコーダ部３４５が選択したラインの駆動
波形規定データを発生する。

３６０は制御論理部２５０が発生するデータのレベル変
換を行うレベルコンバータおよびバッファを有するスイ
ッチ信号出力部、３７０は電圧信号Ｖｌ。

ＶＣおよびｖ２を受容し、スイッチ信号出力部３６０の
出力に応じてスイッチングされ、コモンラインＣ１〜Ｃ
８０にＶｌ、　ＶＣまたはｖ４を選択的に供給するドラ
イバである。

本例においてはかかる構成のコモン側エレメント３１Ｏ
を５個備えており、すなわち有効表示領域１０４には４
００本のコモンラインが対応する。

なお、第２４図において３６１はレベルコンバータ、３
７５，３７１および３７２は、スイッチ信号出力部３６
０からのスイッチ信号に応じて、それぞれ、電圧ＶＣ，
Ｖｌおよびｖ２の供給経路をオン／オフするスイッチで
ある。

（４，９）駆動波形 （４，９，１）表示器の概略 第２５図は表示器１００を模式的に示す。ここで、ｃｏ
ｍおよびｓｅｇは、それぞれ、上部基板１１０に設けた
コモン側透明電極１１４に対応するコモンラインおよび
下部基板１２０に設けたセグメント側透明電極１２４に
対応するセグメントラインであり、これらの間にＦＬＣ
が設けられている。Ｆ　ｃｏｍおよびＦｓｅｇは、それ
ぞれ、コモンラインＣ０Ｉ１１の配設範囲の両側にコモ
ンラインｃｏｍと平行に設けた枠周コモンライン、およ
びセグメントラインｓｅｇの配設範囲の両側にセグメン
トラインｓｅｇと平行に設けた枠周セグメントラインで
ある。而して、コモンラインＣＯＩ！ｌとセグメントラ
インｓｅｇとの第２５図上の交叉部分の集合に対応した
表示画面１０２上の領域が有効表示領域１０４をなし、
枠周コモンラインＦ　ｃｏｗと枠周セグメントラインＦ
ｓｅｇおよびセグメントラインｓｅｇとの交叉部分、並
びに枠周セグメントラインＦｓｅｇとコモンラインｃｏ
ｍとの交叉部分の集合が有効表示領域１０４外の枠部１
０６をなす。

なお、第２５図においては、簡略化のためにコモンライ
ンｃｏｍおよびセグメントラインｓｅｇを各４木ずつ、
枠周コモンラインＦｃｏｍおよび枠周セグメントライン
Ｆｓｅｇを両側に各１木ずつ示しているが、本実施例に
おいてコモンラインｃａｍは４００本、セグメントライ
ンｓｅｇは８００本配置されて１木ずつ駆動可能であり
、枠周コモンラインＦ　ｃｏｗおよび枠周セグメントラ
インＦｓｅｇは両側に１６木ずつ配置されて一括駆動さ
れるのは前述の通りである。

（４，９，２）表示器の駆動態様 本実施例において、表示器１００は次のように駆動され
る。

有効表示領域１０４に関しては、上記（３，５）におい
て述べたように、ブロックアクセスモードにおいては、
まずブロック消去がなされ、次いでライン毎の書込みが
なされる。また、ラインアクセスモードにおいては、ラ
イン毎の書込みのみが行われる。本例においては、領域
１０４を、ブロックアクセスモードにおけるブロック消
去時と、同モードにおけるライン書込み時と、ラインア
クセスモードにおけるライン書込み時とで異った波形で
駆動する。

枠部１０６に関しては、枠周コモンラインＦ　ｃｏｍに
沿った枠部（以下横枠という）と枠周セグメントライン
Ｆｓｅｇに沿った枠部（以下縦枠という）とを異フた時
点で、かつ異フた波形で駆動する。すなわち、横枠に関
しては有効表示領域の非アクセス時（例えばリフレッシ
ュ駆動時においては垂直帰線期間、部分書換え時にはタ
イマによる割込み時）においてラインＦ　ｃｏｍとライ
ンＦｓｅｇおよびｓｅｇとを駆動することにより形成し
、縦枠に関してはいずれのそ−ドにおいてもライン書込
み時にコモンラインｃｏａｔの駆動波形に合せた波形で
枠周セグメントラインＦｓｅｇを駆動することにより、
コモンラインｃｏＩ１１との協働で形成されるようにす
る。

（４，９，３）有効表示領域の駆動波形本実施例におい
ては、１水平走査期間（ＩＨ）を３分割し、それぞれの
ΔＴの期間においてコモンラインｃｏＩ１１にはＶｌ、
ＶＣまたはｖ２が、セグメントラインｓｅｇにはＶ３．
ＶＣまたはｖ４が供給されるようにする駆動を行う。

第１表はデータ出力部６００のレジスタ部６３０におけ
るレジスタ領域ＣＬＩ〜ＳＣ２に設定するデータの一例
を示す。表において°×”は未使用のビットであり、本
例では第３３図につき後述する処理手順の起動時におい
てレジスタ領域ＣＬ１〜ＳＢ２の第６〜第４ビツトおよ
び第２〜第Ｏビツトにそれぞれ第１表に示す所定のデー
タが展開されるようにする。そして一方では、処理手順
実行の過程において適宜、駆動モードのレジスタ領域Ｄ
Ｍにブロックアクセスモードにおけるブロック消去と、
同モードにおけるライン書込みと、ラインアクセスモー
ドにおけるライン書込みとを弁別してマルチプレクサ部
６７１がレジスタＣＢＩ　Ｎ５Ｂ２　、レジスタＣＬＩ
〜ＳＬ２またはレジスタｃｃｔ　ＮＳＣ２を選択するよ
うにするデータと、マルチプレクサ６６５および６６９
を切換え、ｂｉｔ　６〜４あるいはｂ−ｉｔ２〜０の３
ビツトが選択されて１ビツトが順次ΔＴの期間出力され
るようにするデータとを格納する。

第２表　コモン駆動エレメント３１０の真理値表第３表
　セグメント駆動エレメント２１０の真理値表第２表お
よび第３表は、それぞれ、コモン駆動エレメント３１０
およびセグメント駆動エレメントの真理値表を示す。こ
れら表において、°×”は°１”または°０”のいずれ
であっても選択される駆動電圧■が影響を受けない場合
である。また、第３表においてＱは１ビツトの画像デー
タ、すなわちラッチ部２３０のラッチ２３１（第２２図
参照）から出力される画像データであり、Ｑ＝Ｏで白デ
ータが、Ｑ＝１で黒データが出力されるものとする。

第２６図（Ａ）は、レジスタＣＤＩおよびＣＢ２の内容
（第１表参照）による信号ＣＥＮ、ＣＣＬＲ，ＣＭＩ、
０Ｍ２の波形とコモン駆動ニレメンｌ−３１０のロジッ
ク（第２表参照）によってコモンラインｃｏｍに印加さ
れる電圧信号■の波形とを示す。また、同図（Ｂ）は、
レジスタＳＢＩおよびＳＢ２の内容（第１表参照）によ
る信号ＳＥＮ、５ＣＬＲ，ＳＭＩ　、５Ｍ２の波形と、
セグメント駆動エレメント２１０のロジック（第３表参
照）によってセグメントラインＳｅｇに印加される電圧
信号Ｖの波形とを示す。

従って、ブロックアクセスモードのブロック消去時には
、チップセレクト信号己により選択されたエレメント３
１０の駆動に係り信号ＣＡ５．ＣＡ６により選択された
ブロックにおいてコモンラインｃｏｍとセグメントライ
ンｓｅｇとの交叉点には、それぞれのラインへの印加電
圧の差分、すなわち、第２７図に示すような電圧信号の
合成波形が加えられることになる。そして、期間ΔＴに
わたって印加される電圧の値３ＶＯにより当該ブロック
の情報はすべて白データにクリアされる。

なお、このとき、ΔＴないしＩＩ＋と電圧ｖ１〜Ｖ４．
Ｖ（：とは温度に応じて補正されているのは前述の通り
である。

第２８図（＾）は、レジスタＣＬＩおよびＣ１，２の内
容による各信号ＣＥＮ等の波形と、コモン駆動エレメン
ト３１０のロジックによってコモンラインｃｏｉｎに印
加される電圧信号■の波形とを示す。同図（Ｂ）は、レ
ジスタＳＬ！およびＳＬ２の内容による各信号ＳＥＮ　
等の波形と、セグメント駆動ニレメンｌ−２１０のロジ
ックおよび画像データの内容（Ｑ）によってセグメント
ラインｓｅｇに印加される波形とを示す。

従フて、ブロックアクセスモードのライン書込み時には
、チップセレクト信号Ｃ５および信号ＣＡ５　。

ＣＡ６により選択されたエレメント３１０のブロックに
おいて信号ＣＡＬ〜ＣＡ４により選択されたコモンライ
ンｃａｍとセグメントラインｓｅｇとの交叉点には、第
２９図（Ａ）または（Ｂ）　に示す電圧信号の合成波形
が加えられることになる。ここで、第２９図（Ａ）　　
に示すような波形が印加される点では、表示データの変
更は生じない。すなわち、その点は先に行ったブロック
消去によって白データとなった状態を保持する。一方、
第２９図（Ｂ）　　に示すような波形が印加される点で
は、最初の期間ΔＴにわたって印加される電圧値３ＶＯ
により白データが得られる状態となるが、続く期間ΔＴ
にわたって印加される電圧−３ＶＯにより表示データが
反転して黒となる。

第３０図（Ａ）は、レジスタＣＣ１およびＣＣ２の内容
による各信号ＣＥＮ等の波形と、コモン駆動エレメント
３１０のロジックによってコモンラインｃｏｍに印加さ
れる電圧信号Ｖの波形を示す。同図（Ｂ）は、レジスタ
ＳＣＩおよびＳＣ２の内容による各信号ＳＥＮ等の波形
と、セグメント駆動エレメント２１０のロジックおよび
画像データの内容（Ｑ）によってセグメントラインｓｅ
ｇに印加される波形とを示す。

これにより、ラインアクセスモードのライン書込み時に
は、選択されたコモンラインｃｏＩ１１とセグメントラ
インｓｅｇとの交叉点には、第３１図（Ａ）または（Ｂ
）に示す電圧信号の合成波形が加えられる。ここで、第
３１図（Ａ）　に示すような波形の電圧信号が印加され
る点では、最初の期間ΔＴおよび次の期間ΔＴにわたっ
てそれぞれ印加される電圧２ＶＯおよびｖＯにより、白
データを得る条件の閾値を越え、最後の期間ΔＴに印加
される電圧ｖ４では黒データを得る条件の閾値を越えな
いので、表示は白となる。また、同図（Ｂ）に示す波形
が印加される点では、最初の２ΔＴの期間で表示が白と
なるが、最後の期間ΔＴに印加される電圧−３ＶＯによ
って表示が反転し、黒データが表示されることになる。

（４，９，４）枠駆動の態様 本例においては、前述のように、横棒については垂直帰
線期間または定期的に、Ａ／Ｄ変換部９５０の駆動開始
と同時に形成し、縦枠については有効表示領域１０４の
ライン書込み時に形成する。また、粋は有効表示領域１
０４の背景色と同色、すなわち情報を黒で表示する場合
には白色で設りるようにする。

第４表は枠駆動部７００のスイッチングを行って枠形成
を行うためにレジスタＦＶＩ、ＦＣＶｃ、ＦＶ２゜ＦＶ
３　、ＦＳＶｃおよびＦＶ４に設定するデータを示す。

ここで、枠周コモンラインＦｃｏｍに関しては、有効表
示領域１０４の駆動からはほぼ独立したものであるから
、各データＶｌ、　ＣＶｃおよび五の内容の変更設定は
行わない。本例では、枠周コモンラインＦｃｏｍの駆動
データとして、横枠形成時に第２６図（Ａ）に示すコモ
ンラインＣＯｍの駆動波形と等しい波形が得られるよう
に設定を行っておく。

一方、枠周セグメントラインＦｓｅｇに関しては、横枠
形成時と、ブロックアクセスモードのライン書込み時に
おける縦枠形成時と、ラインアクセスモートにおけるラ
イン書込み時とで枠周コモンラインＦｃｏＩ１１ないし
はコモンラインｃｏｍの駆動波形が異なることから、そ
れぞれに合せて白データが表示されるように各レジスタ
ＦＶ３．ＦＶ４およびＦＳＶｃの変更設定を行う。

具体的には、枠周セグメントラインＦｓｅｇの駆動デー
タとして、横枠形成時には第２６図（Ｂ）に示すセグメ
ントラインｓｅｇの駆動波形と等しい波形が、ブロック
アクセスモードのライン書込み時における縦枠形成時に
は第２８図（Ｂ）に示すセグメントラインｓｅｇのＱ＝
０のときの駆動波形と等しい波形が、ラインアクセスモ
ードのライン書込み時における縦枠形成時には第３０図
（Ｂ）に示すセグメントラインｓｅｇのＱ＝Ｏのときの
駆動波形と等しい波形が得られるように変更設定を行う
。

この結果、横枠については第２７図示の波形で駆動され
て形成され、縦枠についてはブロックアクセスモードま
たはラインアクセスモードにおいて、それぞれ、第２９
図（Ａ）または第３１図（＾）に示す波形で駆動されで
形成されることになる。

（５）表示制御 （５，１）制御手順の概要 本例に係る表示制御の主要な特長は２つある。

１つには、表示制御装置５０側からワードプロセッサ本
体１へ、Ｂｕｓｙ信号を送ることによってデータの授受
と表示画面１０２の動作との同期をとることである。こ
れは、木質的には、ＦＬＣを用いた表示素子が、その動
作を有効とするために温度によって１水平走査期間が変
化するようにしたことに起因している。

２つには、通常のワードプロセッサが画像データのみを
順次、周期的かつ連続的に（いわゆるリフレッシュモー
ドで）転送するのに対して、本例のワードプロセッサ本
体１は画像データの前に、かかるデータによって駆動さ
れる画素を指定するためのアドレスデータを転送するこ
とであり、さらには、これらデータをリフレッシュモー
ドではなく、アドレスデータによって特定の部分のみの
画像データを転送して駆動することを可能とするもので
ある。これはＦＬＣを用いた表示素子が記憶性を有する
ことによって、情報の更新が必要な画素のみをアクセス
すれば足りるということに由来している。

なお、上記表示制御を可能とするために、本例のワード
プロセッサ本体１は、通常のワードプロセッサが有する
機能に加え、Ｂｕｓｙ信号を受は取ってアドレスデータ
の転送を中止する、およびアドレスデータを例えば水平
同期信号にのせて転送する、機能を有するものである。

上記表示制御における特長、特に２番目の特長を有効に
用いることにより、以下で示す２つの表示制御形態が実
施される。

すなわち、ブロックアクセスとラインアクセスである。

ブロックアクセスとは、例えば、走査電極線２０本を１
ブロツクとし、有効表示領域１０４の１ブロツク分の画
面を１度に消去し、かかるブロックを例えば全「白」と
して、以下、順次ブロックの１走査線毎に情報のアクセ
スを行い、文字等を書き込むものである。これに対して
、ラインアクセスは１走査線毎にアクセスを行い、情報
の書き込みを行うものであり、予め全「白」にすること
はない。

これら表示制御形態をプログラムフローで示したのが第
３２図であり、以下、第３２図を参照して、本例におけ
る表示制御の概要を説明する。

第３２図において、まず、ワードプロセッサ本体ｌの電
源が°’ＯＮ”となると、 ＩＮ１丁ルーチンが自動的に開始される（ステップ５１
０１）。ここでは、Ｂｕｓｙ信号を°’ＯＮ”としてパ
ワーＯＮ時におけるそれぞれ枠１０６の駆動、有効表示
領域１０４の消去およびそのための温度補償が行われ、
最後にＢｕｓｙ信号を“’ＯＦＦ”として割り込み要求
ＩＲＱＩまたはＩｎＯ２が来るまで待つ。この割込み要
求ＩＲＱＩまたはＩｎＯ２は、ワードプロセッサ本体１
カ）らアドレスデータが転送されることによって発生さ
れるものであり、アドレスデータが来なければプログラ
ムは実行されず、表示画面１０２に止まったままである
。

次に、アドレスデータが転送されて割り込み要求がかか
ると、この内部割り込み要求が面か、あるいはＩｎＯ２
かに応じて、ステップ５１０２の手順により、面であれ
ばＬＳＴＡＩＩＴルーチンへ、面であればＢＳＴＡＲＴ
ルーチンへ、それぞれ進む。この分岐によって、上述し
たブロックアクセスかラインアクセスかが別れる。すな
わちＬＳＴＡＲＴルーチンへ進めばラインアクセスとな
り、ＢＳＴＡＲＴルーチンへ進めばブロックアクセスと
なる。

ところで、ＩＲＱＩあるいはＩｎＯ２の設定は、本例に
あっては、表示制御装置本体５０の適切な部位に配設さ
れた切換手段５２０によフて、予め手動で行われる。

かかる切換手段５２０によってラインアクセスモードに
設定され、面が発生したとき、 ＬＳＴＡＲＴルーチンが起動され、かかるプログラムが
実行される。ここで、データ出力部６００から、転送さ
れたアドレスデータを読み、このアドレスが有効表示領
域１０４の最終ラインのものかどうかを判断する（ステ
ップ５１０３および５１０４）。ここで、最終ラインで
はないとぎ、 ＬＬＩＮＥルーヂンへプログラム実行が分岐する。

ここでは、Ｂｕｓｙ侶号を信号ＯＮ”とし、アドレスデ
ータの次に転送される画像データに基づき、１走査線分
のライン書き込みを行う。次に、Ｂｕｓｙ信号を”ＯＦ
Ｆ“として、割り込み要求面を待つ（ステップ５１０５
）　、　ＩＲＱ１カ供給サレルと再びＬＳＴＡＲＴルー
チンが起動される。

ステップ５１０４でアドレスデータが最終ラインのもの
であれば、 ＦＬＬＩＮＥルーチンへプログラム実行が分岐する。

ここでは転送された画像データを基に、最終ラインのラ
イン書き込みを行う。次に枠駆動および温度補償データ
の更新を行い、Ｂｕｓｙ信号を°’ＯＦＦ”として、割
り込み要求面を待つ（ステップＳ２０δ）。ここで、割
り込み要求面があると、再びＬＳＴＡＲＴルーチンが起
動される。以上のような手順で、ラインアクセスモード
での表示制御が行われる。

一方、上述した切換手段５２０によってブロックアクセ
スモードに設定された場合、アドレスデータ転送によっ
て、面が発生したとき、 ＢＳＴＡＲＴルーチンが起動される。ここでは、Ｂｕｓ
ｙ信号を’ＯＮ″とし、転送されたアドレスデータを読
み、かかるデータがブロックの先頭ラインか、有効表示
領域１０４の最終ラインか、あるいは上記以外のライン
か、を判断する（ステップ５１０７および５１ｏｓ）。

ここで、アドレスデータが先頭ラインで、最終ラインで
もないとき、 ＬＩＮＥルーチンへ分岐する。ここでは、転送された画
像データを基に１ライン分のライン書き込みを行う。次
に、Ｂｕｓｙ信号を”ＯＦＦ”として、割り込み要求を
待つ（ステップ５１０９）。ここで、内部割り込み要求
面があると、再びＢＳＴＡＲＴルーチンが起動される。

ステップ５１０８でアドレスデータが有効表示領域１０
４の最終ラインであると、 ＦＬＩＮＥルーチンへ実行が分岐する。ここでは、１ラ
イン分のライン書き込みを行う。次に、枠駆動および温
度補償データの更新を行ない、Ｂｕｓｙ信号を°’ＯＦ
Ｆ”として、割り込み要求を待つ（ステップ５１１０）
。ここで、割り込み要求ＩＲＱ２があると再びＢＳＴＡ
ＲＴルーチンが起動される。

ステップ５１０８で、アドレスデータがブロックの先頭
ラインであれば、 ＢＬＯＣにルーチンへ実行が分岐する。ここでは、アド
レスで指示されたラインの属するブロック全てを消去し
、かかるブロックの領域を「白」とする（ステップ５ｉ
ｌｌ）。次にＬＩＮＥルーチン（ステップ５１０９）へ
進み、前述したのと同様な処理を行う。上述したような
手順で、ブロックアクセスモードでの表示制御を行い、
情報の書き込みを行う。

また、ワードプロセッサ本体ｌがパワーダウン信号ＰＤ
ＯＷＮを制御部５００へ送出すると、この信号によって
、ノンマスカブル割り込み要求ＮＭＩ　カカかり、ＰＷ
ＯＦＦが起動される。ここでは、Ｂｕｓｙ信号を’ＯＮ
”とし、有効表示領域１０４の消去を行い、全ての領域
を「白」とする。次に、パワーステータス信号およびＢ
ｕｓｙ信号を°’ＯＦＦ”とし、これによりワードプロ
セッサ本体１の電源が遮断される（ステップ５１１２）
。

上述したことから明らかなように、表示制御の２つの形
態、すなわち、ブロックアクセスおよびラインアクセス
のいずれの形態が実施されたとしても、アドレスデータ
が、全有効表示領域に亘って順次、周期的かつ連続的に
転送されてくる場合には、リフレッシュ駆動となり、ま
た、ある所定の部分のアドレスデータが間欠的に転送さ
れてくるのであれば、部分書き換え駆動となる。

なお、以下で記述する制御手順の詳細においては、本体
１側からは、アドレスデータおよび画像データをリフレ
ッシュモードで転送してくることを前提として説明を行
う。

（５，２）制御手順の詳細 （５，２，１）電源オン（初期時） ワードプロセッサ本体１の電源がオンとされたとき、自
動釣に起動される処理について、第３３図および第３４
図を参照して説明する。

第３３図は、起動される処理のフローチャートを示し、
これは第３２図にて前述したＩＮＩＴルーチンである。

第３４図は、ＩＮＩＴルーチンおよび後述するＰＷＯＦ
Ｆルーチンのタイムチャートを示しており、以下、ステ
ップ毎に制御部５００が行う処理について説明する。

５２０１： パワースティタス（Ｐ　０Ｎ１０ＦＦ）信号な°’ＯＮ
”、および信号Ｌｉｇｈｔを’ＯＦＦ”とし、同時にデ
ータ出力部６００を介してＢｕｓｙ信号を’ＯＮ”　と
してワードプロセッサ本体１へ出力する。このＢｕｓｙ
信号を出力している間、ワードプロセッサ本体１からア
ドレスデータは転送されない。これは、ＦＬＣ表示素子
を有効に駆動するために、１水平走査期間を温度によっ
て変化させていることに由来する。すなわち、有効表示
領域１０４でのＦＬＣ表示素子駆動時間と、ワードプロ
セッサ本体１からのデータ転送時間、換言すればワード
プロセッサ本体１内のＶＲＡＭ動作時間との同期が完全
にとれないために、表示制御装置本体５０側がＢｕｓｙ
信号を出力することによって、同期をとっているもので
ある（第３４図１時点■：以下数字のみ記す）。

５２０３　　： データ出力部６００のレジスタ部６３０内の所定領域に
、初期枠部駆動および有効表示領域駆動用の駆動波形発
生制御データを設定する。これは、制御部５００内のＲ
ＯＭ５０３に格納された波形発生制御データを、第１表
および第４表のようにデータ出力部６００のレジスタ部
６３０に設定するものである。

５２０５： 初期枠駆動のための駆動電圧値および１水平走査期間の
基本となるシステムクロックのそれぞれデータを、Ｄ／
Ａ変換部９００および制御部５００のタイマＴＭＲ２に
おけるレジスタＴＣＯＮＲに設定する。また、ブロック
アクセス、ラインアクセスおよびパワーオン／オフ時に
おけるブロックアクセスそれぞれの基本タイムデータを
設定する。

Ｓ　２０７　： 制御部５００は、データ出力部６００から枠駆動部７０
０へ枠駆動制御データを転送し、これに基づき枠駆動部
７００は枠駆動を行う。かかる駆動によって、枠部１０
６の画質を良好なものとし、表示画面１０２を常に良好
な状態に保つ。これは、有効表示領域１０４を駆動して
いる間に、枠１０６にも電圧が印加されて光の透過率が
変化し、枠１０６の一部が７蜀って画質の劣化を招かな
いようにするためである。

また、本例にあっては、枠部１０６を「白（光源ＦＬか
らの光を透過する配向状態）」、有効表示領域１０４を
「白（光を透過する状態）」となし、文字情報等を「黒
Ｊで表示するものとする。なお、これら表示における「
黒」および「白」による画定は上側に限られたものでな
く、「黒」と「白」とを反転した表示も、あるいは、枠
１（１６と有効表示領域１０４とを区別する表示も、本
例に係る装置によって可能である。

本ステップ５２０７における枠駆動は、１水平走査期間
に亘って行われるものであるが、この間には、第２図中
、下部ガラス基板１２０に配設された枠周透明電極１５
０およびセグメント電極１２４と、上部ガラス基板１］
０に配設されて、コモン電極１１４と平行な枠周透明電
極１５１とに電圧信号を印加して駆動を行う。従って、
枠部全ての駆動がこの間になされるものではなく、残余
の枠部（縦枠）の駆動は、ステップ５２１３にて後述す
る有効表示領域１０４の消去時に、コモン電極を併用す
ることによって行われる。

また、本ステップでは、上述した枠駆動と同時にＡ１０
変換が行われる。かかる＾／Ｄ変換は、温度センサ４０
０で検出された表示画面１０２の周囲温度情報、すなわ
ちＦＬＣ温度情報を、Ａ／Ｄ変換部９５０で読込み、デ
ィジタルデータに変換するものである（時点■および■
）。

５２０９　　： 温度補償を行う。すなわち、上記で得られた＾／Ｄ変換
データを読み、制御部５００内のＲＯＭ５０３に格納さ
れたルックアップテーブル（第１２図）を参照し、温度
補償された駆動電圧Ｖ、システムクロック、ディレィデ
ータをそれぞれ得る。

上述した処理を、第３５図を参照し、以下で詳細に説明
する。第３５図はへ／Ｄ変換データを駆動電圧Ｖ、１水
平走査期間の基本となるシステムクロック、各ディレィ
タイムにそれぞれ変換するときのアルゴリズム、および
ルックアップテーブルを示しており、例えば同図に示す
温度データ８０Ｈが得られたとする。この８０Ｈは、テ
ーブルにおけるアドレス下位ビットを示しているもので
あり、先のＡ／Ｄ変換においては、アナログ温度データ
をアドレス下位ビットに対応するディジタル温度データ
に変換する操作を行っている。

ここで、制御部５００の演算装置ＡＬＩＩは、データ０
０８０　Ｈに、駆動電圧データテーブルエリア（Ｄ／Ａ
変換部関連データエリア）のアドレス上位ビットデータ
に相当するＥ９００１をオフセットする。これにより、
インデックスレジスタＩＸの内容を、Ｅ９８０Ｈとし、
このアドレスに相当するデータを得る。この温度補償さ
れた駆動電圧値をＤ／Ａ変換部９００を介して電源コン
トローラ８００へ出力することになる。次に演算装ｆｌ
ＡＬＵは、インデックスレジスタＩＸの下位ビットデー
タはそのままに、上位ビットデータを１だけインクリメ
ントし、その内容をＥＡ８０Ｈとする。これは、テーブ
ル中のシステムクロックテーブルのアドレスに相当し、
これによって温度補償されたデータを得る。この１水平
走査期間の基本となるシステムクロックデータをタイマ
ＴＭＲ２のタイムコンスタントレジスタＴＣＯＮＲに設
定する。

同様の処理によって、以下、ブロックアクセス、ライン
アクセス、およびパワーオン／オフ時のブロックアクセ
スにおける各ディレィタイムデータを、それぞれタイマ
ＴＭＲＩ用のレジスタＣＮＴＢ、　（：ＮＴＬ、および
ＣＮＴＢＢに設定する。

Ｓ２１１　： 有効表示領域１０４の駆動開始時間の同期をとる。すな
わち、プログラム上のアクセス開始と実際の有効表示領
域駆動開始の完全な同期をとるため、制御部５００のタ
イマＴＭＲ２が有するクロック出力パルスＴｏｕ　ｔの
、例えば立上りエッヂが来たときに、制御部５００のｃ
ｐｕの内部割り込み要求ＩＲＱ３をかける。これによっ
て有効表示領域の実際の駆動開始とする（時点■）。

Ｓ　２１３： 有効表示領域１０４の消去、すなわち全領域を、本例に
おいては全「白」とする。これにより、先の枠駆動を相
埃って、パワーオン時における表示画面１０２を良好な
ものとする。

これら有効表示領域１０４の消去は、ブロック毎に、例
えば走査線２０木を１ブロツクとして駆動するも−ので
あり、従って１水平走査期間で１ブロツクが消去される
。

また、この駆動は、ワードプロセッサ本体ｌから、全有
効表示領域１０４を「白」とする画像データを受は取っ
て行われるものではなく、所定のブロック消去波形を、
前述したようにプログラム上自動的に設定することによ
り行われるものである。このことによって、パワーオン
／オフ時の有効表示領域消去が可能となる。

Ｓ　２１５ １水平走査期間の調整を行う。すなわち、レジスタＣＮ
ＴＢＢのディレィデータをカウンタに設定し、このデー
タを基にタイマＴＭ旧は自己のクロックパルスをカウン
トする。これにより、有効表示領域１０４とプログラム
実行時間との１水平走査期間の調整を行い、所定の時間
が来た時点で内部割り込み要求ＴＩＩＱ３を発生する。

すなわち、タイマＴＭＲＩは、ステップ５２０５て設定
した基本タイムデータとステップ５２０９で得られた温
度補償によるディレィタイムデータとから、所定の時間
を設定し、ある適切な時点からかかる時間をカウントし
たとぎ、内部割り込み要求を発生するものである。

５２１６： 上記ステップ５２１１，５２１３．および５２１５は、
１ブロツク毎に、すなわちｌ水平走査毎にその都度行わ
れる。従って、本ステップにおいては、有効表示領域１
０４の全ブロックが終了したか否かを判断し、否定判断
であれば再びステップ５２１１へ戻り、上記処理を全ブ
ロック終了まで繰り返す（時点■）。

５２１７： ステップ５２１６で全ブロック（有効表示領域）が終了
したと判断したら、Ｂｕｓｙ信号を°’　ＯＦＦ”とし
、ワードプロセッサ本体１から信号りの転送を可能とす
る。同時に、信号Ｌｉｇｈｔを’（ＩＮ”とする。この
とき、ワードプロセッサ本体１の操作者は、本体１の電
源をオンとした後、表示画面１０２が表示されることに
よって、電源がオンとされたことを感覚するのであるが
、それ以前に、上述したステップ５２０１〜５２１５の
ＩＡ埋、とりわけ表示画面１０２の枠１０６および有効
表示領域１０４の駆動が、初期表示制御として既になさ
れているわけである（時点■）。

Ｓ　２１９： 割り込み要求ＩＲＱ２あるいはＩｎＯ２を待つ。こわら
ＩＲＱＩあるいはＩｎＯ２は、ワードプロセッサ本体１
からアドレスデータが転送されて来たとき発生するもの
であり、これによって後述する各プログラムの実行が開
始される。従フて、アドレスデータが転送されて来るま
では、待機プログラムを実行し、コモンライン、セグメ
ントラインとも同電位に保持して、もしくはアース状態
とする。このとき表示画面１０２は停止したままである
。なお、この代りに、表示装置１００への電源供給を停
止する、例えば電源コントローラ８００自体への電源供
給を断って電圧信号の発生をオフとしてもよい。

ところで、既述したように、ＩＲＱＩあるいはＩｎＯ２
のどちらかの割込み要求が発生するかは、予め設定され
ているものであり、これら設定は、例えばワードプロセ
ッサ操作者の使用形態、ワードプロセッサで取り扱うデ
ータ等によって、任意、操作者によって行われる。

（５，２，２）　　ブロックアクセス 前述した所定の初期制御（ＩＮＩＴルーチン）の後で、
割り込み要求ＩＲＱ２によフて起動されるブロックアク
セス表示制御について、第３６図（Ａ）〜（０）、第３
９図（Ａ）および（Ｂ）を参照して説明する。

第３６図（Δ）〜（Ｄ）は、それぞれ、制御部５００の
ＲＯＭ５０３に、第１２図で示す形態で格納された表示
制御にかかるプログラムのフローチャートであり、ブロ
ックアクセス表示制御の各段階でそれぞれ起動される。

第３９図（八）および（Ｂ）は、かかる表示制御のタイ
ムチャートを示す。

［１ｕｓｙ信号を’ＯＦＦ”として（第３９図の時点■
：以下数字のみ記す）、待機状態にあった制御部５００
は、アドレスデータが転送されてきたことによって（時
点■）、発生する割り込み要求ＩＲＱ２の人力（時点■
）により第３６図（Ａ）で示すＢＳＴＡＩＩＴルーチン
を起動する（時点■）。以下、第３６図（八）を参照し
て、ＢＳＴＡＲＴルーチンでの表示制御の説明を行う。

５３０１　　ニ アドレスデータを読む。データ出力部６００に転送され
たアドレスデータＲＡ／Ｄを制御部５００に読み込む。

５３０３　　： 読み込んだアドレスデータを基に、上記（４，３，２）
で述べたようなアドレス変換を行い、第１２図に示すジ
ャンピングテーブルを参照して実行されるべきプログラ
ムのアドレス設定を行う。

５３０５： Ｂｕｓｙ信号を’ＯＮ”として（時点■）、次のアドレ
スデータ転送を拒否する。

５３０７　　ニ ステップ５３０３で設定したアドレスのプログラムへ実
行を分岐する（時点■）。ここで、アドレスデータＲへ
／Ｄが、ブロックの先頭ラインアドレスであればＢＬＯ
ＣＫルーチンへ、有効表示領域の最終ラインアドレスで
あればＦＬＩＮＥルーチンへ、上記以外のアドレスであ
ればＬＩＮＥルーチンへ実行が分岐されることになる。

第３６図（Ｂ）に示ずＢＬＯＣＫルーチンが起動された
ときには以下の処理を行う。

５３０９　　ニ アドレス変換および設定を行う。すなわち、データ出力
部６００のレジスタ部６３０内のレジスタＲＡ／Ｄ　Ｌ
、　ＲＡ／Ｄ　Ｕに転送されたアドレスデータＲＡ／Ｄ
を読み込み、かかるアドレスデータを基にして、上記（
４，３，３）で述べたように、駆動すべきラインの選択
を行うためのアドレス変換を行う。この変換されたアド
レスで第１２図に示すラインテーブルを参照し、かかる
アドレスデータを得る。このデータをデータ出力部６０
０のレジスタ部６３０内のレジスタＤＬ　ＬおよびＤＬ
Ｕへ設定する。

５３１１： 駆動モードをブロックアクセスとする。すなわち、デー
タ出力部６００のレジスタ部６３０内のレジスタＤＭに
ブロックアクセスモードのブロック消去を示すデータを
設定する。

５３１３： 動作開始時間の同期をとる。すなわち、前述したように
有効表示領域１０４とプログラム実行との動作タイミン
グの完全な同期をとるために、制御部５００のタイマＴ
ＭＲ２が有するクロック出力パルスＴｏｕｔの、例えば
立上りエツジを待って、かかるエツジが発生したときに
内部割り込み要求ＩＲＱ３を発生する。これにより出力
パルスＴｏｕ　ｔとプログラム実行タイミングとの同期
、従って、出力パルスＴａｕ　ｔは有効表示領域１０４
における１水平走査期間および動作タイミングの基本と
なるものであるから、プログラム実行と有効表示領域１
０４との動作タイミングの同期がとれることになる。

５３１５： 画像データ転送終了までの時間調整を行う。すなわち、
第３９図（Ａ）のタイムチャートに示すように、画像デ
ータ転送は、アドレスデータ転送の直後に行われ、この
転送終了（時点■）を待フて有効表示領域１０４のアク
セスを開始する。

ここで、画像データ転送時間とは、ワードプロセッサ本
体ｌから、例えば１走査分の画像データ８００ビツトを
４ビツトパラレルに５　Ｍｌ（ｚで転送するとすれば、
この転送に４０μｓｅｃ　、さらに加えてこれら画像デ
ータをセグメント側駆動部２００に格納する時間を合わ
せたものである。

因に、本ルーチンＢＬＯＣＫは主にブロック消去を行う
ためのものであり、ブロック消去は画像データを必要と
しないにもかかわらず、本ルーチンで画像データの転送
を行っているのは、次のラインアクセス用のデータ転送
を行っているからである。あるいは、ここで画像データ
を転送せずに、同等の時間だけプログラムを実行しない
ようにしてもよい。

５３１７： ブロック消去を開始する（時点■）。これによりｌ水平
走査期間（ＩＩ（）で１ブロツク、すなわち、例えば走
査線２０本をアクセスし、かかるブロックを全「白」と
する。これら駆動は、前述したように、全「白」の画像
データを受は取って行われるのではなく、所定のブロッ
ク消去波形を設定して行うものである。

また、第３９図（Ａ）から明らかなように、このブロッ
ク消去開始時点（時点■）で、有効表示領域１０４では
、前ブロックの最終ライン書込みが終了したか、あるい
は垂直帰線期間が終了したかのいずれかである。

５３１９： １水平走査期間のプログラム上での調整を行う、すなわ
ち、既に述べたように、有効表示領域１０４でのアクセ
ス時間は、　ＦＬ（：表示素子の温度変動を伴って変化
するようにしたものであるから、これら有効表示領域１
０４における１水平走査期間の長さに合せて、プログラ
ム実行時間の調整を行うようにする。

具体的手法としては、制御部５００内のタイマＴＭＲ１
が、自己の有するクロックで、例えばアドレスデータが
転送されてプログラムが起動した時点（時点■）から計
時を行い、所定の時間が経過した時点で制御部５００内
のＣＰ１１５０１に内部割り込み要求ｒＲＱ３を発生し
て次のプログラムルーチンへ分岐するようにしたもので
ある。

ここで、所定時間の決め方は、前記（５，２，１）のス
テップ５２０９で述べたように、温度補償によって、第
１２図に示すテーブルエリアＣＮＴＢには、プログラム
実行時間とディレィ時間とを合せたものがカウント数の
データとして格納されており、タイマＴＭＲＩは、自身
のクロックのカウント数とＣＮＴＢの内容とを比較して
、所定値を計数したと籾に、内部割り込み要求ＩＲＱ３
を発生ずるようにしている。

所定時間が経過した時点で、ＩＲＱ３の発生によってプ
ログラム実行はＬＩＮＥルーチンへ分岐する（時点■）
。

第３６図（Ｃ）　　は、ＬＩＮＥルーチンのフローチャ
ートを示しており、本ルーチンはＢＬＯＣＫルーチンの
続きとして、あるいは直接ＢＳＴＡＲＴルーチンからの
続きとして起動されるものである。以下ではＢＬＯｆＪ
ルーチンの続きとして説明を行い、また各ステップの説
明において、既に述べたのと同様の処理については詳述
を省略する。

５３２１： ＩＲＱ３によってＬＩＮＥルーチンが起動されると（時
点■）、アドレス変換および設定を行う。

５３２３： 駆動モードをブロックアクセスモードのライン書込みと
する。すなわち、データ出力部６００のレジスタ部６３
０内のレジスタＤＭにこの旨を示すデータを設定する。

５３２５： 動作開始時間の同期をとる。

Ｓ　３２７　： 画像データ転送終了までの時間調整を行う。ここでは、
先のＢＬＯＣＫルーチンで画像データの転送がなされて
いれば、データ転送を行う必要はなくプログラム上向等
の時間を無実行で経過すればよい。

５３２９ニ ラインアクセスを開始する（時点■）、この時点でブロ
ック消去は終了する。転送された１走査線分の画像デー
タによフて、ブロック先頭ラインの１走査線分の情報の
書込みすなわち表示を行う。

３３３１　： １水平走査時間の調整を行う（時点［相］）。

Ｓ　３３３．Ｓ　３３５ Ｂｕｓｙを°’ＯＦＦ”として（時点■）、割り込み要
求面が来るのを待ち、この間、プログラムの実行はなさ
れない。

アドレスデータが転送されてくると（時点＠）、割り込
み要求面が発生しく時点０）、ＢＳＴＡＲＴルーチンが
開始される（時点＠ｌ）、以下、ＢＳＴＡＲＴルーチン
の次にＬＩＮＥルーチンが実行され、ブロックの第２の
走査線の書込みが行われる。以上のように、ＢＳＴＡＲ
ＴルーチンおよびＬＩＮＥルーチンを繰り返し実行する
ことによってブロック全ての走査線の書込みを終了し、
次のブロックの消去およびラインの書込みを行うように
する。

上述の処理を経て、有効表示領域１０４の最終ラインを
示すアドレスデータが転送されてきたとき、第３６図（
Ｄ）　のフローチャートおよび第３９図ＣＢ）のタイム
チャートで示されるような処理が起動される。

すなわち、有効表示領域１８４の最終ラインである旨を
示すアドレスデータが転送されてくると（第３９図（Ｂ
）の時点■：以下番号のみを記す）、割り込み要求面が
発生しく時点■）、既述したＢＳＴＡＲＴルーチンが起
動される（時点■）。ここでは、アドレスデータが有効
表示領域１０４の最終ラインを示すものであるから、本
ルーチンの後には、第３６図（Ｄ）で示すＦＬＩＮＥル
ーチンが起動される（時点■）。

以下、第３６図（０）を主に、および第３９図（Ｂ）を
参照してＦＬＩＮＥルーチンの各ステップ毎に説明を行
う。なお、既述したのと同様の処理については、その詳
述は省く。

５３３６．５３３７，５３３９，５３４１，５３４３　
：Ｂｕｓｙを’ＯＮ”とし、アドレス変換および設定を
行い、駆動モードをブロックアクセスモードのライン書
込みとし、動作開始時間の同期をとる。さらに、画像デ
ータ転送終了までの時間調整を行う。

５３４５　： 最終ラインの書込みを開始する（時点■）。この時点で
、有効表示領域１０４の最後から２番目のライン書込み
が終了する。

５３４７　　： 有効表示領域１０４の最終ライン書込みが終了したか否
かを判断する。終了した場合は、次のステップ５３４９
へ進む。この判断は有効表示領域１０４の最終ラインを
アクセスするときに限って行われるものであり、これ以
外のアクセスの場合は、アクセス開始の時点を、監視し
ているだけである。

５３４９　： 本ステップでは、次のステップで行われる枠駆動のため
の波形制御データをデータ出力部６００のレジスタ部６
３０に設定して、データを更新する。

なお、枠駆動系統等を独立に設定すればデータを更新せ
ずに枠駆動を行うことも可能である。

因に、第３３図等で示され、あるいは既述したＩＮＩＴ
ルーチンにおいては、波形データ設定と共に、枠駆動用
電圧値の設定を行っているが、本ステップのように垂直
帰線期間に行われる枠駆動では、先にＩＮＩＴルーチン
で温度補償されて得られた駆動電圧値を、基準として用
いている。

Ｓ　３５１．Ｓ　３５３ 枠１０６の駆動および＾／Ｄ変換を開始する（時点■）
。この時点から垂直帰線期間が始まる。また、Ａ／Ｄ変
換終了と同時に、＾／Ｄ変換された温度データを基に、
駆動電圧値、システムクロック。

ディレィタイムデータを得る。すなわち温度補償データ
の更新を行う。

なお、ステップ５３５１の枠駆動では枠１０６の一部の
み（横枠）が駆動されて全「白」となるのであって、残
余の部分（縦枠）については、後に行われる有効表示領
域１０４の駆動時に、それと並行して行われるものであ
ることは、既にＩＮＩＴルーチンの説明において述べた
ことである。しかし、これら枠１０６の駆動系統を、有
効表示領域１０４の駆動系統と独立なものとすれば、枠
１０６の駆動を一度に行うことも可能である。

また、枠１０６を、電気的駆動を行って形成することに
よフて、有効表示領域１０４外の画質を良好なものにす
るものとしてきたが、枠１０６を機械的に、あるいは、
塗装等によって被覆することにより、有効表示領域１０
４外の画質を考慮せずにすむようにしてもよいことは勿
論のことである。

Ｓ　３５５，５３５７　　： Ｂｕｓｙ信号を°’ＯＦＦ”として、割り込み要求面を
待つ（時点■）。

以上のようにして、有効表示領域１０４の最終走査線の
書込み、およびその直後の垂直帰線期間での枠駆動、温
度補償等を行う。

その後、アドレスデータ、すなわち有効表示領域１０４
の最上位走査線のアドレスデータが転送されてくると（
時点＠）、割り込み要求ＩＲＱ２が発生しく時点■）　
、　ＢＳＴＡＲＴルーチンの実行が開始される（時点＠
）。以下、順次、１ブロツク毎の消去およびライン書込
みが行われる。

（５，２Ｊ）ラインアクセス 一方、前述した、所定の初期制御（ＩＮＩＴルーヂン）
の後で、割り込み要求ＩＲＱＩによって起動されるライ
ンアクセス表示制御について、第３７図（Ａ）〜（Ｃ）
、第４０図（Ａ）および（Ｂ）を参照して説明する。

第３７図（八）〜（Ｃ）は、それぞれ制御部５００のＲ
ＯＭ５０３に、第１２図で示す形態で格納された表示制
御にかかるプログラムのフローチャートであり、ライン
アクセス表示制御の各段階でそれぞれ起動される。

第４０図（Ａ）および（Ｂ）は、かかる表示制御のタイ
ムチャートを示す。

本例のラインアクセスが、先のブロックアクセスと主に
異なる点はブロック消去が無いことであり、予め走査線
等の消去を行わず、１走査線毎に情報の更新、すなわち
表示を行うものである。以下、先のブロックアクセス表
示制御における処理と同等のものについては、その詳述
を省略する。

Ｂｕｓｙ信号を’ＯＦＦ　”として（第４０図（Ａ）の
時点■：以下数字のみ記す）、待機状態にあフた制御部
５００は、アドレスデータが転送されてきた（時点■）
ことにより発生する割り込み要求ＩＲＱＩ　（時点■）
によって、第３７図（Ａ）で示す］、５ＴＡＲＴルーチ
ンを起動する（時点■）。以下、第３７図（八）を参照
して、ＬＳＴＡＲＴルーチンでの表示制御の説明を行う
。

５４０１ニ アドレスデータを読み込む。

３４０３　： 読み込んだアドレスデータが、有効表示領域１０４の最
終走査線のものかどうかを判断する。最終走査線のデー
タであれば、ＦＬＬＩＮＥルーチンへ分岐し、それ以外
のデータであればＬＬＩＮＥルーチンへ分岐する。

以下、ＬＬＩＭＥルーチンにかかる表示制御について、
第３７図（Ｂ）および第４０図（Ａ）を参照して説明す
る。

５４０５．５４０７，５４０９　： Ｂｕｓｙ信号を’ＯＮ”　（時点■）として、アドレス
変換および設定を行う。また、駆動モードをラインアク
セスとする。

Ｓ　４１１．Ｓ　４１３　　： 動作開始時間の同期、および画像データ転送終了までの
時間調整を行う。

Ｓ４１　５　　ニ ラインアクセスを開始する（時点■）。すなわち、１走
査線分の情報の書き込みを行う。この時点で、垂直帰線
期間あるいは１ライン前の走査線の書込みが終了する。

５４１７．５４１９，５４２１　： １水平走査期間の調整をするため所定の時間待機し、内
部割り込み要求ＩＲＱ３の発生によフて（時点■）、再
びプログラムを起動してＢｕｓｙ信号を°’ＯＦＦ”と
して（時点■）、割り込み要求ＩＲＱＩを待つ。

以上の如くして、１走査線分の書き込みを行い、以下、
順次ａ続的に転送されるアドレスデータを基に、ＬＳＴ
八ＩへルーチンおよびＬＬＩＮＥ　ル−チンを繰り返す
ことによって、走査線の書き込みを行ってゆく。

ＬＳＴＡＲＴルーチンのステップ５４０３で、転送され
たアドレスデータが有効表示領域１０４の最終走査線の
ものであると判断されたとき、処理はＦＬＬＩＮＥルー
チンへ分岐する。

以下、第３７図ＣＣ）および第４０図（Ｂ）を参照して
、ＦＬＬＩＮＥルーチンの表示制御を説明する。

５４２２．５４２３，５４２５　： Ｂｕｓｙ信号を’ＯＮ”　　（第４０図（Ｂ）の時点■
：以下数字のみ記す）とし、アドレス変換および設定を
行う。また、駆動モードをラインアクセスする。

３４２７．５４２９　　： 動作開始時間の同期、および画像データ転送終了までの
時間調整を行う。

５４３１ニ ラインアクセスを開始する（時点■）。この時点で、１
ライン前の走査線の書込みを終了する。

３４３３： 有効表示領域１０４の最終ラインの書き込みが終了した
か否かを判断する。終了した場合は、次のステップ５４
３５へ進む。

３４３５： 本ステップでは、次のステップで行われる枠駆動のため
の波形制御データを設定する。

Ｓ　４３７．Ｓ　４３９ 枠１０６の駆動およびＡ／Ｄ変換を開始する（時点■）
。この時点で、有効表示領域１０４の最後から２番目の
走査線の書き込みが終了する。Ａ／Ｄ変換終了と同時に
、温度補償データの更新を行う。

Ｓ　４４１．Ｓ　４４３　　： Ｂｕｓｙ信号を°’ＯＦＦ″として、割り込み要求ＩＲ
ＱＩを待つ（時点■）。

以上の如くして、ブロックアクセスの場合と同様、有効
表示領域１０４の最終走査線の書き込み、およびその直
後の垂直帰線期間での枠駆動、温度補償を行う。

その後、アドレスデータ、すなわち有効表示領域１０４
の最上位走査線のアドレスデータが転送されてくると（
時点■）、割り込み要求１１１ＱＩが発生しく時点［相
］）　、ＬＳＴＡＲＴルーチンが起動される（時点０）
。以下、順次、１走査線毎にライン書き込みが行われる
。

（５，２，４）電源オフ ワードプロセッサ本体１の操作者が、キー等によって電
源を切る操作を行ったとすると、このとき、電源オフ時
の表示制御にがかるＰＷＯＦＦルーチンが起動される。

以下、第３４図に示すタイムチャート、および第３８図
のフローチャートを参照して、かかる表示制御について
説明する。

操作者が、電源を切るためにキー等の操作を行ったとき
、ワードプロセッサ本体１から制御部５００へＰＤＯＷ
Ｎ信号が送出され、これにより制御部５００のＣＰＵ５
０１には、ノンマスカブル割り込み要求ＮＭＩがかかり
、ＰＷＯＦＦルーチンが起動される。この割り込み要求
ＮＭＩは無条件割り込みであり、制御部５００がどのよ
うな処理を行っていたとしても、直ちに以下に示す処理
が開始される。すなわち、 ５５０１： Ｂｕｓｙ信号を’　ＯＮ”とし、同時にＬｉｇｈｔ信号
を”ＯＦＦ”とする（第３４図の時点■：以下数字のみ
記す）。

５５０３　： 動作開始時間の同期をとる。これは既述したのと同様の
処理である。

５５０５： 有効表示領域１０４の駆動を開始する（時点■）。この
駆動は、ＩＮＩＴルーチンにおけるものと同様、１水平
走査期間で有効表示領域１０４の１ブロツクを各々消去
するものである。かかる駆動によって領域１０４の全領
域を「白」とし、その画質を良好にして次回の表示に備
えるものである。

５５０７： １水平走査期間の調整を行う。この処理も既述したもの
と同様である。

５５０９： 上記、ステップ５５０３，５５０５および５５０７は１
ブロツクの消去の都度行われる処理であるから、本ステ
ップにおいては、全ブロック、すなわち有効表示領域１
０４の全ての消去が終了したか否かを判断する。

Ｓ５１１　ニ ステップ５５０９で終了したものと判断されたとき（時
点［相］）、パワースティタス（Ｐ　０Ｎ１０ＦＦ）信
号を’ＯＦＦ　”とし、同時にＢｕｓｙ信号も°’ＯＦ
Ｆ　”とする（時点■）。上記Ｐ　ＣｆＮ１０ＦＦ信号
の’ＯＦＦ”によって、ワードプロセッサ本体１を含む
表示装置全体の電源が遮断される（時点＠）。

（６）実施例の効果 以上のような実施例によれば、以下の如き効果が得られ
る。

（６，１）枠形成の効果 ＦＣＣ素子で表示装置を構成した場合において、表示画
面１０２上の有効表示領域１０４外に枠部１０６を設け
たことにより、有効表示領域１０４外の領域に対応した
ＦＬＣ素子の状態が不安定となることにより生じる表示
画面１０２の美観の低下を予防できるのみならず、有効
表示領域１０４の明示が困難となったり、操作者に錯覚
を起こさせる事態も防止できる。

特に本例のように枠部１０６に対応させて枠周の電極を
配置し、電気的に枠形成を行った場合には、表示画面１
０２上に金属、プラスチック等機械的部材を枠として載
置したり、あるいは塗装等を施したりすることにより言
わば機械的に有効表示領域１０４の区画を行う場合に比
して、機械的な配置位置の調整が不要となり、また表示
装置の取扱位置によっては機械的部材の載置により起り
得る死角の発生も生じない。さらに、有効表示領域１０
４上表示データの背景の色と同色もしくは異色に枠形成
を行うこともできるようになるなど、枠形成時の柔軟性
も向上する。

（８，２）温度補償の効果 有効表示領域１０４および枠部１０６に対応したＦＬＣ
素子の駆動エネルギ（電圧およびパルス幅）を、書込み
タイミングの直前に温度に応じて補償するようにしたの
で、温度条件によらず安定した駆動が可能となり、ＦＬ
Ｃ素子を用いた表示装置の表示の信頼性を向上できる。

特に本例のように、補償データの更新を垂直帰線期間に
行うことによって、効率の高い表示処理が可能となると
共に、温度データの検出指令すなわちＡ／Ｄ変換部９５
０の駆動指令に応じ横枠の駆動もなされるようにしたこ
とによって表示処理効率を一層向上できることになる。

（６，３）画像データ人力に応動させた制御の効果ホス
ト装置からの画像データの入力を待機する手段を設け、
その入力に応じて動作の開始を行うようにしたので、記
憶性を有さない表示素子を用いた表示器に対してと同様
の、表示内容の変更の有無に関わらず連続して行うリフ
レッシュ駆動が可能であるのみならず、表示内容の変更
が生じたときにのみ表示データを更新するような不連続
の駆動も可能となる。リフレッシュ駆動が可能である結
果、既存のホスト装置の仕様更新を殆ど必要としないこ
とになる。また不連続の駆動を可能とした結果、消費電
力の低減化も可能となり、さらにホスト装置としては画
面更新の必要が生じたときにのみデータを送出すれば足
りるので、ホスト側のソフトウェアあるいはハードウェ
ア上の負担を軽減できることになる。

また、１単位（例えば１ライン分）の画像データの入力
に応じてホスト装置に対しビジー信号を送出するように
したので、この復極々の設定等を行うことができるよう
になる。この場合、ホスト装置にはビジー信号を受付け
て画像データの転送を待機する機能を付加すれば足りる
。

さらに本例においては、ホスト装置たるワードプロセッ
サ本体１から画像データに付加して供給される実アドレ
スデータの人力の有無に応じて動作の開始／停止を行う
とともに、その実アドレスデータに基づいてアクセスす
べきブロックまたはラインを認識することにより部分書
換えも可能となり、さらにはリフレッシュ駆動時におけ
る温度補償データの更新も垂直帰線期間に可能となる。

（６，４）表示器駆動部配設の効果 ＦＬＣ素子で構成した表示器ｉｏｏに設けた電極（コモ
ンｃｏｍ　、セグメントラインｓｅｇ、枠用コモンライ
ンＦｃｏｍ、枠周セグメントラインＦｓｅｇ）に対して
複数の電圧供給ラインおよびそれぞれの供給ラインと電
極とを接ｖＧ／遮断するスイッチを設けると共に、スイ
ッチの切換え設定を波形データの供給に応じて行う手段
（コモン側駆動部３００．セグメント側駆動部２００．
枠駆動部７００）を設けたので、波形データの内容によ
って種々の駆動波形で適切に電極を駆動できることにな
る。

また、実施例では制御の過程において適宜波形データを
変更して供給可能としたので、ブロック消去１画像形成
、枠形成２画面クリア等における駆動を適切な波形によ
り行うことができるようになり、画質も向上できる。

（６，５）画面強制クリアの効果 電源の投入および遮断に際してＦＬＣ素子で構成した表
示器１００の表示画面１０２をクリアするようにしたの
で、表示画面１０２を表示画面１０２を見て明澄にした
状態で使用開始したり、電源の遮断を容易に認識できる
ようになる。

特に、実施例では電源投入／遮断時にホスト装置側より
クリア用のデータ（例えば全白データ）の供給を受けな
くても自らクリアを行うことができるようにしたので、
ホスト装置の負担の軽減およびクリアの高速化を達成で
きる。

また、画面のクリアを自ら行うことができる構成は、例
えば動作中において画面クリアを行う場合にホスト装置
より全白データを受けるのではなく、単にその旨の指令
のみを受け、これに応じて自らクリアするように制御を
行うことにも有効に適用できる。

（６，６）電源コントローラ配設の効果ＦＬＣ素子で構
成した表示器１００に設けた電極（ラインｃｏｍ、ｓｅ
ｇ、Ｆｃｏｍ、Ｆｓｅｇ）に印加する電圧の値を変更可
能としたので、温度条件や駆動条件に応じて最適の値の
電圧を電極に供給できるようになる。

特に、実施例では、コモン側のラインｃｏｍ、Ｆｃｏｍ
に対して＋、−および基準電位の３値の電圧を、セグメ
ント側のラインｓｅｇ、Ｆｓｅｇに対しても同様に３値
の電圧を印加可能とし、計５ｆ＋のそれぞれ異なった値
の電圧を発生可能とした。また、１つの値（ＶＣ）を固
定とし、他の各僅の相対比を予め設定できるようになし
、さらに一部の出力電圧を用いて他の出力電圧が定まる
ようにしたことにより、一部の出力電圧の変更に応じて
計５値の電圧が発生できるので、温度条件等に応じた適
切な電圧値の調整も容易となる。

加えて、コモン側駆動エレメントに用いるＩＣは高い耐
圧性が要求されるのに対し、セグメント側駆動エレメン
トに用いるＩＣには高い動作速度が要求されるが、本例
のように１つの電圧を固定とし、それに対する相対比を
保ったまま電圧変更を行うようにすれば、両者の仕様を
統一でき、製造工程も簡略化できる。

（７）変形例 （７，１）枠１０６の構成 実施例においては、枠１０６を電気的に形成するように
したが、本発明は、これに限られず、例えば表示画面１
０２の枠１０８に相当する部分をプラスチック等の機械
的手段、あるいは塗装等によって被覆するようになし、
有効表示領域１０４外の部分の画質を考慮せず済むよう
にすることも可能である。また、電気的駆動によって枠
駆動する場合でも、枠駆動系統を独立に設ければ、一度
に枠駆動を行うことも可能である。さらに、電気的駆動
によって枠形成を行う場合には、上側のように背景色と
同色にするのみならず、データ色と同色とするようにし
てもよい。

さらに、上側では枠周透明電極１５０，１５１を駆動部
２００，３００と独立に設けた枠駆動部７００により駆
動するようにしたが、その双方あるいはいずれか一方に
対してエレメント２１０，３１０　と同様のもしくは同
一の駆動エレメントを設け、駆動部２００，３００の駆
動制御の一部として駆動制御を行うようにしてもよい。

（７，２）温度補償のタイミングおよび部分書き換え 上記実施例において、温度補償は垂直帰線期間内に行う
ものであった。これは、アドレスデータおよび画像デー
タが周期的かつ連続的に（リフレッシュモードで）転送
されてくることを前提としていたために可能なことであ
った。しかしながら、温度補償のタイミングは上側に限
られず適当な時期に定めることができ、例えば特定部分
のアドレスデータが間欠的に（部分書き換えモードで）
転送されてくる場合には、垂直帰線期間なるものが存在
せず、従って上側の表示制御では温度補償が行われず、
その表示制御が不適当なものとなってしまう恐れがある
。

そこで、部分書き換えモードの駆動を行う場合には、一
定周期で温度補償を行うようにするのが望ましい。その
ために、例えば、制御部５００の有するタイマで時計を
計測し、一定周期で内部割り込み要求をかけてＢｕｓｙ
信号を“’ＯＮ”とした後に温度補償を行うようにすれ
ば良い。

なお、部分書き換えモードの駆動を可能にするためには
、上記実施例でのワードプロセッサの機能に加えて、特
定部分のアドレスデータおよび画像データを転送する機
能を有するものとすれば良い。あるいはアドレスデータ
を上記実施例のようにリフレッシュモードで転送する場
合でも、アドレスデータの後の画像データの有無でかか
る表示制御を起動するか否かを判断するような構成によ
フても可能である。

さらに、温度補償は上側のようにテーブル方式とするこ
となく、適宜の演算により行うようにしてもよい。

（７，３）　　１水平走査期間および駆動電圧値第９図
に示したような温度範囲と、それに対応した周波数（す
なわち１水平走査期間）および駆動電圧値との関係は、
これに限られたものではなく、例えば、温度範囲をより
狭いものとし、これと対応して周波数および駆動電圧値
を適切に設定すれば、きめ細かな温度補償が可能になる
。

（７，４）波形の設定 上記実施例では、枠駆動用の波形を除いて、画像形成用
の波形データはレジスタ６３０に１度設定すると、その
波形データを更新することはなかったが、上側の装置構
成によっても、表示制御の適当な段階で波形や１■分割
数の制御データの更新ができることは明らかである。こ
れにより、様々な駆動条件に対応した駆動波形を発生で
きる。

また、上側のように駆動条件に応じて波形データを選択
するの基ならず温度に応じて波形データを変更し、適宜
の波形を得るようにすることも可能である。この場合に
は、例えば第１２図における未使用の領域Ｅ　Ｅ　ＯＯ
Ｈ〜等に他の設定データと同様にして温度に対応した波
形規定データを格納しておき、上述のジャンピングテー
ブルを用いた読出しと同様にして波形データの変更設定
を行えはよい。また、波形データの変更を任意に行える
ようにして、最適の波形を定めるために本装置を用いる
こともできる。

（７，５）ブロックアクセスあるいはラインアクセスの
選択 ブロックアクセスあるいはラインアクセスの選択、すな
わち割り込み要求面あるいは面の選択は、上記実施例に
おいて、操作者によって、その使用形態や書き込むデー
タの形態に応じて行われるものとした。これは、例えば
、表示画面１０２での１ブロツクの大きさが表示される
文字列の大きさに相当するものであり、かつ書き込むデ
ータが文字、数字等のみであったならば、文字列毎の取
り扱いができるという理由でブロックアクセスが有効な
ものとなる。

一方、表示される画像が、種々の異なフた大きさの記号
９図形バタン等であれば、ブロックの大きさを越えた表
示や書き換えを行わなければならないから、ラインアク
セスがより適切なものとなる。

（７，６）走査線数 上記実施例では、１ブロツクあたりの走査線数を２０本
とし、有効表示領域全体で４００本としたが、これに限
らず、ＦＬＣ表示素子を用いた本例にありては、走査線
の数を増すことによる選択時間／ラインの減少はありえ
ないから、走査線の数を増して、表示画面のより高精細
、大画面化も可能である。

（７，７）有効表示領域１０４の消去 表示画面を初期状態にするために、有効表示領域１０４
の消去は、電源オン／オフ時に自動的に、すなわちワー
ドプロセッサ本体１から全「白」データを受は取らずに
行うものであった。しかし、画面クリアはオンまたはオ
フ時のいずれか一方でもよいのは勿論である。またブロ
ックアクセスやラインアクセスの表示制御の中でも、有
効表示領域全体を消去する必要が生じたとき、転送され
るデータによらずに消去を行うようにすることもできる
。

そのために、例えば、ワードプロセッサ本体ｌの有する
キー等の操作によって、無条件割り込み等の制御信号を
送出し、これによって制御部５００は有効表示領域１０
４の消去を行うようにすればよい。

（７，８）温度センサ４００の位置 温度センサ４００は、予め実験等で求められたＦＬＣ温
度分布に基づいて、分布温度を代表するような位置に適
切に配設されるものであるが、より温度検出を精確なも
のとするために、複数の温度センサを用いるようにして
もよい。

（７，９）表示器１００１表示制御装置５０．およびワ
ードプロセッサ本体１ ワードプロセッサ本体１と制御装置５０との間で授受さ
れる信号の形態、例えば信号Ｄ（信号Ａ／「３画像デー
タ、実アドレスデータを含む）の形態は上側に限られず
、適宜のものであってもよいのは勿論である。

また、上記実施例では、ワードプロセッサに係る表示器
および表示制御系を例にとフて説明を行ったが、本発明
は上側に限られず、例えばコンピュータ端末のディスプ
レイやテレビジョンにも通用できるのは勿論である。

また、ＦＬＣ表示素子が記憶性を有するという性質を有
効に利用したものとして、既存のテレビジョンで考えら
れるより、より大きな画面を用いた表示装置の構成も可
能である。

さらに、本発明は、静止画像やあるいは画面更新頻度の
比較的少ない画像の表示を行う場合に適用して有効であ
る。例えば文字放送やインフォメーションサービス等の
受像機、あるいは時計の文字盤や各種機器のメツセージ
表示部における７セグメント等の表示器に適用した場合
には、画面の変更が生じたときに駆動を行えばよいこと
から、省電力化に寄与する処犬である。

これらの場合、画面を変更時にすべて更新してもよく、
部分変更があった場合に上述の部分書換えと同様にして
その部分のみを更新してもよい。

また、これらの場合、温度補償は定周期割込みで行えば
よく、かくすることにより次に更新される画面は駆動補
正がなされたものとなる。画面更新の周期が長い場合や
部分書換えを行う装置の場合には、温度補償を行ったと
きにそのとき表示中のデータ全体を、例えばＶＲＡＭ等
から再出力させて書換えてもよい。これによれば、画面
全体にわたり、常に均質で良好な表示状態を保持できる
。

［発明の効果］ 以上説明したように、本発明によれば、電源の投入およ
び／または遮断に際してＦＬＣ素子で構成した表示器の
表示画面をクリアするようにしたので、表示画面を明澄
にした状態で使用開始したり、あるいは電源の遮断を表
示画面を見て容易に認識できるようになる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る表示装置およびＩＪ御
系の構成の一例を示すブロック図、第２図および第３図
は、それぞれ、実施例に係る表示器の一構成例を示す分
解斜視図および断面図、 第４図は駆動電圧と印加時間との関係を説明するための
線図、 第５図（八）　、　（Ｂ）および第６図は、ＦＬＣ素子
の駆動波形を説明するための波形図、 第７図（Ａ）および（Ｂ）は駆動電圧とＦＬｃ素子の透
過率との関係を示す線図、 第８図はＦＬＣ素子の温度と駆動電圧との関係を示す線
図、 第９図は本実施例に係り、制御部の記憶領域にデータと
して格納される温度、駆動電圧および周波数の関係の一
例を説明するための線図、第１θ図は本実施例に係る有
効表示領域のブロック区分を示す説明図、 第１１図は本実施例に係る制御部の一構成例を示すブロ
ック図、 第１２図は第１１図示の制御部におけるメモリ空間の一
構成例を示す線図、 第１３図は本実施例に係るアドレス変換を説明するため
の説明図、 第１４図は本実施例に係るライン番号とジャンピングテ
ーブルとの対応づけの一例を示す説明図、 第１５図は本実施例における走査線の選択方法を説明す
るためのブロック図、 第１６図は本実施例に係るデータ出力部の構成の一例を
示すブロック図、 第１７図は第１６図示のデータ出力部において駆動波形
生成の設定を行うための各部の信号を示す波形図、 第１８図は本実施例に係るＡ／Ｄ変換部の一構成例を示
すブロック図、 第１９図は本実施例に係るＤ／Ａ変換部および電源コン
トローラの一構成例を示すブロック図、第２０図は本実
施例に係る枠駆動部の一構成例を示すブロック図、 第２１図は本実施例に係るセグメント側駆動エレメント
の概略構成例を示すブロック図、第２２図は第２１図示
のセグメント側駆動エレメントの詳細な構成例を示す回
路図、 第２３図は本実施例に係るコモン側駆動エレメントの概
略構成例を示すブロック図、 第２４図は第２３図示のコモン側駆動エレメントの詳細
な構成例を示す回路図、 第２５図は表示器の駆動態様を説明するために表示器を
簡略化して示す説明図、 第２６図（Ａ）および（Ｂ）はブロック消去時における
コモンラインおよびセグメントラインの駆動波形の一例
を説明するための波形図、 第２７図は第２６図（八）および（Ｂ）　に示したコモ
ンラインおよびセグメントラインの駆動波形の合成波形
を示す波形図、 第２８図（Ａ）および（Ｂ）はブロックアクセスモード
のライン書込み時におけるコモンラインおよびセグメン
トラインの駆動波形の一例を説明するための波形図、 第２９図（Ａ）および（Ｂ）は第２８図（Ａ）および（
Ｂ）に示したコモンラインおよびセグメントラインの駆
動波形の合成波形を示す波形図、 第３０図（Ａ）および（Ｂ）はラインアクセスモードの
ライン書込み時におけるコモンラインおよびセグメント
ラインの駆動波形の一例を説明するための説明図、 第３１図（Ａ）および（Ｂ）は第３０図（Ａ）および（
Ｂ）に示したコモンラインおよびセグメントラインの駆
動波形の合成波形を示す波形図、 第３２図は本実施例に係る表示制御手順の概略構成を示
すフローチャート、 第３３図は本実施例に係る表示制御手順のうちの初期処
理手順の一例を示すフローチャート、第３４図は第３３
図示の初期処理および電源オフ時の処理における本実施
例の動作を説明するためのタイムチャート、 第３５図は本実施例に係り、温度データを駆動電圧デー
タおよびタイムデータに変換するアルゴリズムを説明す
るための説明図、 第３６図（八）〜（Ｄ）および第３７図（＾）〜（Ｃ）
は、それぞれ、本実施例に係るブロックアクセスモード
およびラインアクセスモードでの詳細な表示制御手順の
一例を示すフローチャート、 第３８図は本実施例に係る電源オフ時の詳細な表示制御
手順の一例を示すフローチャート、第３９図（Ａ）　、
　（Ｂ）および第４０図（Ａ）　、、　（Ｂ）は、それ
ぞれ、第３６図（Ａ）〜（Ｄ）および第３７図（Ａ）〜
（Ｃ）に示した表示制御手順による本実施例の動作を説
明するためのタイムチャート、 第４１図はＴＮ液晶を説明するための模式図、第４２図
はＳｍＣ“液晶を説明するための模式図、第４３図はＳ
ｍＨ”液晶を説明するための模式図、第４４図はＦＬＣ
分子の構造を説明するための模式第４５図はＦＬＣを用
いた表示素子の一例を示す模式図、 第４６図は本発明に適用可能なＦＬＣ表示素子の一例を
示す模式図、 第４７図は本発明に通用可能なマトリクス電極構造を有
するセルの一例を示す模式図、 第４８図（Ａ）〜（Ｄ）および第４９図（Ａ）〜（Ｄ）
はＦＬＣ素子に印加する電圧の波形を示す波形図である
。 １・・・ワードプロセッサ、 ５０・・・表示制御装置本体、 １００・・・表示器、 １０２・・・表示画面、 １０４・・・有効表示領域、 １０６・・・枠、 １１０・・・上部ガラス基板、 １１２・・・配線部、 １１４．１２４・・・透明電極、 １１５．１２５・・・取出し電極、 １１６．１２６・・・絶縁膜、 １２０・・・下部ガラス基板、 １２２・・・配線部、 １２８・・・金属層、 １３０・・・ＦＬＣ封入部、 １３２・・・ＦＬＣ。 １３４・・・スペーサ、 １３６・・・配向膜、 １４０・・・シール材、 １４２・・・充填口、 １４４・・・封口部材、 １５０．１５１・・・枠周透明電極、 ２００・・・セグメント側駆動部、 ２１０・・・セグメント駆動エレメント、２２０・・・
シフトレジスタ、 ２３０・・・ラッチ部、 ２４０・・・人力論理回路、 ２５０・・・制御論理部、 ２６０・・・スイッチ信号出力部、 ２７０・・・ドライバ、 ３００・・・コモン側駆動部、 ３１０・・・コモン駆動エレメント、 ３４０・・・入力論理回路、 ３４５・・・デコーダ、 ３５０・・・制御論理部、 ３６０・・・スイッチ信号出力部、 ３７０・・・ドライバ、 ３８０・・・基板、 ３８２・・・フレキシブルケーブル、 ３８４・・・導電部材、 ４００・・・温度センサ、 ５００・・・制御部、 ５０１−（：ＰＩ　。 ５０３・・・ＲＯＭ　。 ５０５・・・ＲＡＭ　。 ５０７・・・リセット部、 ５０９・・・クロック発生部、 ５１１・・・ハンドシェークコントローラ、６００・・
・データ出力部、 ６０１・・・データ入力部、 ６０３・・・ＩＲＱ発生部、 ６０５・・・ＤＡＣＴ発生部、 ６１１・・・ＦＥＮ発生部、 ６１３・・・ＦＥＮ　ｌ−リガ、 ６１９　・−・Ｂｕｓｙゲート、 ６２１・・・デバイスセレクタ、 ６２３・・・レジスタセレクタ、 ６２５・・・２２ビツトラツチパルスゲートアレイ、 ６３０・・・レジスタ部、 ８４１・・・実アドレス格納制御部、 ６４３・・・水平ドツト数カウンタ、 ６４５・・・ＬＡＴＨ発生部、 ８５０・・・デコーダ部、 ６６１・・・逓倍器、 ６６３Ａ〜６６３Ｄ・・・リングカウンタ、６６５．６
８９・・・マルチプレクサ、６６７・・・４相リングカ
ウンタ、 ６７１．６７５・・・マルチプレクサ部、６７３・・・
シフトレジスタ部、 ６７７・・・出力部、 ６８０・・・ゲートアレイ、 ６９０・・・ｕｎ発生部、 ７００・・・枠駆動部、 ７１０．７１５，７２０，７３０，７３５，７４０・・
・スイッチ、８００・・・電源コントローラ、 ８１０．８２０，８２５，８３０，８４０・・・可変ゲ
イン増幅器、 ９００・・・Ｄ／Ａ変換部、 ９０１・・・Ｄ／八へ換器、 ９５０・・・＾／Ｄ変換部、 ９５１・・・Ａ／Ｄ変換器、 ＰＬ・・・光源、 Ｉ’０ＲＴＩ　５−ＰＯＲＴ６・・・ボート部、ＤＤＲ
Ｉ　ＮＤＤＲ８・・・人出力設定レジスタ、ＴＭＲＩ、
ＴＭＲ２・・・タイマ、 ＡＢ・・・アドレスバス、 ＤＢ・・・データバス、 ｃａｍ・・・コモンライン、 ｓｅｇ・・・セグメントライン、 Ｆ　ｃａｍ・・・枠周コモンライン、 Ｆｓｅｇ・・・枠周セグメントライン。 渦区動ＩｔＬとそ１加吟閾の関係を示す臘図第４図 シ昂づ支と扁区９）３電仄の関係ｆ−示すａ図第８図 濠度、ｊ＋Ｉ２勲１！工ｈ・４び用透Ｊ叉の関係を示す
櫟因第９図 ロコ　　　　　　　　　　　　　　　Ｗ　　　　　　　
　　　　　　　　　　Ｗ第１２図 友方杷イ列に゛ｆ戟るアト・レス変１夾の、オ七モ１念
凹第１３図 莢託イ列にわ・けるシ゛ヤンヒ・ンゲテープルｔｆ）さ
旭明図第１４図 莢すぞ、イ列の＃渇区ψ力部を示すブロック区第２０図 第２５図 第２７図 第２９図 第３１図 焚製邑イ列の米示利イチＰ手順を示すフローチャート第
８６図（Ａ） 莢１邑イ列Ｑ表ホ判イ健ＩＪ頃を示すフローチャート第
３６図（Ｂ） 、　叡宏芭り川の４し杓惨］イ奸手漏頃を示すフロー手
ヤード第３６図（Ｃ） 焚雰芭イ列の米ホ剥倖アケ順を示すフローチャート第３
６図（Ｄ） 斐姥イ列の表ホ帝ＩＪイ資Ｒ牛Ａ頃を示すフローチャー
ト第３７図（Ａ） 父方色イ列の衆が剥イ軒手ＡＩを示すフロー牛ヤード第
３７図（Ｂ） 莢宏邑イ列ｆ）表示子２」イ岬手λノ項を示すフロート
ート第３７図（Ｃ） 父方乞イ列の表ホ牛ｌ」イ参Ｐ手順をホすフロー手ヤー
ド第３８図 （Ａ） （Ｂ） ＴＮ炊−西の機へ図 第４１図 ＳｍＣ珀５指ｆ）慣へ図 第４２図 ＳｍＨＩＬｆｅのオ麦ホ；図 第４３図 ｅ３ ＦＬＣ表六糸千の模式゛図 ｊｉ４５図 焚プ乞イ列のＦＬＣ糸÷のオ美式゛図 第４６図 莢方包を■マトリックス９虜を祥１葦のネ芙式゛図第４
７図 〔Ｐ加電圧の破町図 第４８図 （Ａ）　　　　　　　　　　　　　　　　（Ｃ）−■ （日）　　　　　　　　　　　　　　　　　　（Ｄ）ζ
下カロ電１已のン皮４形５ｎ 第４９図

Claims (1)

【特許請求の範囲】
1. 記憶性を有する表示素子で構成した表示装置に組合され
   、該表示装置の電源の投入および／または遮断に際して
   、前記表示装置の表示画面をクリアする手段を具えたこ
   とを特徴とする表示制御装置。