JPS63240027A - ドライエツチング方法 - Google Patents

ドライエツチング方法

Info

Publication number
JPS63240027A
JPS63240027A JP7501787A JP7501787A JPS63240027A JP S63240027 A JPS63240027 A JP S63240027A JP 7501787 A JP7501787 A JP 7501787A JP 7501787 A JP7501787 A JP 7501787A JP S63240027 A JPS63240027 A JP S63240027A
Authority
JP
Japan
Prior art keywords
substrate
mask
opening
oxygen
aspect ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7501787A
Other languages
English (en)
Inventor
Takeshi Matsutani
松谷 毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7501787A priority Critical patent/JPS63240027A/ja
Publication of JPS63240027A publication Critical patent/JPS63240027A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 基板上にマスクを設は反応性イオンエツチング(RIE
)により基板を選択的に深くエツチングするドライエツ
チングにおいて、 マスクの開孔のアスペクト比(深さ7幅)を大きくする
と共に、堆積が強くなるような反応ガスを用いることに
より、 エツチング部分の側断面形状の改善を図り、また、マス
ク材料の選定に対する制約を緩和させたものである。
〔産業上の利用分野〕
本発明は、基板上にマスクを設けRIEにより基板を選
択的に深くエツチングするドライエツチングの方法に関
す。
半導体装置においては、集積度が高まるに従い容量(キ
ャパシタ)や素子分離領域にその占有面積を縮小するこ
とが出来るトレンチ構造が採用される傾向にある。
このトレンチ構造の形成には、幅が小さく深さが極めて
大きい窪み(トレンチ)の形成が必須である。
そして、このトレンチの形成には、上記のドライエツチ
ングが用いられている。
〔従来の技術〕
第2図は、基板にトレンチを形成するドライエツチング
の従来方法の要部を示す側断面図である。
同図において、1は例えばシリコン(Si)からなる基
板であり、基板1上に例えば燐ガラス(PSG)、二酸
化シリコン(SiOz)または窒化・シリコン(Si 
N )などからなり例えば幅約1μ−の開孔2を有する
厚さ約1μ−のマスク3を形成し、例えば塩素系ガスな
どの反応ガス4を供給し高周波で励起するRIEにより
、基板lの開孔2部分をエツチングして、例えば約5μ
請の深さのトレンチ5を形成する。
上記のRIEでは、化学反応および、イオンが主として
垂直方向に作用するスパッタリングによるエツチングと
、主として化学反応によるデポジション(堆積)とが併
存し、エツチングと堆積とのバランスの下にトレンチ5
が形成される。
〔発明が解決しようとする問題点〕
しかしながら、上記のドライエツチング方法では、第3
図の側断面図(a)に示す如く、トレンチ5の側面が横
方向にエツチングされて櫛型形状になったり、第3図の
側断面図(b)に示す如く、トレンチ5の上部が開口2
の拡大によりエッチシフト6を起こして開口が拡がった
段付形状になったりする場合があり、良質なトレンチ構
造の形成を困難にする問題がある。
前者は、イオン同志の衝突や開口2の側面などに衝突し
たイオンの反射などにより横方向のスパッタリングが生
じてエツチングされるためである。
また、後者は、図の破線で示す如く、エツチングによる
開口2側面の損耗が上端部から始まって下端部に及び、
その後にエッチシフト6を起こさせる開口2の拡大が始
まるためである。従って、エッチシフト6の防止には、
マスクにエツチングレートの極めて小さな材料を用いる
と良いが、現状は適当な材料が見当たらない。
〔問題点を解決するための手段〕
上記問題点は、開孔を有するマスクを基板上に設けて、
反応性イオンエツチングにより該基板の該開孔部分を選
択的にエツチングするに際して、該マスクの表面では反
応生成物を堆積し、且つ該開孔の底部では該基板をエツ
チングするように、該開孔のアスペクト比(深さ7幅)
と供給する反応ガスとを設定して該基板をエツチングす
る本発明のドライエツチング方法によって解決される。
本発明によれば、上記アスペクト比の設定は、1.5以
上にし、上記基板の材料がシリコンの場合の上記反応ガ
スの設定は、四塩化珪素(SiC14)とM素(O2)
との混合気、または、三塩化硼素(BCl2 )と酸素
との混合気、または、四塩化珪素と三塩化硼素と酸素と
の混合気、または、前記王者のいずれかと塩素(Cl2
)との混合気、または、塩素と酸素との混合気にするの
が望ましい。
〔作用〕
RIEでは、先に述べたように、化学反応および、イオ
ンが主として垂直方向に作用するスパッタリングによる
エツチングと、主として化学反応による堆積とが併存し
、エツチングと堆積とのバランスにより即ちエツチング
が堆積より勝るところでエツチングが進行する。
そして、アスペクト比が比較的大きな開孔を有するマス
クを基板上に設けて基板を選択的にエツチングする場合
、マスクの表面ではエツチングと堆積とのバランス状態
が供給する反応、ガスの組成に従うが、開孔の底部では
反応ガスに淀みが生ずるため化学反応が弱くなって相対
的にスパッタリングが強くなるようにバランス状態が変
化する。
また、この変化は、開孔のアスペクト比が大きくなるに
従い大きくなる。
本発明は、上記の現象に着目し、開孔のアスペクト比を
成る値より大きくすると共に供給する反応ガスを従来方
法の場合より堆積が強くなるものにして、マスクの表面
では反応生成物が堆積され、開孔の底部では相対的に強
くなるスパッタリングを主にして基板がエツチングされ
るようにしたものである。
本発明者の実験によれば、開孔のアスペクト比を1.5
以上にし、供給する反応ガスを上記の如くにすることに
より、本発明の狙いが実現される。
その場合、酸素が堆積を強める作用をして、堆積される
反応生成物は、酸化シリコン(SixOy)や酸化硼素
(BxOy)などが主成分となる。
そして、この方法によれば、堆積が強くなるため、エン
チング部分(先のトレンチ5)の側面に従来方法の場合
より強い堆積膜が形成されて、先に述べた横方向のスパ
ッタリングが生じてもエツチングが抑制されてその側面
が樽型形状になり難くなる。
また、マスクは表面が堆積の様態にあるので開孔の拡大
がなくなり、先に述べたエッチシフトによる段付形状の
発生が防止される。
これらのことは、半導体装置における良質なトレンチ構
造の形成を容易にする。
更に、本方法は、マスクの損耗が無視出来る状態となる
ので、マスク材料の選定に関して、マスク材料のエツチ
ングレートを基板のエツチングレートよりも出来るだけ
小さくすると言う従来の制約が緩和される特徴を有する
〔実施例〕
以下本発明方法の実施例についてその要部を示す第1図
の側断面図により説明する。企図を通じ同一符号は同一
対象物を示す。
同図において、先ず、トレンチを形成するシリコン基板
l上に、燐ガラスからなリドレンチの形成位置に縮約l
μ僧の開孔2を有する厚さ1.5〜2μ鋼のマスク3a
を形成する。マスクの厚さを従来方法の場合より大きく
するのは、開孔2のアスペクト比を1.5以上にするた
めである。マスク3aの形成は、燐ガラスを通常の方法
で被着し、レジストマスクを用いた選択的なエツチング
に・より開孔2を形成すれば良い。またマスク3aの材
料は、二酸化シリコンや窒化シリコンであっても良い。
次いで、反応ガスを48にしたRIEにより、基板1の
開孔2部分を選択的に所望の深さ例えば約5μmの深さ
にエツチングしてトレンチ5を形成する。
反応ガス4aは、次に示す混合気の何れでも良い。
■ 四塩化珪素1容と酸素0.25〜1.6容との混合
気。
■ 三塩化硼素1容と酸素0.1−0.6容との混合気
■ 四塩化珪素および三塩化硼素の任意混合気l容と酸
素0.1〜1.6容との混合気。但し、酸素の下限容は
、四塩化珪素の比率が大きくなるに従い0.25に近づ
ける必要がある。
■ 四塩化珪素、三塩化硼素および塩素の任意混合気1
容と酸素0.1〜1.6容との混合気。但し、酸素の下
限容は、四塩化珪素の比率により■に述べた補正をする
と共に、塩素の比率が大きくなるに従い1に近づける必
要がある。
■ 塩素1容と酸素1〜3容との混合気。
このエツチングでは、マスク3aの表面、開孔2の側面
およびトレンチ5の側面に反応生成物が堆積して堆lI
I膜7を形成し、それが先に述べたように開孔2の拡が
りとトレンチ5側面のエツチングとを抑えるので、形成
されるトレンチ5の形状は、櫛型にも段付きにもならず
に側面の縦方向が略直線に近くなる。
堆積膜7は、反応生成物である酸化シリコン(si x
 O)F )や酸化硼素(BxO,)などを主成分とし
ており、後に行われるマスク3aの除去の際に一緒に除
去される。
上記の反応生成物は、反応ガスが■〜■または塩素比率
が小さい■の場合、主として反応ガス内の反応により生
成し、塩素比率が大きい■または■の場合、シリコン基
板1からの反応生成物が反応に関与して生成するもので
ある。
更に、先に述べたようにこのエツチングでは、マスク3
aの材料に対して、エツチングレートを基板1のエツチ
ングレートよりも出来るだけ小さくするとい、う特別な
配慮が不要である。
本発明者は、マスク3aの材料を多結晶シリコンにして
上記実施例と同様なエツチングを行い同様な結果を得た
。この場合、基板lとマスク3aとの間に二酸化シリコ
ンの薄い膜を介在させてマスク3aの一部とした。それ
は、基板1のシリコンとマスク3aの多結晶シリコンと
のエツチングレートが略同じであるため、介在させた二
酸化シリコン膜をトレンチ5形成の後のマスク3a除去
の際のストッパにするためである。
なお、本発明は、開孔2の幅およびエツチングの深さが
実施例の値に限定されないことは、上述の説明から容易
に理解されよう。
また、開孔2のアスペクト比は、その作用からして大き
い方が望ましいが、開孔2の形成の面からして265程
度に留めるのが現実的である。
〔発明の効果〕
以上説明したように本発明の構成によれば、基板上にマ
スクを設けRIEにより基板を選択的に深くエツチング
するドライエツチングにおいて、エツチング部分の側断
面形状の改善を図ることが出来て、例えば、半導体装置
における良質なトレンチ構造の形成を容易にさせる効果
があり、また、マスク材料の選定に対する制約を緩和さ
せて、マスクに使用する材料の範囲拡大を可能にさせる
効果がある。
【図面の簡単な説明】
第1図は本発明方法実施例の要部を示す側断面図、 第2図は従来方法の要部を示す側断面図、第3図は従来
方法の問題点を示す側断面図、である。 図において、 1は基板、       2は開孔、 3.3aはマスク、    4.4aは反応ガス、5は
トレンチ、     6はエッチシフト、7は堆積膜、 である。

Claims (1)

  1. 【特許請求の範囲】 1)開孔を有するマスクを基板上に設けて、反応性イオ
    ンエッチングにより該基板の該開孔部分を選択的にエッ
    チングするに際して、該マスクの表面では反応生成物を
    堆積し、且つ該開孔の底部では該基板をエッチングする
    ように、該開孔のアスペクト比と供給する反応ガスとを
    設定して該基板をエッチングすることを特徴とするドラ
    イエッチング方法。 2)上記基板の材料にはシリコン(Si)を用い、上記
    アスペクト比の設定は、1.5以上にし、上記反応ガス
    の設定は、四塩化珪素(SiCl_4)と酸素(O_2
    )との混合気、または、三塩化硼素(BCl_3)と酸
    素との混合気、または、四塩化珪素と三塩化硼素と酸素
    との混合気、または、前記三者のいずれかと塩素(Cl
    _2)との混合気、または、塩素と酸素との混合気にす
    ることを特徴とする特許請求の範囲第1項記載のドライ
    エッチング方法。
JP7501787A 1987-03-27 1987-03-27 ドライエツチング方法 Pending JPS63240027A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7501787A JPS63240027A (ja) 1987-03-27 1987-03-27 ドライエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7501787A JPS63240027A (ja) 1987-03-27 1987-03-27 ドライエツチング方法

Publications (1)

Publication Number Publication Date
JPS63240027A true JPS63240027A (ja) 1988-10-05

Family

ID=13563990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7501787A Pending JPS63240027A (ja) 1987-03-27 1987-03-27 ドライエツチング方法

Country Status (1)

Country Link
JP (1) JPS63240027A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1265278A1 (en) * 2001-06-06 2002-12-11 Infineon Technologies AG Method for manufacturing a trench capacitor with an isolation trench
JP2009505381A (ja) * 2005-08-08 2009-02-05 シルバーブルック リサーチ ピーティワイ リミテッド 基板に親水性トレンチをエッチングするのに適した方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1265278A1 (en) * 2001-06-06 2002-12-11 Infineon Technologies AG Method for manufacturing a trench capacitor with an isolation trench
WO2002099875A1 (en) * 2001-06-06 2002-12-12 Infineon Technologies Ag Method for manufacturing a trench capacitor with an isolation trench
US6855596B2 (en) 2001-06-06 2005-02-15 Infineon Technologies Ag Method for manufacturing a trench capacitor having an isolation trench
JP2009505381A (ja) * 2005-08-08 2009-02-05 シルバーブルック リサーチ ピーティワイ リミテッド 基板に親水性トレンチをエッチングするのに適した方法
JP4819894B2 (ja) * 2005-08-08 2011-11-24 シルバーブルック リサーチ ピーティワイ リミテッド 基板に親水性トレンチをエッチングするのに適した方法

Similar Documents

Publication Publication Date Title
US6284666B1 (en) Method of reducing RIE lag for deep trench silicon etching
EP0819786A3 (en) Etch process for single crystal silicon
JPS6376330A (ja) 半導体装置の製造方法
WO2002073668A3 (en) Method of deep trench formation with improved profile control and surface area
JPH0612767B2 (ja) 溝およびそのエッチング方法
JPS63240027A (ja) ドライエツチング方法
US6271144B1 (en) Process for etching a polycrystalline Si(1-x)Ge(x) layer or a stack of polycrystalline Si(1-x)Ge(x) layer and of a polycrystalline Si layer, and its application to microelectronics
MY136313A (en) Process to fabricate an integrated micro-fluidic system on a single wafer
JPH07235590A (ja) 半導体装置の製造方法
JPS6343321A (ja) パターン形成方法
US6107206A (en) Method for etching shallow trenches in a semiconductor body
US4465553A (en) Method for dry etching of a substrate surface
JP2586013B2 (ja) シリコン用エッチング方法
JPH02303048A (ja) 半導体装置およびその製造方法
JPS63299343A (ja) エッチング方法
JPH0467777B2 (ja)
JP3096008B2 (ja) 半導体装置の製造方法
JPH0658904B2 (ja) 半導体材料の加工法
JP2611254B2 (ja) ドライエッチング方法
JPH02280323A (ja) プラズマエッチング方法
JPH0284721A (ja) ドライエッチング方法
JP2578092B2 (ja) エツチング方法
JP2674038B2 (ja) シリコンのトレンチエッチング方法
JPH05217995A (ja) 半導体装置の製造方法
JPH0265132A (ja) ドライエッチング方法