JPS63239750A - Electron emission element - Google Patents

Electron emission element

Info

Publication number
JPS63239750A
JPS63239750A JP62073601A JP7360187A JPS63239750A JP S63239750 A JPS63239750 A JP S63239750A JP 62073601 A JP62073601 A JP 62073601A JP 7360187 A JP7360187 A JP 7360187A JP S63239750 A JPS63239750 A JP S63239750A
Authority
JP
Japan
Prior art keywords
electron
type semiconductor
emitting device
deposition surface
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62073601A
Other languages
Japanese (ja)
Other versions
JP2612571B2 (en
Inventor
Takeo Tsukamoto
健夫 塚本
Akira Suzuki
彰 鈴木
Isamu Shimoda
下田 勇
Tetsuya Kaneko
哲也 金子
Toshihiko Takeda
俊彦 武田
Takao Yonehara
隆夫 米原
Takeshi Ichikawa
武史 市川
Masahiko Okunuki
昌彦 奥貫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP7360187A priority Critical patent/JP2612571B2/en
Priority to DE19883855482 priority patent/DE3855482T2/en
Priority to EP96100917A priority patent/EP0713241B1/en
Priority to DE19883856492 priority patent/DE3856492T2/en
Priority to EP19880101626 priority patent/EP0278405B1/en
Priority to AU11343/88A priority patent/AU1134388A/en
Publication of JPS63239750A publication Critical patent/JPS63239750A/en
Priority to US07/746,154 priority patent/US5176557A/en
Priority to AU87749/91A priority patent/AU631327B2/en
Priority to US07/848,727 priority patent/US5201681A/en
Priority to US08/011,006 priority patent/US5361015A/en
Application granted granted Critical
Publication of JP2612571B2 publication Critical patent/JP2612571B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

PURPOSE:To aim at promotion for low voltage and improvement in electron emission efficiency, by constituting a peak part an electrode from at least the semiconductorcrystal made by unclear growth and a low work function material. CONSTITUTION:With the single nucleus formed in a nucleation base 2 as the center, a monocrystal of Si or the like is grown up while adding n-type impurities to it, and an n-type semiconductor area 9 is formed up, and furthermore a p-type semiconductor area 10 is formed while adding p-type impurities onto this n-type semiconductor area 9. The p-type semiconductor area 10 has a facet peculier to the monocrystal, on which a low work function material area 11 of CsSi or the like is formed, whereby such an electrode as having a peak part serving as an electron emission part is formed. With this constitution, promotion for low voltage is contrivable as well as improvement in electron emission efficiency is promotable.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は電子放出素子に係り、特に堆積面上に設けられ
た尖頭部を有する電極と、該堆積面上で且つ該尖頭部の
近傍に設けられた引き出し電極とを有する電子放出素子
に関する。
Detailed Description of the Invention [Industrial Application Field] The present invention relates to an electron-emitting device, and in particular to an electrode having a pointed head provided on a deposition surface, and an electrode provided on the deposition surface and of the pointed head. The present invention relates to an electron-emitting device having an extraction electrode provided nearby.

[従来技術] 従来、電子放出源としては熱陰極型′准子放出素子が多
く用いられていたが1.8電極を利用した電子放出は加
熱によるエネルギーロスが大きく、予備加熱が必要等の
問題点を有していた。
[Prior art] Conventionally, hot cathode quasiton emitters have been widely used as electron emission sources, but electron emission using 1.8 electrodes has problems such as large energy loss due to heating and the need for preheating. It had a point.

これらの問題点を解決すべく、冷陰極型の電子放出素子
がいくつか提案されており、その中に局部的に高電界を
発生させ、電界放出により7v子放出を行わせる電界効
果型の電子放出素子がある。
In order to solve these problems, several cold cathode type electron emitting devices have been proposed, and a field effect type electron emitting device that generates a locally high electric field in the device and emits 7V electrons by field emission. There is an emitting element.

第14図は上記の電界効果型の電子放出素子の一例を示
す概略的部分断面図である。
FIG. 14 is a schematic partial cross-sectional view showing an example of the above-mentioned field effect type electron-emitting device.

第14図に示すように、Si等の基体23上にMo(モ
リブデン)等の円錐形状の電極26を設け、この゛上極
26を中心として開口部が設けられた5i02等の絶縁
層24が形成され、この上に前記円錐形状の尖頭部の近
傍にその端部が形成された引き出し電極25を設ける。
As shown in FIG. 14, a conical electrode 26 made of Mo (molybdenum) or the like is provided on a substrate 23 made of Si or the like, and an insulating layer 24 such as 5i02 with an opening formed around the upper electrode 26 is formed. An extraction electrode 25 is provided thereon, the end of which is formed near the conical point.

このような構造の電子放出素子において、基体23と引
き出し電極25との間に電圧を印加すると、電界強度の
強い尖頭部から電子が放出される。
In the electron-emitting device having such a structure, when a voltage is applied between the base 23 and the extraction electrode 25, electrons are emitted from the tip where the electric field strength is strong.

[発明が解決しようとする問題点] しかしながら、」1記の電界効果型の電子放出素子は、
一般に印加電圧が100V以上必要であり、IC化する
ことが困難であり、低電圧化が望まれていた。
[Problems to be Solved by the Invention] However, the field-effect electron-emitting device described in 1.
Generally, an applied voltage of 100 V or more is required, making it difficult to integrate into an IC, and a lower voltage has been desired.

本発明の目的は、上記従来の問題点に鑑み、低電圧化が
可能であり、さらに電子放出効率を改善可能な、電子放
出素子を提供することにある。
SUMMARY OF THE INVENTION In view of the above-mentioned conventional problems, an object of the present invention is to provide an electron-emitting device that can lower the voltage and further improve the electron-emitting efficiency.

[問題点を解決するための手段] 本発明による電子放出素子は、堆積面上に設けられた尖
頭部を有する電極と、該堆積面上で且つ該尖頭部の近傍
に設けられた引き出し電極とを有する電子放出素子にお
いて、 前記電極の尖頭部が、少なくとも、核成長により作られ
た半導体結晶と低仕事関数材料とから構成されたことを
特徴とする。
[Means for Solving the Problems] An electron-emitting device according to the present invention includes an electrode having a pointed head provided on a deposition surface, and a drawer provided on the deposition surface and near the pointed head. An electron-emitting device having an electrode, characterized in that the tip of the electrode is composed of at least a semiconductor crystal produced by nuclear growth and a low work function material.

[作用] 本発明は、電極の尖頭部を、少なくとも、核成長により
作られた半導体結晶と低仕事関数材料とから構成するこ
とにより、低電圧を図り、且つ電子放出効率を向上させ
るものである。
[Function] The present invention aims at low voltage and improves electron emission efficiency by constructing the tip of the electrode from at least a semiconductor crystal made by nuclear growth and a low work function material. be.

半導体゛結晶としては、p型半導体結晶及び/又はn型
半導体結晶を用いることができる6以下、p型半導体結
晶と低仕事IA数材料とを用いて電子を放出させる場合
について、説明を行う。
As the semiconductor crystal, a p-type semiconductor crystal and/or an n-type semiconductor crystal can be used. A case will be described in which electrons are emitted using a p-type semiconductor crystal and a low work IA number material of 6 or less.

まず1本発明の電子放出動作の原理について説明する。First, the principle of electron emission operation of the present invention will be explained.

第4図は、金属−半導体接合のエネルギバンド図である
FIG. 4 is an energy band diagram of a metal-semiconductor junction.

第5図は、本発明における半導体表面のエネルギバンド
図である。
FIG. 5 is an energy band diagram of the semiconductor surface in the present invention.

第4図に示すように真空準位EvacがP型半導体の伝
導帯Ecより低いエネルギ準位にあるようなNEA状態
を達成するためには、仕事関数φ厘を低下させるような
材料を半導体表面に形成する必要がある。このような低
仕事関数材料としては、アルカリ金属が代表的なもので
あり、特にCsやCs−0等が使用されている。半導体
表面の仕事関数φJが低い状態、更にNEA状態であれ
ば、p型半導体に注入された電子は容易に放出され、大
きな電子放出効率を有する電子放出素子を得ることがで
きる。
In order to achieve the NEA state in which the vacuum level Evac is at a lower energy level than the conduction band Ec of the P-type semiconductor as shown in Figure 4, it is necessary to add a material that lowers the work function φ to the semiconductor surface. It is necessary to form the As such low work function materials, alkali metals are typical, and in particular, Cs, Cs-0, etc. are used. When the work function φJ of the semiconductor surface is in a low state, furthermore, in the NEA state, electrons injected into the p-type semiconductor are easily emitted, and an electron-emitting device having high electron emission efficiency can be obtained.

さらに前記のp型半導体および低仕事関数材料との接合
を逆バイアスすることによって、第5図に示すように、
真空準位Evacをp型半導体の伝導帯Ecより低いエ
ネルギ準位とする。その結果として、従来より大きなエ
ネルギ差ΔEを容易に得ることができ、仕事関数φ層が
比較的大きく、化学的に安定した低仕事関数材料を使用
して、平衡状態では真空準位Evacがp型半導体の伝
導帯Ecより高いエネルギ準位である場合であっても、
容易にNEA状態を得ることができる。
Furthermore, by reverse biasing the junction between the p-type semiconductor and the low work function material, as shown in FIG.
The vacuum level Evac is set to an energy level lower than the conduction band Ec of the p-type semiconductor. As a result, it is possible to easily obtain a larger energy difference ΔE than before, and by using a chemically stable low work function material with a relatively large work function φ layer, the vacuum level Evac is reduced to p in the equilibrium state. Even if the energy level is higher than the conduction band Ec of the type semiconductor,
NEA state can be easily obtained.

本発明はこのような、電子放出構成を電界効果型の電子
放出素子と類似の構成に用いることにより、低電圧化を
図るとともに、電子放出効率の向上を図らんとするもの
である。
The present invention aims to reduce the voltage and improve the electron emission efficiency by using such an electron-emitting structure in a structure similar to a field-effect electron-emitting device.

なお、n型半導体結晶と低仕事関数材料とを用いて電子
放出素子を形成することも可能であり、その例としては
、例えば、 Ph1lips J、Reg、39.59
−80.1984  に示されている。
Note that it is also possible to form an electron-emitting device using an n-type semiconductor crystal and a low work function material, for example, as described in Ph1lips J, Reg, 39.59.
-80.1984.

また、本発明において、堆積面に、この堆積面の材料よ
り核形成密度が十分大きく、且っ弔−の核だけが成長す
る程度に十分小さな異種材料を形成し、この異種材料に
成長した単一の核を中心として単結晶を成長させる結晶
歳艮方法を用いて、尖頭部を有する電極を形成すれば次
のような作用が生ずる。
In addition, in the present invention, a dissimilar material is formed on the deposition surface, the nucleation density of which is sufficiently higher than that of the material on this deposition surface, and which is sufficiently small to the extent that only the nuclei grow. If an electrode having a pointed head is formed using a crystal aging method in which a single crystal is grown around a single nucleus, the following effects will occur.

(1)核形成面となる異種材料のみ単一の核が形成され
、非核形成面となる堆積面には核が形成されないので単
結晶のみを形成することができる。
(1) A single nucleus is formed only on the dissimilar material which is the nucleation surface, and no nucleus is formed on the deposition surface which is the non-nucleation surface, so only a single crystal can be formed.

また、単結晶特有のファセットを電子放出部の尖頭部と
して用いることができる。
Furthermore, the facets unique to single crystals can be used as the peaks of the electron-emitting portions.

(2)尖頭部を有する電極の形状が、堆積面、異種材料
面、電極の材質、堆積条件等の製造条件で決定され、所
望の大きざの電極を形成することができ、またその大き
さのバラツキを抑えることができる。
(2) The shape of the electrode with the pointed head is determined by manufacturing conditions such as the deposition surface, the surface of different materials, the material of the electrode, and the deposition conditions, so that it is possible to form an electrode with a desired size, and It is possible to suppress variations in the height.

(3)尖頭部を有する電極の位置が異種材料面の位置精
度で決められるので、所望の位置に高精度に作製するこ
とができる。
(3) Since the position of the electrode having the pointed head is determined by the positional accuracy of the surface of different materials, it can be manufactured at a desired position with high precision.

(4)従来、単結晶の成長が困難であった非晶質の絶縁
材料面にも単結晶を成長させることが容易となる。
(4) It becomes easy to grow a single crystal even on the surface of an amorphous insulating material, where it has been difficult to grow a single crystal in the past.

(5)通常の半導体製造プロセスで製造することができ
るので、簡易な工程で高集積化を行なうことができる。
(5) Since it can be manufactured using a normal semiconductor manufacturing process, high integration can be achieved with a simple process.

[実施例] 以下、本発明の実施例を図面を用いて詳細に説明する。[Example] Embodiments of the present invention will be described in detail below with reference to the drawings.

なお、以下の実施例については、第1図は本発明の電子
放出素子の一実施例を説明するための概略的部分断面図
である。
Regarding the following embodiments, FIG. 1 is a schematic partial sectional view for explaining one embodiment of the electron-emitting device of the present invention.

第2図は本実施例の動作説明図である。FIG. 2 is an explanatory diagram of the operation of this embodiment.

同図に示すように、堆積面を構成する非晶質絶縁材料で
ある5i02等の酸化基体1に、Si3N4等の異種材
料たる核形成ベース2を形成する。これらの核形成ベー
ス2に形成された単一の核を中心として、n型不純物を
加えながら、Si等の単結晶を成長させ、n型半導体領
域9を形成する。さらに、このn型半導体領域9上にp
型不純物を加えながら、p型半導体領域1oを形成する
。p型半導体領域10は単結晶特有のファセットを有し
、この上に、CsSi¥の低仕事関数材料領域11を約
100人程度に形成することによって電子放出部となる
尖頭部を有する電極13を形成する。低仕事関数材料と
しては、φ厘が約2.5eV以下の材料が望ましく、た
とえば、Li、Na。
As shown in the figure, a nucleation base 2 made of a different material such as Si3N4 is formed on an oxidized substrate 1 made of 5i02 or the like which is an amorphous insulating material constituting the deposition surface. A single crystal of Si or the like is grown around a single nucleus formed in these nucleation bases 2 while adding an n-type impurity to form an n-type semiconductor region 9. Further, on this n-type semiconductor region 9, p
A p-type semiconductor region 1o is formed while adding type impurities. The p-type semiconductor region 10 has a facet peculiar to a single crystal, and by forming about 100 low work function material regions 11 of CsSi ¥ on this, an electrode 13 having a pointed end that becomes an electron emitting region is formed. form. As the low work function material, materials with a φ of about 2.5 eV or less are desirable, such as Li and Na.

K、Rb、Sr、Cs、Ba、Eu、Yb、Fr等を用
いることができる。また、低仕事関数材料領域11の安
定化を考慮すれば、上記のCsS iやRbSi等のア
ルカリ金属シリサイドを使用してもよい、なお、単結晶
の製造方法については、後述する。
K, Rb, Sr, Cs, Ba, Eu, Yb, Fr, etc. can be used. Furthermore, in consideration of stabilizing the low work function material region 11, alkali metal silicides such as CsSi and RbSi may be used. The method for manufacturing the single crystal will be described later.

形成された′電極13のn型半導体領域9は酸化基体l
北に設けられた導電層3と接続され、この導電層3上に
は形成された電極13を中心として開口部が設けられた
5i02等の絶縁層4が形成される。さらにこの絶縁層
4に、p型半導体領域10と接続される導電層5が形成
され、その上に絶縁層6が形成される。この絶縁層6上
には、低仕事関数材料領域9と接続される導電領域8を
形成する。この導電領域8以外の絶縁層6上に絶縁層7
を形成し、さらに引き出し電極12を形成する。
The n-type semiconductor region 9 of the formed 'electrode 13 is an oxidized base l.
An insulating layer 4 such as 5i02 is formed on the conductive layer 3, connected to the conductive layer 3 provided on the north side, and having an opening centered around the formed electrode 13. Furthermore, a conductive layer 5 connected to the p-type semiconductor region 10 is formed on this insulating layer 4, and an insulating layer 6 is formed thereon. A conductive region 8 connected to a low work function material region 9 is formed on this insulating layer 6 . An insulating layer 7 is formed on the insulating layer 6 other than this conductive region 8.
, and further, an extraction electrode 12 is formed.

このような構成を有する素子に、第2図に示すように、
n型半導体領域9とp型半導体領域10との間にp型半
導体領域10を高電位とする電圧V2を印加し、p型半
導体領域lOと低仕事関数材料領域11との間に逆バイ
アス電圧v1を印加し、さらにp型半導体領域lOと引
き出し電極12どの間に引き出し電極12を高電位とす
る電圧V3印加することで、低仕事関数材料領域11の
表面から電子を放出することができる。この動作を次に
説明する。
In an element having such a configuration, as shown in FIG.
A voltage V2 that makes the p-type semiconductor region 10 at a high potential is applied between the n-type semiconductor region 9 and the p-type semiconductor region 10, and a reverse bias voltage is applied between the p-type semiconductor region IO and the low work function material region 11. Electrons can be emitted from the surface of the low work function material region 11 by applying voltage v1 and further applying a voltage V3 between the p-type semiconductor region lO and the extraction electrode 12 to make the extraction electrode 12 a high potential. This operation will be explained next.

第3図(A)は、本実施例の平衡状態の時のエネルギバ
ンド図、第3図(B)は1本実施例の動作時のエネルギ
ーバンドである。
FIG. 3(A) is an energy band diagram in the equilibrium state of this embodiment, and FIG. 3(B) is an energy band diagram in the operation of this embodiment.

第2図に示すように、PN接合に順方向バイアス電圧V
2.P型半導体領域IOおよび低仕事関数材料領域11
間に逆方向バイアス電圧v1が印加されると、第3図C
B)に示すようにエネルギーバンドが変化し、既に述べ
たようにp型半導体領域10の伝導帯EcよりΔEだけ
低い準位にJ空準位EvacがくるNEA状態となる。
As shown in Figure 2, the forward bias voltage V
2. P-type semiconductor region IO and low work function material region 11
When a reverse bias voltage v1 is applied between
As shown in B), the energy band changes, and as described above, the NEA state is reached in which the J vacant level Evac is at a level ΔE lower than the conduction band Ec of the p-type semiconductor region 10.

このために、n型半導体領域9からp型半導体領域10
へ注入された電子は、低仕事関数材料領域11の表面−
61ら放出され、ΔEが従来より大きいために大きな電
子放出効率が得られる。
For this purpose, from the n-type semiconductor region 9 to the p-type semiconductor region 10
The electrons injected into the surface of the low work function material region 11 -
61, and because ΔE is larger than conventional electron emission efficiency can be obtained.

また、逆バイアスによってΔEを増大させるために、金
属材料として従来のように仕事関数の小さいCsや(:
、s−0等に限定されることなく、上述したようなアル
カリ金属やアルカリ土類金属等の広い範囲の材料を選択
することが可能となり、より安定した材料を用いること
ができる。
In addition, in order to increase ΔE by reverse bias, Cs with a small work function and (:
, s-0, etc., it is possible to select materials from a wide range such as alkali metals and alkaline earth metals as described above, and more stable materials can be used.

さらに1本実施例では更に引き出し電極12に正電圧が
印加されているために、シゴットキ効果による仕事関数
の低下が生じ、更に大きな電子放出量を得ることができ
る。
Furthermore, in this embodiment, since a positive voltage is further applied to the extraction electrode 12, the work function is lowered due to the Shigotki effect, and an even larger amount of electron emission can be obtained.

なお、上記実施例において、P型半導体領域及びn型半
導体領域を単結晶成長方法すなわち、堆積面に、この堆
積面の材料より核形成密度が十分大きく、且つ単一の核
だけが成長する程度に十分小さな異種材料を形成し、こ
の異種材料に成長した単一の核を中心として結晶を成長
させる結晶成長方法を用いて形成すれば、次のような万
(1点を有する。
In the above embodiments, the P-type semiconductor region and the n-type semiconductor region are grown using a single crystal growth method, that is, on a deposition surface, the nucleation density is sufficiently higher than that of the material of this deposition surface, and to the extent that only a single nucleus grows. If a crystal growth method is used in which a sufficiently small dissimilar material is formed and a crystal is grown around a single nucleus grown in this dissimilar material, the following 10,000 points will be obtained.

(1)尖頭を有する電極の形状が、堆積面、異種材料面
、電極の材質、堆積条件等の製造条件で決定され、所望
の大きさの電極を形成することができ、またその大きさ
のバラツキを抑えることができる。
(1) The shape of the electrode with a pointed tip is determined by manufacturing conditions such as the deposition surface, the surface of different materials, the material of the electrode, and the deposition conditions, so that an electrode of a desired size can be formed, and the size It is possible to suppress the variation in

(2)尖頭を有する電極の位置が異種材料面の位置精度
で決められるので、所望の位置に高精度に作製すること
ができ、複数の電子放出口を有する電子放出部をファイ
ンピッチで作製することができる。
(2) Since the position of the electrode with the tip is determined by the positional accuracy of the surface of different materials, it can be manufactured at the desired position with high precision, and an electron emitting part with multiple electron emitting ports can be manufactured at a fine pitch. can do.

(3)p型半導体領域は単結晶特有の尖頭部が形成され
、電子放出部の形状が均−且つシャープに形成されるの
で、特別な針状加工が不要であり、電界強度を均−且つ
強いものとし、動作開始電圧の範囲のバラツキを抑え、
また導電性を改善できるので、電子放出効率を向上させ
ることができる。
(3) In the p-type semiconductor region, a peak unique to a single crystal is formed, and the shape of the electron-emitting region is uniform and sharp, so special needle-like processing is not required, and the electric field strength can be evened out. It is also strong and suppresses variations in the operating start voltage range.
Furthermore, since conductivity can be improved, electron emission efficiency can be improved.

(4)従来、単結晶の成長が困難であった非晶質の絶縁
材料面にも単結晶を成長させることが容易となり、高耐
圧な電子放出素子を提供することができる。
(4) It becomes easy to grow a single crystal even on the surface of an amorphous insulating material, where it has been difficult to grow a single crystal in the past, and an electron-emitting device with high breakdown voltage can be provided.

(5)通常の半導体製造プロセスで製造することができ
るので、簡易な工程で高集積化を行なうことができる。
(5) Since it can be manufactured using a normal semiconductor manufacturing process, high integration can be achieved with a simple process.

以下、堆積面に単結晶を成長させる単結晶成長法につい
て詳述する。
A single crystal growth method for growing a single crystal on a deposition surface will be described in detail below.

まず、堆積面上に選択的に堆積膜を形成する選択堆積法
について述べる0選択堆積法とは、表面エネルギー、付
着係数、脱離係数、表面拡散速度竿という8膜形成過程
での核形成を左右する因子の材料間での差を利用して、
基板上に選択的に薄膜を形成する方法である。
First, we will discuss the selective deposition method that selectively forms a deposited film on the deposition surface. Utilizing the differences in influencing factors between materials,
This is a method of selectively forming a thin film on a substrate.

第6図(A)および(B)は選択堆積法の説明図である
FIGS. 6(A) and 6(B) are explanatory diagrams of the selective deposition method.

まず、同図(A)に示すように、一基板14上に、基板
14とと記因子の異なる材料から成る薄膜15を所望部
分に形成する。そして、適当な堆積条件によって適当な
材料から成る薄膜の堆積を行うと、同図(B)に示すよ
うに、薄膜16tよ薄膜15上にのみ成長し、基板14
上には成長しなl、)という現象を生じさせることがで
きる。この現象を利用することで、自己整合的に成形さ
れた薄膜16を成長させることができ、従来のようなレ
ジストを用いたりソゲラフイエ程の省略が可能となる。
First, as shown in FIG. 1A, a thin film 15 made of a material having different factors from that of the substrate 14 is formed on a desired portion of the substrate 14. Then, when a thin film made of a suitable material is deposited under suitable deposition conditions, the thin film 16t grows only on the thin film 15, as shown in FIG.
It is possible to cause the phenomenon that no growth occurs on the surface. By utilizing this phenomenon, it is possible to grow a thin film 16 formed in a self-aligned manner, and it becomes possible to use a conventional resist or to omit the conventional resist.

このような選択形成法による堆積を行うことができる材
料とじては、たとえば基板14としてSi02 、薄膜
15としてSi、 GaAs、窒化シリコン、そして堆
積させる薄膜16としてSi、 W、GaAs、InP
等がある。
Examples of materials that can be deposited by such a selective formation method include Si02 for the substrate 14, Si, GaAs, and silicon nitride for the thin film 15, and Si, W, GaAs, and InP for the thin film 16 to be deposited.
etc.

第7図は、5i02の堆積面と窒化シリコンの堆積面と
の核形成密度の経時変化を示すグラフである。
FIG. 7 is a graph showing changes over time in the nucleation density of the 5i02 deposition surface and the silicon nitride deposition surface.

同グラフが示すように、堆積を開始して間もなく5i0
2上での核形成密度は103 am−2以下で飽和し、
20分後でもその値はほとんど変化しない。
As the graph shows, 5i0
The nucleation density on 2 is saturated below 103 am-2,
The value hardly changes even after 20 minutes.

それに対して窒化シリコン(Si3N 4 )上では、
〜4 X 105 cm−2で一旦飽和し、それから1
0分ほど変化しないが、それ以降は急激に増大する。
On the other hand, on silicon nitride (Si3N 4 ),
Once saturated at ~4 X 105 cm-2, then 1
It does not change for about 0 minutes, but increases rapidly after that.

なお、この測定例では、5iCI4ガスをH2ガスで希
釈し、圧力175 Tarr、温度1000℃の条件下
でCVD法により堆積した場合を示している。他にSi
H4、SiH2G+2 、5iHC13、SiF 4等
を反応ガスとして用いて、圧力、温度等を調整すること
で同様の作用を得ることができる。また、真空蒸着でも
可能である。
Note that this measurement example shows the case where 5iCI4 gas was diluted with H2 gas and deposited by CVD under conditions of a pressure of 175 Tarr and a temperature of 1000°C. Other Si
A similar effect can be obtained by using H4, SiH2G+2, 5iHC13, SiF4, etc. as a reaction gas and adjusting pressure, temperature, etc. Vacuum deposition is also possible.

この場合、Si02上の核形成はほとんど問題とならな
いが、反応ガス中にMCIガスを添加することで、Si
02上での核形成を更に抑制し、 SiOz上でのSi
の堆積を皆無にすることができる。
In this case, nucleation on Si02 is hardly a problem, but by adding MCI gas to the reaction gas,
Further suppressing nucleation on 02, Si on SiOz
It is possible to completely eliminate the accumulation of

このような現象は、5i02および窒化シリコンの材料
表面のSiに対する吸着係数、脱離係数、表面拡散係数
等の差によるところが大きいが、Si原子自身によって
5i02が反応し、蒸気圧が高い一酸化シリコンが生成
されることでSi02自身がエツチングされ、窒化シリ
コン」;ではこのようなエツチング現象は生じないとい
うことも選択堆積を生じさせる原因となっていると考え
られる(T、Yonehara、S、Yoshioka
、S、Miyazawa  Journal  ofA
pplied  Physics  53. 8839
.1982)  。
This phenomenon is largely due to the difference in adsorption coefficient, desorption coefficient, surface diffusion coefficient, etc. for Si on the material surface of 5i02 and silicon nitride, but 5i02 reacts with the Si atoms themselves, and silicon monoxide, which has a high vapor pressure, The fact that this etching phenomenon does not occur in silicon nitride is thought to be a cause of selective deposition (T, Yonehara, S, Yoshioka).
,S.Miyazawa Journal ofA
pplied Physics 53. 8839
.. 1982).

このように堆積面の材料としてSiO2および窒化シリ
コンを選択し、堆積材料としてシリコンを選択すれば、
同グラフに示すように十分に大きな核形成密度差を得る
ことができる。なお、ここでは堆積面の材料としてSi
O2が望ましいが、これに限らずSiOxであっても核
形成密度差を得ることができる。
In this way, if SiO2 and silicon nitride are selected as the materials of the deposition surface and silicon is selected as the deposition material,
As shown in the same graph, a sufficiently large difference in nucleation density can be obtained. Note that here, Si is used as the material for the deposition surface.
Although O2 is preferable, the difference in nucleation density can be obtained even with SiOx.

勿論、これらの材料に限定されるものではなく、核形成
密度の差が同グラフで示すように核の密度で102倍以
上であれば十分であり、後に例示するような材料によっ
ても堆積膜の十分な選択形成を行うことができる。
Of course, the material is not limited to these materials, and it is sufficient that the difference in nucleation density is 102 times or more in the density of nuclei, as shown in the same graph, and the deposited film can be Sufficient selection formation can be performed.

この核形成密度差を得る他の方法としては、Si02上
に局所的にSiやN等をイオン注入して過剰にSiやN
等を有する領域を形成してもよい。
Another method for obtaining this difference in nucleation density is to locally implant ions of Si, N, etc. onto Si02 to
You may also form a region having the following.

このような選択堆積法を利用し、堆積面の材料より核形
成密度の十分大きい異種材料を単一の核だけが成長する
ように十分微細に形成することによって、その微細な異
種材料の存在する箇所だけに単結晶を選択的に成長させ
ることができる。
By using such a selective deposition method and forming a foreign material with a nucleation density sufficiently higher than that of the material on the deposition surface in a sufficiently fine structure so that only a single nucleus grows, the presence of the fine foreign material can be reduced. It is possible to selectively grow single crystals only in certain locations.

なお、単結晶の選択的成長は、堆積面表面の電子状態、
特にダングリングボンドの状態によって決定されるため
に、核形成密度の低い材料(たとえばSi02 )はバ
ルク材料である必要はなく、任意の材料や基板等の表面
のみに形成されて上記堆積面を成していればよい。
The selective growth of single crystals depends on the electronic state on the surface of the deposition surface,
In particular, since it is determined by the state of dangling bonds, a material with a low nucleation density (e.g. Si02) does not have to be a bulk material, but can be formed only on the surface of any material or substrate to form the above-mentioned deposition surface. All you have to do is do it.

第8図(A)〜(C)は、単結晶形成方法の一例を示す
形成工程図であり、第9図(A) #よび(B)は、第
8図(A)および(C)における基板の斜視図である。
FIGS. 8(A) to (C) are formation process diagrams showing an example of a single crystal forming method, and FIGS. 9(A) and (B) are FIG. 3 is a perspective view of the substrate.

まず、第8図(A)および第9図(A)に示すように、
基板17上に、選択堆積を可能にする核形成密度の小さ
い薄膜18を形成し、その上に核形成密度の大きい被形
成面材料を薄く堆積させ、リングラフィ等によってパタ
ーニングすることで異種材料19を子分微細に形成する
。ただし、基板17の大きさ、結晶構造および組成は任
、aのものでよく1機能素子が形成された基板であって
もよい、また、異種材料19とは、上述したように、S
iやN等を薄WJ18にイオン注入して形成される過剰
にSiやN等を有する変質領域も含めるものとする。
First, as shown in FIG. 8(A) and FIG. 9(A),
A thin film 18 with a low nucleation density that enables selective deposition is formed on the substrate 17, a thin film 18 with a high nucleation density is deposited on the thin film 18, and a different material 19 is patterned by phosphorography or the like. Form into minute minions. However, the size, crystal structure, and composition of the substrate 17 are arbitrary, and the substrate 17 may be a substrate on which a single functional element is formed.
It also includes an altered region having an excessive amount of Si, N, etc., which is formed by ion-implanting i, N, etc. into the thin WJ 18.

次に、適当な堆積条件によって異種材料19だけに薄膜
材料の単一の核が形成される。すなわち、異種材料19
は、単一の核のみが形成される程度に十分微細に形成す
る必要がある。異種材料19の大きさは、材料の種類に
よって異なるが、数ミクロン以下であればよい。更に、
核は単結晶構造を保ちながら成長し、第8図(B)に示
すように島状の単結晶粒20となる。島状の単結晶粒2
0が形成されるためには、すでに述べたように、薄膜1
8上で全く核形成が起こらないように条件を決めること
が必要である。
A single core of thin film material is then formed in only the dissimilar material 19 by suitable deposition conditions. That is, different materials 19
must be formed sufficiently finely so that only a single nucleus is formed. The size of the different material 19 varies depending on the type of material, but it may be several microns or less. Furthermore,
The nuclei grow while maintaining the single crystal structure and become island-shaped single crystal grains 20 as shown in FIG. 8(B). Island-shaped single crystal grain 2
0, as already mentioned, the thin film 1
It is necessary to determine conditions such that no nucleation occurs on 8.

島状の単結晶粒20は単結晶構造を保ちながら異種材料
19を中心して更に成長し、同図(c)に示すように略
円錐形の尖頭部を有する回転体の単結晶21となる。
The island-shaped single crystal grains 20 further grow around the dissimilar material 19 while maintaining the single crystal structure, and become a rotating single crystal 21 having a substantially conical pointed head, as shown in FIG. .

このように堆積面の材料である薄膜18が基板l7上に
形成されているために、支持体となる基板17は任意の
材料を使用することができ、更に基板17に機能素子等
が形成されたものであっても、その上に容易に単結晶を
形成することができる。
Since the thin film 18, which is the material of the deposition surface, is formed on the substrate l7, any material can be used for the substrate 17, which serves as a support, and furthermore, functional elements etc. can be formed on the substrate 17. single crystals can be easily formed thereon.

なお、上記実施例では、堆積面の材料を薄膜18で形成
したが、選択堆積を回走にする核形成密度の小さい材料
から成る基板をそのまま用いて、単結晶を同様に形成し
てもよい。
In the above example, the material of the deposition surface was formed from the thin film 18, but a single crystal may be similarly formed by using a substrate made of a material with a low nucleation density that allows selective deposition to be carried out in a circular manner. .

第10図(A)〜(G)は、単結晶形成方法の他の例を
示す形成工程図である。
FIGS. 10(A) to 10(G) are forming process diagrams showing other examples of the single crystal forming method.

同図に示すように、選択堆積を可能にする核形成密度の
小さい材料からなる基板22上に、異種材料19を十分
微小に形成することで、第8図に示した例と同様にして
単結晶を形成することができる。
As shown in the same figure, by forming a sufficiently fine dissimilar material 19 on a substrate 22 made of a material with a low nucleation density to enable selective deposition, it is possible to easily perform the same process as in the example shown in FIG. Can form crystals.

(JJ、体調) 次に、上記例における弔結晶層の具体的形成方法を説明
する。
(JJ, physical condition) Next, a specific method for forming the funeral crystal layer in the above example will be described.

Si02を薄膜18の堆積面材料とする。勿論、石英基
板を用いてもよいし、金属、半導体、磁性体、圧電体、
絶縁体等の任意の基板上に、スパッタ法、CVD法、真
空蒸着法等を用いて基板表面にSi02層を形成しても
よい。また、堆積面材料としては5i02が望ましいが
、 SiOxとしてXの値を変化させたものでもよい。
The deposition surface material of the thin film 18 is Si02. Of course, a quartz substrate may be used, and metals, semiconductors, magnetic materials, piezoelectric materials,
An Si02 layer may be formed on the surface of an arbitrary substrate such as an insulator using a sputtering method, a CVD method, a vacuum evaporation method, or the like. Furthermore, although 5i02 is desirable as the deposition surface material, SiOx with a different value of X may also be used.

こうして形成されたSi02層18上に減圧気相成長法
によって窒化シリコン層(ここではSi3 N 4層)
又は多結晶シリコン層を異種材料として堆積させ、通常
のリングラフィ技術又はX線、電子線若しくはイオン線
を用いたりソグラフィ技術で窒化シリコン層又は多結晶
シリコン層をパターニングし、数ミクロン以下、望まし
くは〜17層m以下の微小な異種材料19を形成する。
A silicon nitride layer (Si3 N 4 layer here) is formed on the Si02 layer 18 thus formed by low pressure vapor phase epitaxy.
Alternatively, a polycrystalline silicon layer is deposited as a dissimilar material, and the silicon nitride layer or polycrystalline silicon layer is patterned using conventional phosphorography techniques, X-rays, electron beams, ion beams, or lithographic techniques, preferably to a thickness of several microns or less. A minute dissimilar material 19 of ~17 layers m or less is formed.

続いて、)101  とH2と、5i)l 2 C12
、5iC14、1SiHC10、SiF 4若しくは5
i)14との混合ガスを用いて上記基板17上にSiを
選択的に成長させる。その際の基板温度は700〜11
00℃、圧力は約100 Torrである。
Subsequently, )101 and H2, and 5i) l 2 C12
, 5iC14, 1SiHC10, SiF 4 or 5
i) selectively grow Si on the substrate 17 using a mixed gas with 14; The substrate temperature at that time is 700-11
00° C. and the pressure is about 100 Torr.

数十分程度の時間で、Si02上の窒化シリコン又は多
結晶シリコンの微細な異種材料19を中心として、!1
i結品のSiの粒20が!&、長し、最適の成長条件と
することで、その大きさは上記の異種材料程度の大きさ
から数十用m程度あるいはそれ以北の単結晶21が形成
される。
In a period of about several tens of minutes, a fine foreign material 19 of silicon nitride or polycrystalline silicon on SiO2 is formed! 1
20 grains of i-product Si! By using the optimum growth conditions, a single crystal 21 whose size ranges from about the size of the above-mentioned dissimilar material to about several tens of meters or more can be formed.

(窒化シリコンの組rjt、) これまで述べてきたような堆積面材料と異種材料との十
分な核形成密度差を得るには、Si3 N 4に限定さ
れるものではなく、窒化シリコンの組成を変化させたも
のでもよい。
(Silicon nitride set rjt,) In order to obtain a sufficient nucleation density difference between the deposited surface material and the different material as described above, the composition of silicon nitride is not limited to Si3N4. It may be something that has been changed.

RFプラズマ中でSiH4ガスとNH3ガスとを分解さ
せて低温で窒化シリコン膜を形成するプラズマCVD法
では、SiH4ガスとNH3ガスとの流量比を変化させ
ることで、堆積する窒化シリコン膜のSiとNの組成比
を大幅に変化させることができる。
In the plasma CVD method, which forms a silicon nitride film at a low temperature by decomposing SiH4 gas and NH3 gas in RF plasma, by changing the flow rate ratio of SiH4 gas and NH3 gas, Si and Si in the deposited silicon nitride film are The composition ratio of N can be changed significantly.

第11図は、SiH4とNH3の流量比と形成された窒
化シリコン膜中のSiおよびNの組成比との関係を示し
たグラフである。
FIG. 11 is a graph showing the relationship between the flow rate ratio of SiH4 and NH3 and the composition ratio of Si and N in the formed silicon nitride film.

この時の堆積条件は、RF出力175W、基板温度38
0℃であり、SiH4ガス流量を300cc/minに
固定し、NH3ガスの流量を変化させた。同グラフに示
すようにNH3/SiH4のガス流量比を4〜10へ変
化させると、窒化シリコン膜中のS i / N比は1
.1〜0.58に変化することがオージェ電子分光法に
よって明らかとなった。
The deposition conditions at this time were: RF output 175W, substrate temperature 38W.
The temperature was 0° C., the flow rate of SiH4 gas was fixed at 300 cc/min, and the flow rate of NH3 gas was varied. As shown in the same graph, when the gas flow rate ratio of NH3/SiH4 is changed from 4 to 10, the Si/N ratio in the silicon nitride film becomes 1.
.. It was revealed by Auger electron spectroscopy that the value varies from 1 to 0.58.

マタ、減圧CVD法テSiH2G!2ガスとNH3ガス
とを導入し、0.3Torrの減圧下、温度約800℃
の条件で形成した窒化シリコン膜の組成は、はぼ化学量
論比であるSi3 N 4  (Si/N 〜0.75
)に近いものであった。
Now, low pressure CVD method SiH2G! 2 gas and NH3 gas were introduced, and the temperature was about 800°C under a reduced pressure of 0.3 Torr.
The composition of the silicon nitride film formed under the conditions is approximately stoichiometric, Si3N4 (Si/N ~0.75
) was close to

また、StをアンモニアあるいはN2中で約1200℃
で熱処理すること(熱窒化法)で形成される窒化シリコ
ン膜は、その形成方法が熱平衡下で行われるために、更
に化学量論比に近い組成を得ることができる。
In addition, St is heated to about 1200°C in ammonia or N2.
A silicon nitride film formed by heat treatment (thermal nitriding method) can have a composition closer to the stoichiometric ratio because the formation method is carried out under thermal equilibrium.

以上の様に種々の方法で形成した窒化シリコンをSiの
核形成密度が5i02より高い堆積面材料として用いて
上記Siの核を成長させると、その組成比により核形成
密度に差が生じる。
When silicon nitride formed by the various methods described above is used as a deposition surface material with a Si nucleation density higher than 5i02 to grow the Si nuclei, a difference occurs in the nucleation density depending on the composition ratio.

第12図は、St/N組成比と核形成密度との関係を示
すグラフである。同グラフに示すように、窒化シリコン
膜の組成を変化させることで、その−ヒに成長するSi
の核形成密度は大幅に変化する。この時の核形成条件は
、5iCI4ガスを175 Tarrに減圧し、+oo
o’cでH2と反応させてSiを生成させる。
FIG. 12 is a graph showing the relationship between St/N composition ratio and nucleation density. As shown in the graph, by changing the composition of the silicon nitride film, Si
The nucleation density of varies significantly. The nucleation conditions at this time were to reduce the pressure of 5iCI4 gas to 175 Tarr, and +oo
o'c to react with H2 to generate Si.

このように窒化シリコンの組成によって核形成密度が変
化する現象は、単一の核を成長させる程度に十分微細に
形成される異種材料としての窒化シリコンの大きさに影
響を与える。すなわち、核形成密度が大きい組成を有す
る窒化シリコンは、非常に微細に形成しない限り、単一
の核を形成することができない。
This phenomenon in which the nucleation density changes depending on the composition of silicon nitride affects the size of silicon nitride as a heterogeneous material that is formed finely enough to grow a single nucleus. That is, silicon nitride having a composition with a high nucleation density cannot form a single nucleus unless it is formed very finely.

したがって、核形成密度と、単一の核が選択できる最適
な窒化シリコンの大きさとを選択する必要がある。たと
えば〜105cm−2の核形成密度を得る堆積条件では
、窒化シリコンの大きさは約4gm以下であれば単一の
核を選択できる。
Therefore, it is necessary to select the nucleation density and the optimum silicon nitride size for selecting a single nucleus. For example, for deposition conditions that yield a nucleation density of ˜10 cm −2 , single nuclei can be selected as long as the silicon nitride has a size of about 4 gm or less.

(イオン注入による異種材料の形成) Siに対して核形成密度差を実現する方法として、核形
成密度の低い堆積面材料である5i02の表面に局所的
にSi 、N、P、B、F、Ar。
(Formation of different materials by ion implantation) As a method to realize a difference in nucleation density for Si, Si, N, P, B, F, Ar.

He、C,As、Ga、Ge等をイオン注入して5i0
2の堆積面に変質領域を形成し、この変質領域を核形成
密度の高い堆積面材料としても良い。
5i0 by ion implantation of He, C, As, Ga, Ge, etc.
An altered region may be formed on the deposition surface of No. 2, and this altered region may be used as the deposition surface material with a high nucleation density.

例えば、SiO2表面をレジストで多い、所望の箇所を
露光、現像、溶解させてSiO2表面を部分的に表出さ
せる。
For example, a desired portion of the SiO2 surface is exposed to light, developed, and dissolved with a resist to partially expose the SiO2 surface.

続いて、S i F4ガスをソースガスとして用い、S
iイオンを10keVでlX l 016〜LX10L
8cm−2の密度でSiO2表面に打込む。これによる
投影飛程は114八であり、SiO2表面ではSi濃度
が〜1022 c m−3に達する。
Subsequently, using S i F4 gas as a source gas, S
i ion at 10keV lX l 016~LX10L
Implant into the SiO2 surface with a density of 8 cm-2. The projected range due to this is 1148, and the Si concentration reaches ~1022 cm-3 on the SiO2 surface.

5i02はもともと非晶質であるために、Siイオンを
注入した領域も非晶質である。
Since 5i02 is originally amorphous, the region into which Si ions are implanted is also amorphous.

なお、変質領域を形成するには、レジストをマスクとし
てイすン注入を行うこともできるが、集束イオンビーム
技術を用いて、レジストマスクを使用せずに絞られたS
iイオンをSiO2表面に注入してもよい。
Note that to form the altered region, ion implantation can be performed using a resist as a mask, but focused ion beam technology can be used to form a focused S without using a resist mask.
i ions may be implanted into the SiO2 surface.

こうしてイオン注入を行った後、レジストを剥離するこ
とで、SiO2面にSiが過剰な変質領域が形成される
。このような変質領域が形成されたSiO2堆積面にS
iを気相成長させる。
After performing the ion implantation in this manner, by peeling off the resist, an altered region containing excess Si is formed on the SiO2 surface. S is added to the SiO2 deposition surface where such altered regions are formed.
i by vapor phase growth.

:JSI3図は、Siイオンの注入にと抜形f&密度と
の関係を示すグラフである。
:JSI3 diagram is a graph showing the relationship between Si ion implantation and cutting shape f&density.

同グラフに示すように、Si十注入賃が多い程、俵形J
&密度が増大することがわかる。
As shown in the same graph, the larger the Si
& It can be seen that the density increases.

したがって、変質領域を十分微細に形成することで、こ
の変質領域を異種材料としてSiの巾−の核を1&長さ
せることができ、上述したように単結晶を成長させるこ
とができる。
Therefore, by forming the altered region sufficiently finely, it is possible to use the altered region as a different material to make the nucleus of Si width 1&long, and to grow a single crystal as described above.

なお、変質領域を単一の核が成長する程度に十分微細に
形成することは、レジストのバターニングや、集束イオ
ンビームのビームを絞ることによって容易に達成される
Note that forming the altered region sufficiently finely so that a single nucleus grows can be easily achieved by patterning the resist or narrowing down the focused ion beam.

(CVD以外のSj堆積方法) Siの選択核形成によって単結晶を成長させるには、C
VD法だけではなく、Stを真空中(< 10−6To
rr)で電子銃により蒸発させ、加熱した基板に堆積さ
せる方法も用いられる。特に、超高真空中(< 10−
’ Torr)で蒸着を行うM B E (Molec
ular Beam Epitaxy)法では、基板温
度900℃以上でSiビームと5i02が反応を始め、
5i02上でのSiの核形成は皆無になることが知られ
ている(↑、Yonehara、S、Yoshioka
 andS、Miyazawa Journal of
 Applied Physics 53゜10、p6
839.1983)。
(Sj deposition method other than CVD) To grow a single crystal by selective nucleation of Si, C
In addition to the VD method, St is processed in vacuum (< 10-6To
A method in which the material is evaporated using an electron gun and deposited on a heated substrate is also used. In particular, in ultra-high vacuum (<10-
' Torr)
In the ular beam epitaxy method, the Si beam and 5i02 begin to react at a substrate temperature of 900°C or higher,
It is known that Si nucleation on 5i02 is completely eliminated (↑, Yonehara, S., Yoshioka
andS, Miyazawa Journal of
Applied Physics 53°10, p6
839.1983).

この現象を利用して5iO2kに点在させた微小な窒化
シリコンに完全な選択性をもってStの単一の核を形成
し、そこに単結晶Siを成長させることができた。この
昨の堆積条件は、真空度10−8Tarr以下、Stビ
ーム強度9.7×1014ato+ss / 0m2m
 sec 、基板温度900℃〜1ooo℃であった。
Utilizing this phenomenon, we were able to form a single St nucleus with complete selectivity in minute silicon nitride dotted on 5iO2k, and grow single crystal Si there. The previous deposition conditions were a vacuum level of 10-8 Tarr or less, and a St beam intensity of 9.7 x 1014ato+ss/0m2m.
sec, and the substrate temperature was 900°C to 100°C.

この場合、 5i02 + Si−+ 29iO↑とい
う反応により、SiOという蒸気圧の著しく高い反応生
成物が形成され、この蒸発による5i02自身のSiに
よるエツチングが生起しているに れに対して、窒化シリコン上では上記エツチング現象は
起こらず、核形成、そして堆積が生じている。
In this case, due to the reaction 5i02 + Si-+ 29iO↑, a reaction product called SiO with a significantly high vapor pressure is formed, and as a result of this evaporation, 5i02 itself is etched by Si, whereas silicon nitride Above, the above-mentioned etching phenomenon does not occur, but nucleation and deposition occur.

したがって、核形成密度の高い堆積面材料としては、窒
化シリコン以外に、タンタル酸化物(Ta 20 s 
) 、 ’M化シリコン醜化物(SiON)?を使用し
ても同様の効果を得ることができる。すなわち、これら
の材料を微小形成して上記異種材料とすることで、同様
に単結晶を成長させることができる。
Therefore, in addition to silicon nitride, tantalum oxide (Ta 20 s
), 'M silicon ugliness (SiON)? A similar effect can be obtained by using . That is, by micro-forming these materials to form the above-mentioned dissimilar materials, a single crystal can be similarly grown.

(タングステン単結晶の成長) Si以外の材料としてタングステンの場合を例示する。(Tungsten single crystal growth) The case of tungsten as a material other than Si will be exemplified.

タングステンは、Si02上では核形成を起こさず、S
i、 WSi 2 、 PtSi、 AI等の上テハ多
結晶膜となって堆積することが知られている。しかし、
本発明による結晶成長方法によれば、単結晶を容易に成
長させることができる。
Tungsten does not nucleate on Si02 and S
It is known that a polycrystalline film such as I, WSi 2 , PtSi, AI, etc. is deposited as a polycrystalline film. but,
According to the crystal growth method according to the present invention, a single crystal can be easily grown.

まず、5i02を主成分とするガラス、石英、熱酸化膜
等の上に、Si、 WSi 2 、 PtSi、又はA
1を真空蒸着で堆積させ、フォトリングラフィによって
数ILm以下の大きさにパターニングする。
First, Si, WSi 2 , PtSi, or A is deposited on glass, quartz, thermal oxide film, etc. whose main component is 5i02.
1 is deposited by vacuum evaporation and patterned to a size of several ILm or less by photolithography.

続いて、250〜500℃に加熱された反応炉内に設置
し、WF6ガスおよび水素ガスの混合ガスを圧力的0.
1〜10Torrの減圧下で、各々75cc/winお
よび10cc/sinの流量で流す。
Subsequently, it is placed in a reactor heated to 250-500°C, and a mixed gas of WF6 gas and hydrogen gas is heated to a pressure of 0.
Flow rates are 75 cc/win and 10 cc/sin, respectively, under reduced pressure of 1 to 10 Torr.

これによって、wF、、 +3H2→−+8HFという
反応式で表現されるようにタングステンが生成する。こ
の時、タングステンと5i02との反応性は極めて低く
、強固な結合が生じないために、核形成は起こらず、し
たがって堆積は生じない。
As a result, tungsten is produced as expressed by the reaction formula wF, +3H2→-+8HF. At this time, the reactivity between tungsten and 5i02 is extremely low and no strong bond occurs, so nucleation does not occur and therefore no deposition occurs.

これに対して、Si、 WSi 2 、PtSi、 A
I上にはタングステンの核が形成されるが、微細に形成
されているために、タングステンの単一の核のみが形成
される。そして、この単一の核が成長を続け、Si02
上にも横方向に単結晶のまま成長する。これは、Si0
2上にはタングステンの核成長が起こらないために、単
結晶成長を阻害して多結晶となることかないためである
On the other hand, Si, WSi 2 , PtSi, A
A tungsten nucleus is formed on I, but since it is formed finely, only a single tungsten nucleus is formed. Then, this single nucleus continues to grow, and Si02
It also grows horizontally as a single crystal. This is Si0
This is because tungsten nucleus growth does not occur on No. 2, so that it does not inhibit single crystal growth and become polycrystalline.

なお、これまで述べた堆積面材料、異種材料および堆積
材料の組合せは、上記各実施例に示したものだけではな
く、十分な核形成密度差を有する材料の組合せであれば
よいことは明らかである。
It should be noted that the combinations of the deposition surface material, different materials, and deposition materials described so far are not limited to those shown in each of the above examples, but it is clear that any combination of materials having a sufficient difference in nucleation density may be used. be.

したがって、選択堆積ir能なGaAsやInP等の化
合物半導体の場合にも、本発明によって単結晶、単結晶
群を形成することができる。
Therefore, even in the case of a compound semiconductor such as GaAs or InP that can be selectively deposited by IR, a single crystal or a group of single crystals can be formed according to the present invention.

[発明の効果] 以上詳細に説明したように、本発明による電子放出素子
によれば、低電圧化を図ることができるとともに、′電
子放出効率を図ることができる。
[Effects of the Invention] As described above in detail, according to the electron-emitting device according to the present invention, it is possible to reduce the voltage and also to improve the electron emission efficiency.

なお1本発明において、堆積面に、この堆積面の材料よ
り核形成密度が十分大きく、且つ単一の核だけが成長す
る程度に十分小さな異種材料を形成し、この異種材料に
I&長した単一の核を中心として結晶を成長させる結晶
成長方法を用いて、尖頭部を有する電極を形成すれば次
のような作用が生ずる。
Note that in the present invention, a dissimilar material having a sufficiently higher nucleation density than the material of the deposited surface and sufficiently small enough to grow only a single nucleus is formed on the deposition surface, and a long monomer of I& length is formed on this dissimilar material. If an electrode having a pointed head is formed using a crystal growth method in which a crystal is grown around one nucleus, the following effects will occur.

(1)尖頭部を有する′心棒の形状が、堆積面、異種材
料面、電極の材質、堆積条件等の製造条件で決定され、
所望の大きさの電極を形成することができ、またその大
きさのバラツキを抑えることが   ′できる。
(1) The shape of the mandrel with the pointed head is determined by manufacturing conditions such as the deposition surface, dissimilar material surface, electrode material, and deposition conditions;
Electrodes of a desired size can be formed, and variations in the size can be suppressed.

(2)尖頭部を有する電極の位置が異種材料面の位置精
度で決められるので、所望の位置に高精度に作製するこ
とができ、複数の電子放出口を有する電子放出部を7フ
インピツチで作製することができる。
(2) Since the position of the electrode with the pointed head is determined by the positional accuracy of the surface of different materials, it can be manufactured at the desired position with high precision, and the electron emitting part with multiple electron emitting ports can be formed with a 7-inch pitch. It can be made.

(3)p型半導体領域は単結晶特有の尖頭部が形成され
、電子放出部の形状が均−且つシャープに形成されるの
で、特別な針状加工が不要であり、電界強度を均−且つ
強いものとし、動作開始電圧の範囲のバラツキを抑え、
また導電性を改善できるので、電子放出効率を向上させ
ることができる。
(3) In the p-type semiconductor region, a peak unique to a single crystal is formed, and the shape of the electron-emitting region is uniform and sharp, so special needle-like processing is not required, and the electric field strength can be evened out. It is also strong and suppresses variations in the operating start voltage range.
Furthermore, since conductivity can be improved, electron emission efficiency can be improved.

(4)従来、単結晶の成長が困難であった非晶質の絶縁
材料面にも単結晶を成長させることが容易となり、高耐
圧な電子放出素子を提供することができる。
(4) It becomes easy to grow a single crystal even on the surface of an amorphous insulating material, where it has been difficult to grow a single crystal in the past, and an electron-emitting device with high breakdown voltage can be provided.

(5)通常の半導体製造プロセスで製造することができ
るので、簡易な工程で高集積化を行なうことができる。
(5) Since it can be manufactured using a normal semiconductor manufacturing process, high integration can be achieved with a simple process.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の電子放出素子の一実施例を説[!11
するための概略的部分断面図である。 第2図は上記実施例の動作説明図である。 第3図(A)は、本実施例の平衡状態の時のエネルギバ
ンド図、第3図(B)は、未実施例の動作時のエネルギ
ーバンドである。 第4図は、金属−半導体接合のエネルギバンド図である
。 第5図は、本発明における半導体表面のエネルギバンド
図である。 第6図(A)および(B)は選択堆積法の説明図である
。 第7図は、SiO2の堆積面と窒化シリコンの堆積面と
の核形成密度の経時変化を示すグラフである。 第8図(A)〜(C)は、単結晶形成方法の一例を示す
形成工程図である。 第9図(A)および第9図(B)は、第8図(A)およ
び第8図(G)における基板の斜視図である。 第10図(A)〜(C)は、単結晶形成方法の他の例を
示す形成工程図である。 第11図は5fH4とNH3の流場比と形成された窒化
シリコン膜中のSiおよびNの組成比との関係を示した
グラフである。 第12図はS i / N組成比と核形成密度との関係
を示すグラフである。 第13図はStイオンの注入量と抜形J&密度との関係
を示すグラフである。 第14図は電界効果型の電子放出素子の一例を示す概略
的部分断面図である。 1・・・・・酸化基体 2・拳・・・核形成ベース 3.5・・・・・導電層 4.6.7・−拳・Φ絶縁層 8拳争・0・導電領域 9・・・・・低仕事関数材料領域 10・・・・・p型半導体領域 11・・・・・n型半導体領域 12・・・・・引き出し電極 13・・φ・・尖頭部を有する電極 代理人 弁理士 山 下 穣 平 第1図 第2図 第3図 (A) (B) 第4図 第5図 第6図 (A) 時閉(切 $9 図 (A) (E3) $11図 NH3/51H4逢量比 0           0.5          
1 、O5i/N 子且ハン乙 第13図 1Q1610171018
FIG. 1 illustrates an embodiment of the electron-emitting device of the present invention [! 11
FIG. FIG. 2 is an explanatory diagram of the operation of the above embodiment. FIG. 3(A) is an energy band diagram of the present embodiment in an equilibrium state, and FIG. 3(B) is an energy band diagram of the non-embodiment during operation. FIG. 4 is an energy band diagram of a metal-semiconductor junction. FIG. 5 is an energy band diagram of the semiconductor surface in the present invention. FIGS. 6(A) and 6(B) are explanatory diagrams of the selective deposition method. FIG. 7 is a graph showing changes over time in the nucleation density of the SiO2 deposition surface and the silicon nitride deposition surface. FIGS. 8(A) to 8(C) are formation process diagrams showing an example of a method for forming a single crystal. 9(A) and 9(B) are perspective views of the substrates in FIG. 8(A) and FIG. 8(G). FIGS. 10(A) to 10(C) are forming process diagrams showing other examples of the single crystal forming method. FIG. 11 is a graph showing the relationship between the flow field ratio of 5fH4 and NH3 and the composition ratio of Si and N in the formed silicon nitride film. FIG. 12 is a graph showing the relationship between the Si/N composition ratio and the nucleation density. FIG. 13 is a graph showing the relationship between the implantation amount of St ions and the cutting J&density. FIG. 14 is a schematic partial cross-sectional view showing an example of a field effect type electron-emitting device. 1... Oxidized substrate 2. Fist... Nucleation base 3.5... Conductive layer 4.6.7 - Fist. Φ Insulating layer 8. Fist fight. 0. Conductive region 9. ...Low work function material region 10...P-type semiconductor region 11...N-type semiconductor region 12...Extraction electrode 13...φ... Electrode agent having a pointed end Patent Attorney Jo Taira Yamashita Figure 1 Figure 2 Figure 3 (A) (B) Figure 4 Figure 5 Figure 6 (A) Closed (off $9 Figure (A) (E3) $11 Figure NH3 /51H4 capacity ratio 0 0.5
1, O5i/N Child and Han Otsu No. 13 Figure 1Q1610171018

Claims (5)

【特許請求の範囲】[Claims] (1)堆積面上に設けられた尖頭部を有する電極と、該
堆積面上で且つ該尖頭部の近傍に設けられた引き出し電
極とを有する電子放出素子において、 前記電極の尖頭部が、少なくとも、核成長により作られ
た半導体結晶と低仕事関数材料とから構成されたことを
特徴とする電子放出素子。
(1) In an electron-emitting device having an electrode having a pointed head provided on a deposition surface, and an extraction electrode provided on the deposition surface and near the pointed end, the pointed end of the electrode An electron-emitting device comprising at least a semiconductor crystal produced by nuclear growth and a low work function material.
(2)前記尖頭部が、p型半導体領域と、このp型半導
体領域に接合させた低仕事関数材料とを有し、 該接合に逆バイアス電圧を印加し、NEA(負の電子親
和力)状態を利用することで、p型半導体に注入された
電子を前記低仕事関数材料の表面から放出させることを
特徴とする特許請求の範囲第1項記載の電子放出素子。
(2) The pointed portion has a p-type semiconductor region and a low work function material bonded to the p-type semiconductor region, and a reverse bias voltage is applied to the junction, and NEA (negative electron affinity) is applied. 2. The electron-emitting device according to claim 1, wherein electrons injected into the p-type semiconductor are emitted from the surface of the low work function material by utilizing the state.
(3)前記半導体結晶が、前記堆積面に、前記堆積面の
材料より核形成密度が充分大きく、かつ単一の核だけが
成長する程度に充分小さな異種材料が設けられ、この異
種材料に成長した単一の核によって成長した単結晶によ
って形成されていることを特徴とする特許請求の範囲第
1項又は第2項記載の電子放出素子。
(3) The semiconductor crystal is provided on the deposition surface with a dissimilar material having a sufficiently higher nucleation density than the material of the deposition surface and sufficiently small to the extent that only a single nucleus grows, and the semiconductor crystal grows on the dissimilar material. 3. The electron-emitting device according to claim 1, wherein the electron-emitting device is formed of a single crystal grown from a single nucleus.
(4)前記堆積面が所望の下地材料上に形成された特許
請求の範囲第3項記載の電子放出素子。
(4) The electron-emitting device according to claim 3, wherein the deposition surface is formed on a desired base material.
(5)前記堆積面が非晶質絶縁材料である特許請求の範
囲第3項記載の電子放出素子。
(5) The electron-emitting device according to claim 3, wherein the deposition surface is an amorphous insulating material.
JP7360187A 1987-02-06 1987-03-27 Electron-emitting device Expired - Fee Related JP2612571B2 (en)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP7360187A JP2612571B2 (en) 1987-03-27 1987-03-27 Electron-emitting device
DE19883855482 DE3855482T2 (en) 1987-02-06 1988-02-04 Electron emitting element and its manufacturing process
EP96100917A EP0713241B1 (en) 1987-02-06 1988-02-04 A display device comprising an electron emission element
DE19883856492 DE3856492T2 (en) 1987-02-06 1988-02-04 A display device containing an electron emission element
EP19880101626 EP0278405B1 (en) 1987-02-06 1988-02-04 Electron emission element and method of manufacturing the same
AU11343/88A AU1134388A (en) 1987-02-06 1988-02-05 Electron emission element and method of manufacturing the same
US07/746,154 US5176557A (en) 1987-02-06 1991-08-14 Electron emission element and method of manufacturing the same
AU87749/91A AU631327B2 (en) 1987-02-06 1991-11-11 Electron emission element and method of manufacturing the same
US07/848,727 US5201681A (en) 1987-02-06 1992-03-09 Method of emitting electrons
US08/011,006 US5361015A (en) 1987-02-06 1993-01-29 Electron emission element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7360187A JP2612571B2 (en) 1987-03-27 1987-03-27 Electron-emitting device

Publications (2)

Publication Number Publication Date
JPS63239750A true JPS63239750A (en) 1988-10-05
JP2612571B2 JP2612571B2 (en) 1997-05-21

Family

ID=13523008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7360187A Expired - Fee Related JP2612571B2 (en) 1987-02-06 1987-03-27 Electron-emitting device

Country Status (1)

Country Link
JP (1) JP2612571B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5023167A (en) * 1973-06-28 1975-03-12
JPS5197971A (en) * 1975-02-26 1976-08-28
JPS60180040A (en) * 1984-02-01 1985-09-13 エヌ・ベー・フイリツプス・フルーイランペンフアブリケン Semiconductor device for generating electron beam

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5023167A (en) * 1973-06-28 1975-03-12
JPS5197971A (en) * 1975-02-26 1976-08-28
JPS60180040A (en) * 1984-02-01 1985-09-13 エヌ・ベー・フイリツプス・フルーイランペンフアブリケン Semiconductor device for generating electron beam

Also Published As

Publication number Publication date
JP2612571B2 (en) 1997-05-21

Similar Documents

Publication Publication Date Title
JP2516604B2 (en) Method for manufacturing complementary MOS integrated circuit device
US5422302A (en) Method for producing a three-dimensional semiconductor device
EP0886308A2 (en) Plasma nitridation of a silicon oxide film
JP2596547B2 (en) Solar cell and method of manufacturing the same
JPS63119218A (en) Semiconductor base material and manufacture thereof
JPH11243088A (en) Article with semiconductor device
JP2695413B2 (en) Manufacturing method of crystal substrate
JPS63239750A (en) Electron emission element
JPS6376364A (en) Semiconductor storage device and its manufacture
JP2609602B2 (en) Electron emitting device and method of manufacturing the same
JP2612567B2 (en) Electron-emitting device
JPH05275449A (en) Thin film semiconductor device and its manufacture
JP2616918B2 (en) Display device
JP2612565B2 (en) Electron emitting device and method of manufacturing the same
JP2651144B2 (en) Manufacturing method of crystal substrate
JP2612569B2 (en) Electron-emitting device
JP2612564B2 (en) Multi-type electron-emitting device and method of manufacturing the same
JPS63218118A (en) Manufacture of electron emitting element
JP2713569B2 (en) Electron emission device
JPS63305529A (en) Substrate and manufacture thereof
JPH05275448A (en) Manufacture of thin film semiconductor device
JP2525773B2 (en) Semiconductor device and manufacturing method thereof
JP2660252B2 (en) Method for manufacturing compound semiconductor device
JP2515301B2 (en) Method for manufacturing semiconductor device
JPS587071B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees