JPS63237132A - 高速制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 高速制御方式に関する。

〔従来の技術〕

高速化を行う手段としてマイクロプログラムで制御する
方式で、柔軟性をもたせた構成とした所に特徴をもって
いる。エレクトロニクスとメカニカルな融合をうまく行
ったメカトロニクスの進展が著しい。特にＯＡをはじめ
ＦＡ、ＣＡと全てがオートメーションという名のちとに
半導体技術を基盤として進展している。自然界の現象は
全てアナログ量の変化量であり、これらをディジタルコ
ンピュータに入力して、演算処理を行ってアナログ量で
フィードバックを行う場合、超高速性が要求される。通
常のマイクロコンピュータでは不可能である。

従来この様なマイクロプログラムは一度マイクロ命令を
決めてしまうと、ＲＯＭコードで同様に変更があった場
合は最初から作り直さねばならなかった。しかしアナロ
グ量を取り扱う場合、多くの変数、定数時定数を可変パ
ラメータとして使用する事が多い。これらをマイクロコ
ード化すると、一旦作ってしまったものは、マスクを作
り直さねば変更出来ない。

さらにこのアナログで取り扱うパラメータは設計開発の
当初設計値が固定するまで、多くの試行錯誤をくり返し
て最適な値にもって行くのが普通である。通常アナログ
回路で設計する場合は、ＩＣ素子にＣとかＲの受動素子
の定数を取り変えてこれらに対応している。いわばハン
ダ付けによって部品をつけてかえ対応していた。やり方
はきわめて変哲のない方法だが、この様な事を極く自然
に行って来た。

従来専用のアナログユニット、例えば電源回路。

モータの速度制御をマイクロプログラムによつて制御す
る事が可能になった。マイクロコード化する事によって
ユニットを最終段のドライバーを除いて全てソフトのア
ルゴリズムをライブラリ化する事が出来る。従来の様に
アナログ回路のハードを設計する必要もないし、特性を
確認するための試作をソフトのシュミレーションにおき
変える事が出来る。まずマイクロプログラムの制御方式
につき説明する。第８図に従来の情報処理装置における
マイクロプログラム制御方式を示す図を示す。図におい
て■は機械命令レジスタ（ＩＲ）、■は制御メモリ（Ｃ
Ｍ）、■は制御メモリ■より読み出された制御語の特定
フィールドから次の制御メモリアドレスを作成するアド
レス生成回路（ＡＧＮ）、■はセレクター、■は制御語
をデーコードして各制御ポイントに対して制御信号デコ
ーダ（ＤＥＣＯ）である。

本図における各制御ポイントを制御するマイクロ命令の
呼び出しは、第１マイクロステツプの場合、機械命令レ
ジスタ■の操作部（ｏｐ）によってセレクタ■を通して
、制御メモリ■がアクセスされ第１マイクロステツプを
制御するマイクロ命令が読み出される。第２マイクロス
テツプ以降は第１マイクロステツプの上記マイクロ命令
のアドレス部等を基にして、アドレス生成回路■によっ
て生成された次マイクロアドレスをセレクタ■を通して
制御メモリ■がアクセスされ、第２マイクロステツプ以
降のマイクロステップを制御するマイクロ命令が読み出
される。

いずれの場合においても読み出されたマイクロ命令はデ
コーダ■で当該制御ポイントを制御する制御信号を出力
する。このような形だとマイクロプログラムＲＯＭ　（
第８図ではの）中に固定データとして制御パラメータと
しての時定数を最初から入れておかねばならない。前に
述べた様な柔軟性が損なわれ、従来のようにハードで構
成していた場合のように抵抗、コンデンサを付は変える
より不便である。

〔発明が解決しようとしている問題点〕本発明は上述の
設計変更の容易性、処理の高速化を改善しうる高速制御
方式を提供するものである。

〔問題点を解決するための手段〕

本発明はプログラム制御の情報処理装置に於いて、前記
情報処理装置の内部及び外部に制御手順を記憶した内外
メモリと、 前記内外メモリの内外の内容を選択する手段とを有し、
前記情報処理装置を高速制御する高速側。

御方式により実現する。

〔実施例〕

本発明の実施例を図を参照して説明する。

第１図は本発明による高速制御方式による実施例のマイ
クロプログラム制御の構成を示す。

図において■は機械命令レジスタ（ＩＲ）、■ｔｉ制御
メモリ（ＣＭ）で第４，６図に示す手順を記憶する。■
は制御メモリ■より読み出された制御語の特定フィール
ドから次の制御メモリアドレスを生成するアドレス生成
回路（ＡＧＮ）、■はセレクター、■は制御語をデコー
ドして各制御ポイントに対して制御信号デコーダ（ＤＥ
ＣＯ）である。

６は外部の制御メモリで、例えばパラメータのように値
の変化するデータ、あるいは並列処理用の手順が記憶さ
れる。７はアドレス生成回路３と同様の回路である。８
はセレクター４と同様である。９はデコーダ５と同様で
ある。ＡＬＵは処理部でレジスタＩＲと接続され、演算
・論理の処理を行うＴＭＲはタイマーである。

かかる実施例では２つの制御機構を持っている。

第１図において■〜■の機構は内部のマイクロプログラ
ム格納メモリ２の内容で制御し、■〜■の機構は外部メ
モリ（チップの外におかれたメモリの内容で制御し、チ
ップの外か又はチップ上のＥＰＲＯＭ。

ＥＥＰＲＯＭ）におかれたマイクロプログラムの処理を
行う。

当然こうする事によって、外部におかれたメモリにマイ
クロプログラムを格納するから変更等に十分対応出来る
。

何回もマイクロプログラムの構成を必要に応じて組み変
える事が可能である。機械命令レジスタ■の操作部ＯＰ
によって内部メモリ用セレクタＳＬＥφか外部メモリ用
ＳＬＥ　！が選択される。従ワて本発明の高速制御方式
のコントローラは操作命令によつて２系統（内部、外部
のマイクロプログラム）の実行が別々に並列に処理実行
されるから高速性は増す事になる。パラメータの変動要
素の多いアナログ量の処理においてはその実行速度と処
理量は大いに効果が上がる。特に本発明は複写機のよう
なメカトロニクスの応用を１つの目的としており、それ
を例に応用例について説明してみよう。

複写機を始め、メカトロニクスの制御は所定のタイミン
グでシーケンスを進めて行（順序制御（シーケンス）と
アナログ量の制御がある。シーケンス制御とは、例えば
駆動モータに同期して回転するエンコーダが発生するパ
ルスをカウントしてクラッチ、ソレノイド、ランプ、ヒ
ーター等のアクチェータのＯＮ、ＯＦＦを行い、アナロ
グの制御はランプの光量を所定の明るさに保ったり、モ
ーターの速度を変えたり電源を所定の精度で発生された
りする。例えば簡単なアナログ処理をディジタルで行う
事を考えて見よう。

第２図はランプの光量を所定の明るさに保つ制御回路を
示した。周知の様にタングステンランプは印加する電圧
の３．８乗にその光量は比例する。

従ってわずかな電圧変動量が光量に大きく影響する。ラ
チュエードの余裕のない電子写真の感光体は画像の明暗
となって表われ、そこで光量を一定に保つこのようなＡ
ＶＲ（自動電圧補償装置）を装置に入れている。

第２図はハロゲンランプの光量を所定の明るさに一定に
保つアナログ回路のブロック図である。

ランプの光量は印加する電圧の位相制御量（移相量）に
よフて一定にしている、ハロゲンランプの両端より、検
知用電圧をモニターする。それをＣ−Ｒによる整流回路
、これが疑似的な実効値となる。それを差動増幅器ＯＰ
に入力して基準値と比較する。その出力を同期をとって
（この場合交流のゼロクロスパルス）位相制御量がアナ
ログ的に決定されてスイッチングされる。

これをディジタルで行った場合が第３図に示すブロック
図である。これだとＡ／Ｄ変換によってアナログ信号を
量子化して、演算（又はＲＯＭテーブルのようなデータ
の表）を行い移相量を決定する。

第４図は第３図の方式で第１図に示す制御ブロックに適
用した場合の制御フロー図である。

以下このフローの説明を行おう。

５ＴＥＰ−５０１交流入力波で検出するゼロクロスパル
スの検知を積分回路ＩＮＴの値を ピックアップして行う。

５ＴＥＰ−５０２ゼロクロスパルスの到来によってタイ
マーＴＭＲをスタートさせる。これ はＡ／Ｄ変換器ＡＤのサンプリング周 期を決定するもので、精度を上げる ために複数回のサンプリングを行う 場合は５ＴＥＰ５０２〜５ＴＥＰ５０６を複数回くり返
し実行する。

５ＴＥＰ−５０２タイマ−ＴＭＲが所定時間経過して内
部割り込みによってＣＰＵに知ら せる。

５ＴＥＰ−５０４サンプリング時間に達したのでＡ／Ｄ
変換器ＡＤを開始する。

５ＴＥＰ−５０５変換が終了するとＣＰＵに割り込み等
で知らせる。

５ＴＥＰ−５０６−Ｈｋ量子化れたアナログ宿号のデー
タをＣＰＵのレジスタにセットする。５ＴＥＰ−５０２
〜５０６を複数回行う場合は、それぞれのデータをレジ
スタに格納す るか、又は量子化される都度データ の判定を行つて最適な値のみレジス タに格納される。

５ＴＥＰ−５０７ｆｉ量子化れたデータから、設定した
値とどの程度の差があるか演算され る。これは簡略化した１次式でも可能 であり、又はルックアップテーブル から照合して適正な値を出しても 良い。

５ＴＥＰ−５０８位相制御量を決定し、ゼロクロスパル
スの到来より　いつトリガしたら 良いか、その時間をタイマにセット する。

５ＴＥＰ−５０９ゼロクロスパルスの到来を待つ。

５ＴＥＰ−５１０５ＴＥＰ−５０８で設定した値でタイ
マーＴＭＲがスタートする。

５ＴＥＰ−５１１，タイマーが所定時間に達し、ＣＰＵ
にその事を知らせる。

５ＴＥＰ−５１２）タイマツクをトリガーする。

以上説明した様に５ＴＥＰ−５０１Ｎ５ＴＥＰ５１２を
くり返し実行してランプ光量の安定化が保たれる。

第４図のフロー図においては、アナログ信号のサンプリ
ングとＡ／Ｄ変換、それに演算、トライアックへのトリ
ガーを時系列的に行っているが、実際には同一のサイク
ルで５ＴＥＰ−５０１〜５１２は行われている。ただし
、トリガーするタイミングは、前に決定（前のサイクル
でサンプリングした値）した演算でデータで行われる事
になる。従って、第２図のアナログ回路よりも数サイク
ルの遅れで、トリガーする事になる。理想的には、同じ
サイクル（交流のサイクルの半波中）中で、データのア
クイジツションとトリガーが行われ、制御のフィードバ
ックの遅れは生じないが、フィードバックを行う以上遅
れの生じるのは仕方のない事である。この遅れを短くす
るのが制御の質の向上に繋る。

ディジタルで行う長所はアナログに比し、フィードバッ
クの時間遅れは大きいが各種のパラメータをその制御の
途中に挿入したり、加工出来る所にある。第５図は位相
制御とサンプリングの関係を示したもので、第５図（Ａ
）はランプの両端に印加される交流位相制御の波形でθ
、〜θｎがその移相量である。第５図（Ｂ）図は第３図
の積分回路の　出力波形でＡ／Ｄ変換器に入力される波
形を示した。

ａ、〜ｎｍはサンプリングする周期を示した。図の例で
は半波長当り３回サンプリングを行っている。

サンプリングした結果を移相量としてフィードバックす
るのはその間に第４図のフロー図で示した通り、途中に
演算ステップが入るから数サイクルの遅れを生じる。前
にも述べた通り制御の精度に大きく影響する。極力アナ
ログ制御に近づける事が必要である。同程度と考えた場
合半サイクル遅れが理想的である。そこでディジタル制
御をアナログ信号に適用した場合第１図のアーキテクチ
ュアを応用したマイクロプログラムで実現可能である。

制御パラメータ等に変更が生じた場合とか、定数を変え
る場合はマイクロコードレジスタ（第１図の■）のオペ
レーションコードを外部マイクロプログラムメモリをア
クセスするようにすれば、変更等が自由に行える。従っ
て、本発明のコントローラを使用すれば、そのプログラ
ム方法によって内部（コントローラ内部）のメモリによ
ってマイクロプログラムを実行するものと、５ｐｅｅｄ
はやや遅くなるが外部のメモリのマイクロプログラムを
分けて実行出来るから、フレオシビリティを太き（もた
せ、かつ固定データを扱う処置は内部メモリをフェッチ
して処理を行うから効率が良い。

本発明による高速制御方式を用いて第４図にあるランプ
のコントロールを行った場合、５ＴＥＰ−５０１〜５Ｔ
ＥＰ５０６までを１命令で行い、５ＴＥＰ−５０７〜５
ＴＥＰ−５１２を同様に１命令で行う事が出来る。

従ってそのフロー図は第６図のようになる。第６図の例
はサンプリング周期は対象物によって変更する必要があ
るから外部のマイクロプログラムメモリをアクセスし、
演算とトリガーのタイミングは固定されたものとして内
部のコードメモリを用いる。これは制御対象によって任
意にプログラムすれば良い。

この方式だと１周期（交流半サイクル中）中にサンプリ
ングとトリガーが可能であり、アナログ制御と何ら変わ
りなくディジタルもメリットが大いに生かせる。

第７図は本提案によるマイクロプログラムを用いたコン
トローラのレイヤーを示した。以下、この図の説明を行
おう。

第７図の構造は少なくともａ　”−’　ｅの５つの階層
に分かれている。ａのレイヤーはマイクロプログラムコ
ントローラでありｂはメモリ、汎用のＲＯＭ、ＲＡＭ。

レイヤーの高速ＣＰＵ用のメモリが含まれる。Ｃは高速
演算用のＣＰＵＳｅはシーケンス制御を始め、各種Ｉ１
０装置と連携してコントロールを行う。独立に動作する
コーブロセツサ群がある。ここでは各種のハンドリング
を行うためにＩｌｏに対応した数のｃｏ−プロセッサが
ある。１番最後のレイヤーｆは各種のＩｌｏで、メカト
ロニクスの制御に必要なＩｌｏを備えている。

階層（ヒエラルキー）構造を有する事によってメカトロ
ニクスの高速制御、特にアナログ制御に特徴をもたせた
。

又、レイヤーの中間にあるｄはシステムバスで、内部と
外部とのインターフェースを行う、マイクロプログラム
メモリを外部にもつ場合はこのシステムバスを介して外
部メモリとインターフェースを行う。以上述べた様にマ
イクロプログラムメモリを内部と外部の実行に分けて、
変更に対する柔軟化と制御の効率の向上を自衛したもの
である。

〔その他の実施例〕

変形例として本文中にも記したがＥＥＦＲＯＭをオンチ
ップ化して、内部にある（ＣＰＵ中にあるマイクロプロ
グラムＲＯＭ）メモリとイレーザブルなＲＯＭとして変
更可能な様にオンチップ上のＥＥＦＲＯＭをプログラム
後の変更用、追加用に用いる。

〔効　果〕

本発明によれば、 ■実時間制御の確保 ■アナログ処理のディジタル化 ■プログラム開発の高効率化 等の効果がある。

【図面の簡単な説明】

第１図は本発明による高速制御方式を示す図、第２図は
アナログランプ制御回路図、 第３図はディジタルランプ制御回路図、第４図は制御手
順を示すフローチャート、つ 第５図はランプ状位相制御を示す図、 第６図は位相制御のフローチャート、 第７図は本発明をさらに説明する図、 第８図は従来のプログラム制御を示す図。

Claims (1)

1. 【特許請求の範囲】 プログラム制御の情報処理装置に於いて、前記情報処理
   装置の内部及び外部に設けられ制御手順を記憶した内外
   メモリと、 前記内外メモリの内容を選択する手段とを 有し、前記情報処理装置を高速制御する高速制御方式。