JPS63236240A - Electron emitting device - Google Patents

Electron emitting device

Info

Publication number
JPS63236240A
JPS63236240A JP62067892A JP6789287A JPS63236240A JP S63236240 A JPS63236240 A JP S63236240A JP 62067892 A JP62067892 A JP 62067892A JP 6789287 A JP6789287 A JP 6789287A JP S63236240 A JPS63236240 A JP S63236240A
Authority
JP
Japan
Prior art keywords
electrode
insulating layer
electron
insulating
electron emission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62067892A
Other languages
Japanese (ja)
Other versions
JP2713569B2 (en
Inventor
Tetsuya Kaneko
哲也 金子
Akira Suzuki
彰 鈴木
Isamu Shimoda
下田 勇
Takeo Tsukamoto
健夫 塚本
Toshihiko Takeda
俊彦 武田
Takao Yonehara
隆夫 米原
Takeshi Ichikawa
武史 市川
Masahiko Okunuki
昌彦 奥貫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP6789287A priority Critical patent/JP2713569B2/en
Priority to DE19883855482 priority patent/DE3855482T2/en
Priority to EP96100917A priority patent/EP0713241B1/en
Priority to DE19883856492 priority patent/DE3856492T2/en
Priority to EP19880101626 priority patent/EP0278405B1/en
Priority to AU11343/88A priority patent/AU1134388A/en
Publication of JPS63236240A publication Critical patent/JPS63236240A/en
Priority to US07/746,154 priority patent/US5176557A/en
Priority to AU87749/91A priority patent/AU631327B2/en
Priority to US07/848,727 priority patent/US5201681A/en
Priority to US08/011,006 priority patent/US5361015A/en
Application granted granted Critical
Publication of JP2713569B2 publication Critical patent/JP2713569B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

PURPOSE:To make the amount of electron emission controllable in simple composition by disposing an electrode with a pointed head part formed on an insulating material surface and forming an insulating member on the insulating material surface and disposing an extraction electrode formed in the vicinity of the pointed head part through this insulating member. CONSTITUTION:An electrode 2 for voltage application is formed on a substrate 1, and an insulator is formed 50Angstrom to 150Angstrom or so in thickness to form an insulating layer 3. A core formation base 9 of a material, whose species is dissimilar to that of a composition material in the insulating layer 3, is formed on this insulating layer 3 so that it faces the electrode 2. In the center of a single core formed on this core formation base 9, a single crystal of Si or the like is made to grow to form an electrode 7 for electron emission, which has a pointed head part formed in a nearly conical shape. A metallic layer 4 is further formed on the insulating layer 3 and connected with the electrode 7 for electron emission. An insulating layer 5 with an opening part in the center of the electrode 7 is formed on the metallic layer 4. An extraction electrode 6 with an electron emitting hole opened is further formed. Hence, the amount of electron emission is made controllable in simple composition.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子放出装置に係り、特に絶縁材料面上に設け
られた尖頭部を有する電極と、前記絶縁材料面上に設け
られた絶縁部材を介して、前記尖頭部の近傍に設けられ
た引き出し電極とを有する電子放出装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an electron-emitting device, and particularly relates to an electrode having a pointed head provided on an insulating material surface, and an insulating material provided on the insulating material surface. The present invention relates to an electron emitting device having an extraction electrode provided in the vicinity of the pointed head via a member.

〔従来技術〕[Prior art]

従来、電子放出源としては熱陰極型電子放出素子が多く
用いられていたが、熱陰極金利用した電子放出は加熱に
よるエネルゼーロスが大きく、予備加熱が必要等の問題
点を有していた。
Conventionally, hot cathode type electron emitting devices have been widely used as electron emission sources, but electron emission using hot cathode gold has problems such as large energy loss due to heating and the need for preheating.

これらの問題点を解決すべく、冷陰極型の電子放出素子
がいくつか提案されておシ、その中に局部的に高電界を
発生させ、電界放出により電子放出を行わせる電界効果
型の電子放出素子がある。
In order to solve these problems, several cold cathode type electron emitting devices have been proposed. There is an emitting element.

第13図は電界効果型の電子放出素子の一例を示す概略
的部分断面図である。
FIG. 13 is a schematic partial cross-sectional view showing an example of a field-effect type electron-emitting device.

第13図に示すように、Sl等の基体23上にMo (
モリブデン)等の円錐形状の電極26を設け、この電極
26を中心として開口部が設けられた810□等の絶縁
層24が形成され、この上に、前記円錐形状の尖頭部の
近傍にその端部が形成された引き出し電極25を設ける
As shown in FIG. 13, Mo (
A cone-shaped electrode 26 made of molybdenum or the like is provided, and an insulating layer 24 of 810□ or the like is formed with an opening around the electrode 26. An extraction electrode 25 having an end formed therein is provided.

このような構造の電子放出素子において、基体23と引
き出し電極25との間に電圧を印加すると、電界強度の
強い尖頭部から電子が放出される。
In the electron-emitting device having such a structure, when a voltage is applied between the base 23 and the extraction electrode 25, electrons are emitted from the tip where the electric field strength is strong.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記のような電界効果型の電子放出素子において、耐電
圧を向上させたり、またマルチ型電子放出素子において
、ファインピッチ化を図るために、隣接する尖頭部を有
する電極との影響を防がんとする場合には、尖頭部を有
する電極26は絶縁表面に形成すムことが望ましい。
In order to improve the withstand voltage in the above-mentioned field-effect electron-emitting devices, and to achieve finer pitch in multi-type electron-emitting devices, it is necessary to prevent the influence of adjacent electrodes with pointed heads. In this case, it is desirable that the electrode 26 having a pointed head be formed on an insulating surface.

またマルチ型電子放出素子において、所望の位置から、
電子を放出させるためには、それぞれの電子放出源の電
子放出を制御する必要があった。
In addition, in a multi-type electron-emitting device, from a desired position,
In order to emit electrons, it was necessary to control the electron emission of each electron emission source.

本発明の目的は簡易な構成で、尖頭部を有する電極から
放出される電子放出量を制御でき、且つ尖頭部を有する
電極を絶縁材料面に形成可能な電子放出装置を提供する
ことにある。
An object of the present invention is to provide an electron emitting device that has a simple configuration, can control the amount of electrons emitted from an electrode having a pointed head, and can form an electrode having a pointed head on an insulating material surface. be.

〔問題点を解決するための手段〕[Means for solving problems]

上記の問題点は、導電性材料上に絶縁層を挾んで形成さ
れた尖頭部を有する電極と、前記絶縁層上に設けられた
絶縁部材を介して、前記尖頭部の近傍に設けられた引き
出し電極と、前記導電性材料と前記電極との間に電圧を
印加する手段とを有する本発明の電子放出装置によって
解決される。
The above problem is solved by an electrode having a pointed head formed on a conductive material with an insulating layer sandwiched therebetween, and an electrode provided near the pointed head via an insulating member provided on the insulating layer. The problem is solved by the electron emitting device of the present invention, which has an extraction electrode and means for applying a voltage between the conductive material and the electrode.

〔作用〕[Effect]

本発明の電子放出装置は、導電性材料上に絶縁層を挾ん
で尖頭部を有する電極を形成しく以下、この構成をMI
M構成という)、絶縁材料面に形成された尖頭部を有す
る電極と導電性材料との間に電圧(V)全印加すること
によって、絶縁層を電子がトンネリング可能な状態とし
、電子を導電性材料から尖頭部を有する電極に供給しよ
うとするものである。すなわち、電圧Vの制御によって
尖頭部を有する電極へ供給する電子の量を制御すること
によって、放出される電子放出量の制御全行わんとする
ものである。
In the electron emitting device of the present invention, an electrode having a pointed head is formed on a conductive material with an insulating layer sandwiched therebetween.
M configuration), by applying a full voltage (V) between the electrode with a pointed head formed on the surface of the insulating material and the conductive material, the insulating layer is brought into a state where electrons can tunnel, making the electron conductive. The purpose is to supply an electrode with a pointed head from a flexible material. That is, the amount of electrons emitted is completely controlled by controlling the amount of electrons supplied to the electrode having a peak by controlling the voltage V.

〔実施例〕〔Example〕

以下、本発明の実施例について図面を用いて詳細に説明
する。
Embodiments of the present invention will be described in detail below with reference to the drawings.

第1図体)は、本発明の電子放出装置の一実施例金示す
概略的説明図である。第1図(B)は第1図(4)中の
a部の部分拡大図である。
Figure 1) is a schematic explanatory diagram showing one embodiment of the electron-emitting device of the present invention. FIG. 1(B) is a partially enlarged view of section a in FIG. 1(4).

第2図は上記電子放出装置の動作を説明するためのタイ
ミングチャートである。
FIG. 2 is a timing chart for explaining the operation of the electron emitting device.

第1図体に示すように、基体1上にAA、Ta、Mo。As shown in the first figure, AA, Ta, and Mo are deposited on the substrate 1.

W等の金属、又はsi等の半導体からなる電圧印加用の
電極2が形成され、さらにAt203.T&205,5
IO2等の絶縁体を厚さ50〜1501程度に形成して
絶縁層3を形成する。第1図(B)に示すように、この
絶縁層3上の、電極2に対向する位置には、絶縁層3の
構成材料と異種材料の核形成ペース9が形成され、この
核形成ペース9に形成された単一の核を中心として、S
l等の単結晶を成長させることによって約5″0〜10
,0OOX程度の大きさの略円錐形状の尖頭部を有する
電子放出用の電極7を形成する。
A voltage applying electrode 2 made of a metal such as W or a semiconductor such as Si is formed, and is further made of At203. T&205,5
The insulating layer 3 is formed by forming an insulator such as IO2 to a thickness of about 50 to 1,501 mm. As shown in FIG. 1(B), a nucleation paste 9 made of a material different from the constituent material of the insulating layer 3 is formed on the insulating layer 3 at a position facing the electrode 2. Centered around a single nucleus formed in
By growing a single crystal such as l, about 5″0~10
, 0OOX, and has a substantially conical pointed end.

また、絶縁層3上にはkl、 Au又はpt等の金属層
4が形成され、電子放出用電極7と接続される。
Further, a metal layer 4 such as KL, Au, or PT is formed on the insulating layer 3 and is connected to the electron emitting electrode 7.

電極7は単結晶に限定されず多結晶等であってもよいが
、単結晶とすれば、導電性を向上させ、電子放出効率を
向上させることができる。一般に絶縁材料面に単結晶を
形成することは困難であるが、前述した単結晶成長方法
によれば、容易に単結晶を成長させることができる。
The electrode 7 is not limited to a single crystal but may be a polycrystal or the like, but if it is made of a single crystal, the conductivity can be improved and the electron emission efficiency can be improved. Generally, it is difficult to form a single crystal on the surface of an insulating material, but according to the above-described single crystal growth method, a single crystal can be easily grown.

なお、電子放出用の電極7の形成方法については後述す
る。
Note that a method for forming the electrode 7 for electron emission will be described later.

金属層4上には、電極7を中心として開口部が設けられ
たSiO2,Sl、N4.ポリイミド樹脂膜等の絶縁層
5が形成され、さらに電子放出部が開口された引き出し
電極6が形成される。
On the metal layer 4, SiO2, Sl, N4 . An insulating layer 5 such as a polyimide resin film is formed, and an extraction electrode 6 having an open electron emitting portion is further formed.

上記の電極2と金属層4との間に所定の電圧を印加する
と、トンネリングによって電極2と電極7との間は導通
可能な状態となる。このとき、引き出し電極6に電源1
1から引き出し電極6t−高電位とする電圧を印加し、
被照射体8に電源10から被照射体8を高電位とする電
圧を印加すると、電極7の尖頭部から電子が放出される
When a predetermined voltage is applied between the electrode 2 and the metal layer 4 described above, conduction is established between the electrode 2 and the electrode 7 due to tunneling. At this time, the power supply 1 is connected to the extraction electrode 6.
1 to the extraction electrode 6t - applying a voltage to make it a high potential;
When a voltage is applied to the irradiated object 8 from the power supply 10 to make the irradiated object 8 a high potential, electrons are emitted from the tip of the electrode 7 .

このような電子放出装置において、電極2に印加する電
圧と、金属層4に印加する電圧とを制御することにより
、所望のタイミングで電子放出を行わせることができる
In such an electron emitting device, by controlling the voltage applied to the electrode 2 and the voltage applied to the metal layer 4, electron emission can be performed at a desired timing.

第1図(Nに示すように、電極2に・ぐルス発生電源1
3を接続し、金属層4にパルス発生電源12を接続し、
第2図に示すように、区間1.で電極2にvl なる負
電圧を印加し、金属層4にOvを印加し、電位差V!を
所定の値以上にすれば、電子はトンネリングによシ絶縁
層3を通過して、電子放出用の電極7の尖頭部から放出
される。区間1、で電極2にVt  (>v+  )な
る負電圧を印加し、金属層4にv3なる負電圧を印加し
、電位差V3−V、を所定の値未満とすれば、電子のト
ンネリングが抑えられ、電極2と電極7との間は遮断状
態となる。また区間t3において、金属層4にvlなる
負電圧を印加しとも、電位差V3−V。
Figure 1 (as shown in N), the electrode 2 is
3, connect the pulse generating power source 12 to the metal layer 4,
As shown in FIG. 2, section 1. A negative voltage of vl is applied to the electrode 2, Ov is applied to the metal layer 4, and the potential difference V! When is set to a predetermined value or more, electrons pass through the insulating layer 3 by tunneling and are emitted from the tip of the electron-emitting electrode 7. In section 1, by applying a negative voltage of Vt (>v+) to the electrode 2 and applying a negative voltage of v3 to the metal layer 4, and making the potential difference V3 - V less than a predetermined value, electron tunneling can be suppressed. As a result, the connection between electrode 2 and electrode 7 is cut off. Further, in the interval t3, even if a negative voltage vl is applied to the metal layer 4, the potential difference is V3-V.

を所定の値未満としておけば、トンネリングが抑えられ
、電極2と電極7との間の遮断状態は保持される。
If is kept below a predetermined value, tunneling is suppressed and the disconnection state between electrode 2 and electrode 7 is maintained.

以上説明したノクルス電圧による電子放出制御は、複数
個の電子放出源を有するマ) IJクス方式のマルチ型
電子放出装置に好適に用いられる。
The electron emission control using the Nockles voltage described above is suitably used in an IJ type multi-type electron emission device having a plurality of electron emission sources.

第3図は本発明によるマルチ型電子放出装置の電子放出
部の等価回路図である。
FIG. 3 is an equivalent circuit diagram of the electron emission section of the multi-type electron emission device according to the present invention.

第4図(A) 、 (B)はマトリクス状に配置された
電極に印加される電圧を示すタイミングチャートである
FIGS. 4A and 4B are timing charts showing voltages applied to electrodes arranged in a matrix.

第3図において、ダイオード10,1〜10,5は電極
2と絶縁層3と電子放出用の電極7からなるMIM構成
を示し、電極21〜23 と金属層41〜43を任意に
選んで金属層金高電位とする所定の電圧全印加すれば、
所望の位置のダイオードが導通状態となる。例えば、第
4図(A) 、 (B)に示されるように、区間t4で
電極2I に電圧vIt−印加し、金属層4□〜43に
それぞれQVを順に印加していくと、ダイオード141
1 + 1412 # 14,3は順に導通状態となる
。区間1.及び区間t6においても同様にして順にダイ
オード142.からダイオード14,3へと導通状態と
なる。この時、金属層41〜43に接続される不図示の
それぞれの電子放出用の電極71.〜733に対して、
共通に第1図に示したような引き出し電極6を設け、こ
の引き出し電極6と被照射体8とに、電極74.〜73
3に対して高電位な電圧を印加すると、頭にダイオード
14〜143.と結びついた電極7,1〜733の尖頭
部から電子が放出される。
In FIG. 3, diodes 10, 1 to 10, 5 have an MIM configuration consisting of an electrode 2, an insulating layer 3, and an electron emitting electrode 7, and electrodes 21 to 23 and metal layers 41 to 43 are arbitrarily selected to form metal layers. If the entire prescribed voltage is applied to make the layer metal high potential,
The diode at the desired position becomes conductive. For example, as shown in FIGS. 4A and 4B, when voltage vIt- is applied to the electrode 2I in interval t4 and QV is applied to each of the metal layers 4□ to 43 in order, the diode 141
1 + 1412 # 14 and 3 become conductive in order. Section 1. Similarly, in the section t6, the diodes 142 . The diodes 14 and 3 become conductive. At this time, each of the electron emission electrodes 71 (not shown) connected to the metal layers 41 to 43. ~733,
An extraction electrode 6 as shown in FIG. 1 is provided in common, and electrodes 74 . ~73
When a high potential voltage is applied to diodes 14 to 143. Electrons are emitted from the peaks of the electrodes 7,1 to 733 connected to the electrodes 7,1 to 733.

次に電子放出用の電極7の形成方法について説明する。Next, a method for forming the electrode 7 for electron emission will be explained.

前述した実施例で用いた単結晶成長方法は、堆積面に、
この堆積面の材料より核形成密度が十分大きく、且つ単
一の核だけが成長する程度に十分微細な異種材料を形成
し、この異種材料に成長した単一の核を中心として結晶
を成長させるものであるが、この方法は次のような長所
を有する。
In the single crystal growth method used in the above-mentioned examples,
Form a heterogeneous material whose nucleation density is sufficiently higher than that of the material on this deposition surface and fine enough to allow only a single nucleus to grow, and grow crystals around the single nucleus grown in this heterogeneous material. However, this method has the following advantages.

(1)尖頭部を有する電極の形状が、堆積面、異種材料
、堆積物の材質、堆積条件等の製造条件で決定され、絶
縁部材、引き出し電極の開口部の寸法精度と独立して形
成されるので、所望の大きさの電極を形成することがで
き、またその大きさのバラツキを抑えることができる。
(1) The shape of the electrode with a pointed head is determined by manufacturing conditions such as the deposition surface, different materials, deposit material, and deposition conditions, and is formed independently of the dimensional accuracy of the insulating member and the opening of the extraction electrode. Therefore, an electrode of a desired size can be formed, and variations in the size can be suppressed.

(2)尖頭部を有する電極の位置が異種材料の位置精度
で決められるので、所望の位置に高精度に作製すること
ができ、複数の電子放出口を有するマルチ型電子放出素
子をファインピッチで作製することができる。
(2) Since the position of the electrode with the pointed head is determined by the positional accuracy of different materials, it can be manufactured at the desired position with high precision, and multi-type electron-emitting devices with multiple electron-emitting ports can be fabricated with fine pitch. It can be made with

(3)単結晶特有の尖頭部が形成され、電子放出部の形
状が均−且つシャープに形成されるので、特別な針状加
工が不要であり、電界強度を均−且つ強いものとし、動
作開始電圧の範囲のバラツキを抑え、電子放出効率を向
上させることができる。
(3) Since a pointed head peculiar to a single crystal is formed, and the shape of the electron emitting part is formed evenly and sharply, no special needle-like processing is required, and the electric field strength is uniform and strong; It is possible to suppress variations in the range of operation start voltage and improve electron emission efficiency.

(4)従来、単結晶の成長が困難であった非晶質の絶縁
基板にも単結晶を成長させることが容易となり、高耐圧
な電子放出素子を提供することができる。
(4) It becomes easy to grow a single crystal even on an amorphous insulating substrate, on which it has been difficult to grow a single crystal in the past, and an electron-emitting device with high breakdown voltage can be provided.

(5)通常の半導体製造プロセスで製造することができ
るので、簡易な工程で高集積化を行なうことができる。
(5) Since it can be manufactured using a normal semiconductor manufacturing process, high integration can be achieved with a simple process.

以下、堆積面に単結晶を成長させる単結晶成長法につい
て詳述する。
A single crystal growth method for growing a single crystal on a deposition surface will be described in detail below.

まず、堆積面上に選択的に堆積膜を形成する選択堆積法
について述べる。選択堆積法とは、表面エネルギー、付
着係数、脱離係数、表面拡散速度等という薄膜形成過程
での核形成を左右する因子の材料間での差を利用して、
基板上に選択的に薄膜を形成する方法である。
First, a selective deposition method for selectively forming a deposited film on a deposition surface will be described. The selective deposition method takes advantage of the differences between materials in factors that affect nucleation during the thin film formation process, such as surface energy, adhesion coefficient, desorption coefficient, and surface diffusion rate.
This is a method of selectively forming a thin film on a substrate.

第5図(A)および(B)は選択堆積法の説明図である
FIGS. 5A and 5B are explanatory views of the selective deposition method.

まず、同図(4)に示すように、基板15上K、基板1
5と上記因子の異なる材料から成る薄膜16を所望部分
に形成する。そして、適当な堆積条件によって適当な材
料から成る薄膜の堆積を行うと、同図@)に示すように
、薄膜17は薄膜16上にのみ成長し、゛基板15上に
は成長しないという現象を生じさせることができる。こ
の現象を利用することで、自己整合的に成形された薄膜
12を成長させることができ、従来のようなレジストを
用いたリソグラフィ一工程の省略が可能と′なる。
First, as shown in FIG. 4, K on the substrate 15,
5 and a thin film 16 made of a material having the above-mentioned factors different from each other is formed on a desired portion. Then, when a thin film made of a suitable material is deposited under suitable deposition conditions, the thin film 17 grows only on the thin film 16 and does not grow on the substrate 15, as shown in the same figure @). can be caused. By utilizing this phenomenon, it is possible to grow a thin film 12 formed in a self-aligned manner, making it possible to omit one step of lithography using a resist as in the prior art.

このような選択形成法による堆積を行うことができる材
料としては、たとえば基板15として5i02.薄膜1
6としてSl 、 GaAs 、窒化シリコンそして堆
積させる薄膜17としてSi 、 W、 GaAs、I
nP等がある。
As a material that can be deposited by such a selective formation method, for example, 5i02. thin film 1
6 as Sl, GaAs, silicon nitride and as the thin film 17 to be deposited Si, W, GaAs, I
There are nP etc.

第6図は、5IO2の堆積面と窒化シリコンの堆積面と
の核形成密度の経時変化を示すグラフである。
FIG. 6 is a graph showing changes over time in the nucleation density on the 5IO2 deposition surface and the silicon nitride deposition surface.

同グラフが示すように、堆積を開始して間もなく 84
0□上での核形成密度は10’cm−2以下で飽和し、
20分後でもその値はほとんど変化しない。
As the graph shows, shortly after the start of deposition 84
The nucleation density on 0□ is saturated below 10'cm-2,
The value hardly changes even after 20 minutes.

それに対して窒化シリコン(813N4)上では、〜4
X10IyRで一旦飽和し、それから10分はど変化し
ないが、それ以降は急激に増大する。なお、この測定例
では、5ICt がスf:FI2ガスで希釈し、圧力1
75 Torr 、温度1000℃の条件下でCVD法
により堆積した場合を示している。他に5IH4,5I
H2C62,5tucz、、5IF4等を反応ガスとし
て用いて、圧力、温度等を調整することで同様の作用を
得ることができる。また、真空蒸着でも可能である。
In contrast, on silicon nitride (813N4), ~4
Once saturated at X10IyR, it does not change for 10 minutes, but increases rapidly thereafter. In this measurement example, 5ICt is diluted with Sf:FI2 gas and the pressure is 1
The case is shown in which the film was deposited by the CVD method under conditions of 75 Torr and a temperature of 1000°C. Other 5IH4, 5I
A similar effect can be obtained by using H2C62, 5tucz, 5IF4, etc. as a reaction gas and adjusting pressure, temperature, etc. Vacuum deposition is also possible.

この場合、5102上の核形成はほとんど問題とならな
いが、反応ガス中にHCtガスを添加することで、5I
O2上での核形成を更に抑制し、5IO2上での旧の堆
積を皆無にすることができる。
In this case, nucleation on 5102 is hardly a problem, but by adding HCt gas to the reaction gas, 5I
Nucleation on O2 can be further suppressed and old deposition on 5IO2 can be completely eliminated.

このような現象は、S10□および窒化シリコンの材料
表面の81に対する吸着係数、脱離係数、表面拡散係数
等の差によるところが大きいが、S1原子自身によって
5tO2が反応し、蒸気圧が高い一酸化シリコンが生成
されることでSlO□自身がエツチングされ、窒化シリ
コン上ではこのようなエツチング現象は生じないという
ことも選択堆積を生じさせる原因となっていると考えら
れる( T、 Yonahara。
This phenomenon is largely due to the difference in adsorption coefficient, desorption coefficient, surface diffusion coefficient, etc. for 81 on the material surface of S10□ and silicon nitride, but 5tO2 reacts with the S1 atom itself, and monoxide with high vapor pressure The fact that SlO□ itself is etched when silicon is produced, and that such an etching phenomenon does not occur on silicon nitride is also thought to be a cause of selective deposition (T, Yonahara).

S、 Yoshloka、 S、 Mlyazawa 
Journal of AppHedPhys1e@5
3,6839,1982)。
S, Yoshloka, S, Mlyazawa
Journal of AppliedPhys1e@5
3, 6839, 1982).

このように堆積面の材料として5IO2および窒化シリ
コン薔選択し、堆積材料としてシリコンを選択すれば、
同グラフに示すように十分に大きな核形成密度差を得る
ことができる。なお、ここでは堆積面の材料として5I
O2が望ましいが、これに限らすsio工であらても核
形成密度差を得ることができる。
In this way, if 5IO2 and silicon nitride are selected as the materials of the deposition surface and silicon is selected as the deposition material,
As shown in the same graph, a sufficiently large difference in nucleation density can be obtained. Note that here, 5I is used as the material for the deposition surface.
Although O2 is preferable, the difference in nucleation density can be obtained even with sio treatment.

勿論、これらの材料に限定されるものではなく、核形成
密度の差が同グラフで示すように核の密度で102倍以
上であれば十分であり、後に例示するよう表材料によっ
ても堆積膜の十分な選択形成を行うことができる。
Of course, the material is not limited to these materials, and it is sufficient that the difference in nucleation density is 102 times or more in terms of the density of nuclei, as shown in the same graph. Sufficient selection formation can be performed.

この核形成密度差を得る他の方法としては、5IO2上
に局所的にStやN#lをイオン注入して過剰にSlや
N等を有する領域を形成してもよい。
Another method for obtaining this difference in nucleation density is to locally implant ions of St or N#l onto 5IO2 to form a region containing excess Sl, N, or the like.

このような選択堆積法を利用し、堆積面の材料より核形
成密度の十分大きい異種材料を単一の核だけが成長する
ように十分微細に形成することによって、その微細な異
種材料の存在する箇所だけに単結晶を選択的に成長させ
ることができる。
By using such a selective deposition method and forming a foreign material with a nucleation density sufficiently higher than that of the material on the deposition surface in a sufficiently fine structure so that only a single nucleus grows, the presence of the fine foreign material can be reduced. It is possible to selectively grow single crystals only in certain locations.

なお、単結晶の選択的成長は、堆積面表面の電子状態、
特にダングリングMンドの状態によって決定、されるた
めに、核形成密度の低い材料(九とえば810□)はバ
ルク材料である必要はなく、任意の材料や基板等の表面
のみに形成されて上記堆積面2成していればよい。
The selective growth of single crystals depends on the electronic state on the surface of the deposition surface,
In particular, since it is determined by the state of the dangling Mnd, a material with a low nucleation density (9, for example, 810□) does not need to be a bulk material, but can be formed only on the surface of any material or substrate, etc. It is sufficient that the deposition surface 2 is formed.

第7図(A)〜(C)は、単結晶形成方法の一例を示す
形成工程図であり、第8図(A)および(B)は、第7
図(A)および(c)における基板の斜視図である。
FIGS. 7(A) to (C) are formation process diagrams showing an example of a single crystal forming method, and FIGS. 8(A) and (B) are
It is a perspective view of the board|substrate in figures (A) and (c).

まず、第7図(A)および第8図(A)K示すように、
基板18上に、選択堆積を可能にする核形成密度の小さ
い薄膜19を形成し、その上に核形成密度の大きい異種
材料を薄く堆積させ、リングラフィ等ニよって74ター
ニングすることで異種材料20を十分微細に形成する。
First, as shown in FIG. 7(A) and FIG. 8(A)K,
A thin film 19 with a low nucleation density that enables selective deposition is formed on the substrate 18, a thin film 19 with a high nucleation density is deposited on the thin film 19, and the foreign material 20 is formed by turning 74 using phosphorography or the like. is formed sufficiently finely.

ただし、基板18の太き   ・さ、結晶構造および組
成は任意のものでよく、機能素子が形成された基板であ
ってもよい。また、異種材料20とは、上述したように
81や N等を薄膜19にイオン注入して形成される過
剰に81やN等を有する変質領域も含めるものとする。
However, the thickness, crystal structure, and composition of the substrate 18 may be arbitrary, and it may be a substrate on which functional elements are formed. Further, the different material 20 includes a degraded region having an excessive amount of 81, N, etc., which is formed by ion-implanting 81, N, etc. into the thin film 19 as described above.

次に、適当な堆積条件によって異種材料20だけに薄膜
材料の単一の核が形成される。すなわち、異種材料20
は、単一の核のみが形成される程度に十分微細に形成す
る必要がある。異種材料20の大きさは、材料の種類に
よって異なるが、数ミクロン以下であればよい。更に、
核は単結晶構造を保ちながら成長し、第7図(B)に示
すように島状の単結晶粒21となる。島状の単結晶粒2
1が形成されるためには、すでに述べたように、薄膜1
9上で全く核形成が起こらないように条件を決めること
が必要である。
A single core of thin film material is then formed in only the dissimilar material 20 by suitable deposition conditions. That is, different materials 20
must be formed sufficiently finely so that only a single nucleus is formed. The size of the different material 20 varies depending on the type of material, but may be several microns or less. Furthermore,
The nuclei grow while maintaining the single crystal structure and become island-shaped single crystal grains 21 as shown in FIG. 7(B). Island-shaped single crystal grain 2
1, the thin film 1 must be formed as described above.
It is necessary to determine conditions such that no nucleation occurs on 9.

島状の単結晶粒21は単結晶構造を保ちながら異種材料
20t−中心にして更に成長し、同図(C)に示すよう
に略円錐形の尖頭部を有する回転体の単結晶22となる
The island-shaped single crystal grains 21 further grow around the dissimilar material 20t while maintaining the single crystal structure, and as shown in FIG. Become.

このように堆積面の材料である薄膜19が基板18上に
形成されているために、支持体となる基板18は任意の
材料を使用することができ、更に基板18に機能素子等
が形成されたものであっても、その上に容易に単結晶を
形成することができる。
Since the thin film 19, which is the material of the deposition surface, is formed on the substrate 18, any material can be used for the substrate 18, which serves as a support, and furthermore, functional elements etc. can be formed on the substrate 18. single crystals can be easily formed thereon.

なお、上記実施例では、堆積面の材料を薄膜19で形成
したが、選択堆積を可能にする核形成密度の小さい材料
から成る基板をそのまま用いて、単結晶を同様に形成し
てもよい。
In the above embodiment, the material of the deposition surface is formed of the thin film 19, but a single crystal may be similarly formed using a substrate made of a material with a low nucleation density that enables selective deposition.

第9図(〜〜(C)は、単結晶形成方法の他の例を示す
形成工程図である。
FIG. 9(C) is a formation process diagram showing another example of the single crystal formation method.

同図に示すように、選択堆積を可能にする核形成密度の
小さい材料からなる基板19上に、異種材料20を十分
微小に形成することで、第7図に示した例と同様にして
単結晶を形成することができる。
As shown in the figure, by forming a sufficiently fine dissimilar material 20 on a substrate 19 made of a material with a low nucleation density to enable selective deposition, it is possible to Can form crystals.

(具体例) 次に、上記例における単結晶層の具体的形成方法を説明
する。
(Specific Example) Next, a specific method for forming the single crystal layer in the above example will be described.

5tO2を薄膜19の堆積面材料とする。勿論、石英基
板を用いてもよいし、金属、半導体、磁性体、圧電体、
絶縁体等の任意の基板上に、ス・母ツタ法、CVD法、
真空蒸着法等を用いて基板表面に810□層を形成して
もよい。また、堆積面材料としてはSlO□が望ましい
が、510xとしてのXの値を変化させたものでもよい
5tO2 is used as the material for the deposition surface of the thin film 19. Of course, a quartz substrate may be used, and metals, semiconductors, magnetic materials, piezoelectric materials,
On any substrate such as an insulator,
An 810□ layer may be formed on the surface of the substrate using a vacuum evaporation method or the like. Furthermore, although SlO□ is desirable as the material for the deposition surface, it may also be one in which the value of X as 510x is changed.

こうして形成されたsio□層19上に減圧気相成長法
によって窒化シリコン層(ここではS l 、N4層)
又は多結晶シリコン層を異種材料として堆積させ、通常
のリングラフィ技術又はX線、電子線若しくはイオン線
を用いたリングラフィ技術で窒化シリコン層又は多結晶
シリコン層をa!ターニングし、数ミクロン以下、望ま
しくは〜1μm以下の微小な異種材料20を形成する。
On the sio□ layer 19 thus formed, a silicon nitride layer (here, S l , N4 layer) is formed by low pressure vapor phase epitaxy.
Alternatively, a polycrystalline silicon layer is deposited as a different material, and the silicon nitride layer or polycrystalline silicon layer is a! Turning is performed to form a minute foreign material 20 of several microns or less, preferably ~1 μm or less.

続いて、)(CLとN2と、5IH2Ct2.5tct
4.5tucz、、SIF’4若しくは5II(4との
混合ガスを用いて上記基板11上にSlヲ選択的に成長
させる。その際の基板温度は700〜1000℃、圧力
は約100 Torrである。
Subsequently, ) (CL, N2, and 5IH2Ct2.5tct
4.5tucz, SIF'4 or 5II (4) is used to selectively grow Sl on the substrate 11. At that time, the substrate temperature is 700 to 1000°C and the pressure is about 100 Torr. .

数十分程度の時間で、5in2上の窒化シリコン又は多
結晶シリコンの微細な異種材料15を中心として、単結
晶の81の粒21が成長し、最適の成長条件とすること
で、その大きさは上記の異種材料程度の大きさから数十
μm程度に制御された単結晶22が形成される。
In a period of about several tens of minutes, 81 single-crystal grains 21 grow around a fine foreign material 15 of silicon nitride or polycrystalline silicon on a 5in2 surface, and by setting the optimal growth conditions, the size of the grains can be increased. A single crystal 22 is formed whose size is controlled to be from about the same size as the above-mentioned dissimilar material to about several tens of μm.

(窒化シリコンの組成) これまで述べてきたような堆積面材料と異種材料との十
分な核形成密度差を得るには、St、N4に限定される
ものではなく、窒化シリコンの組成を変化させたもので
もよい。
(Composition of silicon nitride) In order to obtain a sufficient difference in nucleation density between the deposited surface material and the different material as described above, it is possible to change the composition of silicon nitride, not limited to St and N4. It may also be something you have.

RF7’ラズマ中で5IH4ガス(!:NI(3ガスと
を分解させて低温で窒化シリコンMを形成するf)、e
マCVD法では、5IR4ゴスとNFf3ゴスとの流量
比を変化させることで、堆積する窒化シリコン膜のSt
とNの組成比を大幅に変化させることができる。
5IH4 gas (!: NI (decomposes with 3 gases to form silicon nitride M at low temperature), e
In the MacCVD method, by changing the flow rate ratio of 5IR4 Goss and NFf3 Goss, the St.
The composition ratio of N and N can be changed significantly.

第10図は、5IH4とNH,の流量比と形成された窒
化シリコン膜中の81およびNの組成比との関係を示し
たグラフである。
FIG. 10 is a graph showing the relationship between the flow rate ratio of 5IH4 and NH and the composition ratio of 81 and N in the formed silicon nitride film.

この時の堆積条件は、RF出力175W、基板温度38
0℃でl、S IH4ガス流量を300 ec/min
に固定し、■、ガスの流量を変化させた。同グラフに示
すようにNu、/5IH4のガス流量比を4〜10へ変
化させると、窒化シリコン膜中の31/N比は1.1〜
0.58に変化することがオージェ電子分光法によって
明らかとなった。
The deposition conditions at this time were: RF output 175W, substrate temperature 38W.
l at 0℃, S IH4 gas flow rate 300 ec/min
, and the gas flow rate was varied. As shown in the same graph, when the gas flow rate ratio of Nu, /5IH4 is changed from 4 to 10, the 31/N ratio in the silicon nitride film is 1.1 to 1.1.
It was revealed by Auger electron spectroscopy that the value changed to 0.58.

また、減圧CVD法で5IH2Ct2ガスと■、ガスと
を導入し、0.3 Torrの減圧下、温度約800℃
の栄件で形成した窒化シリコン膜の組成は、はぼ化学量
論比であるSt 、N4(81,4’J = 0.75
 )に近いものであった。
In addition, 5IH2Ct2 gas and (1) gas were introduced using the low pressure CVD method, and the temperature was approximately 800°C under a reduced pressure of 0.3 Torr.
The composition of the silicon nitride film formed under the conditions of
) was close to

また、StをアンモニアあるいはN2中で約1200℃
で、熱処理すること(熱窒化法)で形成される窒化シリ
コン膜は、その形成方法が熱平衡下で行われるために、
更に化学量論比に近い組成を得ることができる。
In addition, St is heated to about 1200°C in ammonia or N2.
The silicon nitride film formed by heat treatment (thermal nitriding method) is formed under thermal equilibrium, so
Furthermore, a composition close to stoichiometric ratio can be obtained.

以上の様に種々の方法で形成した窒化シリコン’6st
の核形成密度が5lO2より高い堆積面材料として用い
て上記Stの核を成長させると、その組成比により核形
成密度に差が生じる。
Silicon nitride '6st formed by various methods as described above.
When the above-mentioned St nuclei are grown using the above-mentioned St as a deposition surface material whose nucleation density is higher than 5lO2, a difference occurs in the nucleation density depending on the composition ratio.

第11図は、St/N組成比と核形成密度との関係を示
すグラフである。同グラフに示すように、窒化シリコン
膜の組成を変化させることで、その上に成長するStの
核形成密度は大幅に変化する。
FIG. 11 is a graph showing the relationship between St/N composition ratio and nucleation density. As shown in the graph, by changing the composition of the silicon nitride film, the nucleation density of St grown thereon changes significantly.

この時の核形成条件は、5iCt4ガスを175 To
rrに減圧し、1000℃でN2と反応させてst 1
生成させる。
The nucleation conditions at this time are 5iCt4 gas at 175 To
Reduce the pressure to rr, react with N2 at 1000°C, and perform st 1
Generate.

このように窒化シリコンの組成によって核形成密度が変
化する現象は、単一の核を成長させる程度に十分微細に
形成される異種材料としての窒化シリコンの大きさに影
響を与える。すなわち、核形成密度が大きい組成を有す
る窒化シリコンは、非常に微細に形成しない限り、単一
の核を形成することかできない。
This phenomenon in which the nucleation density changes depending on the composition of silicon nitride affects the size of silicon nitride as a heterogeneous material that is formed finely enough to grow a single nucleus. That is, silicon nitride having a composition with a high nucleation density cannot form a single nucleus unless it is formed very finely.

したがって、核形成密度と、単一の核が選択できる最適
な窒化シリコンの大きさとを選択する必要がある。たと
えば〜105cm−2の核形成密度を得る堆積条件では
、窒化シリコンの大きさは約4μm以下であれば単一の
核を選択できる。
Therefore, it is necessary to select the nucleation density and the optimum silicon nitride size for selecting a single nucleus. For example, for deposition conditions that yield a nucleation density of ˜10 cm −2 , single nuclei can be selected as long as the silicon nitride has a size of about 4 μm or less.

(イオン注入による異種材料の形成) Stに対して核形成密度差を実現する方法として、核形
成密度の低い堆積面材料であるSlO□の表面に局所的
に81+N、P、B、F、ArtHe、C,As、Ga
、Go等をイオン注入して5IO2の堆積面に変質領域
を形成し、この変質領域を核形成密度の高い堆積面材料
としても良い。
(Formation of different materials by ion implantation) As a method to realize a difference in nucleation density with respect to St, 81+N, P, B, F, ArtHe, , C, As, Ga
, Go, etc. may be ion-implanted to form an altered region on the deposition surface of 5IO2, and this altered region may be used as a material for the deposition surface with a high nucleation density.

例、tば、5IO2表面をレジストで多い、所望の箇所
を露光、現像、溶解させてStO□表面を部分的に表出
させる。
For example, a desired portion of the 5IO2 surface is exposed to light, developed, and dissolved to partially expose the StO□ surface.

続いて、5IF4ガスをソースガスとして用い、Slイ
オンt’ 10 kaVでlXl0 〜lXl0  a
nの密度で5IO2表面に打込む。これによる投影飛程
は114Xであり、5102表面ではSI濃度が〜10
22ffi−3に達する。810□はもともと非晶質で
あるために、Stイオンを注入した領域も非晶質である
Subsequently, using 5IF4 gas as a source gas, lXl0 ~ lXl0 a at Sl ion t' 10 kaV
implant into the 5IO2 surface with a density of n. The projected range is 114X, and the SI concentration is ~10 on the 5102 surface.
It reaches 22ffi-3. Since 810□ is originally amorphous, the region into which St ions are implanted is also amorphous.

なお、変質領域を形成するには、レジストをマスクとし
てイオン注入を行うこともできるが、集束イオンビーム
技術を用いて、レジストマスクを使用せずに絞られたS
tイオン’i 5io2表面に注入してもよい。
Note that to form the altered region, ion implantation can be performed using a resist as a mask, but focused ion beam technology can be used to form a narrowed S without using a resist mask.
t ions 'i 5io2 may be implanted onto the surface.

こうしてイオン注入を行った後、レジス)1−剥離する
ことで、SIO2面にStが過剰な変質領域が形成され
る。このような変質領域が形成されたSIO□堆積面に
st6気相成長させる。
After performing the ion implantation in this manner, the resist (1) is peeled off, thereby forming an altered region containing excess St on the SIO2 surface. St6 vapor phase growth is performed on the SIO□ deposition surface on which such an altered region is formed.

第12図は、Siイオン注入量と核形成密度との関係を
示すグラフである。
FIG. 12 is a graph showing the relationship between Si ion implantation amount and nucleation density.

同グラフに示すようにSN+注入量が多い程、核形成密
度が増大することがわかる。
As shown in the same graph, it can be seen that the larger the amount of SN+ implanted, the higher the nucleation density becomes.

したがって、変質領域を十分微細に形成することで、こ
の変質領域を異種材料としてSlの単一の核を成長させ
ることができ、上述したように単結晶を成長させること
ができる。
Therefore, by forming the altered region sufficiently finely, a single nucleus of Sl can be grown using the altered region as a different material, and a single crystal can be grown as described above.

なお、変質領域を単一の核が成長する程度に十分微細に
形成することは、レジストのパターニングや、集束イオ
ンビームのビームを絞ることによって容易に達成される
Note that forming the altered region sufficiently finely so that a single nucleus grows can be easily achieved by patterning a resist or narrowing down a focused ion beam.

(CVO以外のSt堆積方法) Slの選択核形成によって単結晶を成長させるには、C
VD法だけではなく、siを真空中KI O−’Tor
r)で電子銃により蒸発させ、加熱し九基板に堆積させ
る方法も用いられる。特に、超高真空中((10Tor
r )で蒸着を行うMBE (MolecularBe
am Epltaxy )法では、基板温度900℃以
上でStビームと5io2が反応を始め、StO□上で
のsiの核形成は皆無になることが知られている( T
、 Yonehara、 S、 Yoshioka a
nd S、 MlyazawaJournal of 
AppHad Physicm 53 、 i o、I
 p6839 。
(St deposition method other than CVO) To grow a single crystal by selective nucleation of Sl, CVO
In addition to the VD method, SI can be used in vacuum using KI O-'Tor.
A method in which the material is evaporated using an electron gun, heated, and deposited on a substrate is also used. In particular, in ultra-high vacuum ((10 Tor)
MBE (MolecularBe
In the am Epltaxy) method, it is known that the St beam and 5io2 begin to react at a substrate temperature of 900°C or higher, and Si nucleation on StO□ is completely eliminated (T
, Yonehara, S., Yoshioka a.
nd S, Mlyazawa Journal of
AppHad Physicm 53, io, I
p6839.

1983)。1983).

この現象を利用して5IO2上に点在させた微小な窒化
シリコンに“完全な選択性をもってS【の単一の核を形
成し、そこに単結晶S1を成長させることができ九。こ
の時の堆積条件は、真空度10Torr以下、81ビ一
ム強度9.7 X l 014atoms/1112s
 式、基板温度900℃〜1000℃であった。
Utilizing this phenomenon, it is possible to form a single nucleus of S with perfect selectivity on microscopic silicon nitride dotted on 5IO2, and grow a single crystal S1 there. The deposition conditions were: vacuum level below 10 Torr, 81 beam strength 9.7 x l 014atoms/1112s
formula, and the substrate temperature was 900°C to 1000°C.

この場合、310□+S1→2S10↑という反応によ
り、SIOという蒸気圧の著しく高い反応生成物が形成
され、この蒸発による5IO2自身のSiによるエツチ
ングが生起している。
In this case, due to the reaction 310□+S1→2S10↑, a reaction product called SIO having a significantly high vapor pressure is formed, and this evaporation causes etching of 5IO2 itself by Si.

これに対して、窒化シリコン上では上記エツチング現象
は起こらず、核形成、そして堆積が生じている。
On the other hand, on silicon nitride, the above etching phenomenon does not occur, but nucleation and deposition occur.

したがって、核形成密度の高い堆積面材料としては、窒
化シリコン以外に、タンタル酸化物(Ta205)、窒
化シリ=f 7 酸化物(5ION) ee使用しても
同様の効果を得ることができる。すなわち、これらの材
料を微小形成して上記異種材料とすることで、同様に単
結晶を成長きせることができる。
Therefore, similar effects can be obtained by using tantalum oxide (Ta205) or silicon nitride=f 7 oxide (5ION) ee in addition to silicon nitride as a deposition surface material with a high nucleation density. That is, by micro-forming these materials to form the above-mentioned dissimilar materials, a single crystal can be similarly grown.

〔発明の効果〕〔Effect of the invention〕

以上詳細に説明したように、本発明の電子放出装置によ
れば、絶縁材料表面に形成された尖頭部を有する電極に
供給される電子の量を、尖頭部を有する電極と導電材料
との間に印加される電圧で制御可能となり、簡易な構造
で、電子放出量の制御が可能となる。
As explained in detail above, according to the electron emitting device of the present invention, the amount of electrons supplied to the electrode having a pointed portion formed on the surface of an insulating material can be controlled by the amount of electrons supplied to the electrode having a pointed portion formed on the surface of an insulating material and the conductive material. The amount of electron emission can be controlled with a simple structure.

なお、尖頭部を有する電極の製造方法として、絶縁層に
、この絶縁層の材料より核形成密度が十分大きく、且つ
単一の核だけが成長する程度に十分微細な異種材料を形
成し、この異種材料に成長した単一の核を中心として結
晶を成長させる結晶成長方法を用いれば、次のような効
果がある。
In addition, as a method for manufacturing an electrode having a pointed head, a dissimilar material having a sufficiently higher nucleation density than the material of the insulating layer and sufficiently fine to the extent that only a single nucleus grows is formed in the insulating layer, If a crystal growth method is used in which a crystal is grown around a single nucleus grown in a different material, the following effects can be obtained.

(1)尖頭部を有する電極の形状が、堆積面、異種材料
、導電部材の材質、堆積条件等の製造条件で決定され、
絶縁部材、引き出し電極の開口部の寸法精度と独立して
形成されるので、所望の大きさの電極を形成することが
でき、またその大きさのバラツキを抑えることができる
(1) The shape of the electrode having a pointed head is determined by manufacturing conditions such as the deposition surface, different materials, the material of the conductive member, and deposition conditions;
Since the electrodes are formed independently of the dimensional accuracy of the insulating member and the opening of the lead-out electrode, it is possible to form an electrode of a desired size and to suppress variations in the size.

(2)尖頭部を有する電極の位置が異種材料の位置精度
で決められるので、所望の位置に高精度に作製すること
ができ、複数の電子放出口を有するマルチ型電子放出素
子をファインピッチで作製することができる。
(2) Since the position of the electrode with the pointed head is determined by the positional accuracy of different materials, it can be manufactured at the desired position with high precision, and multi-type electron-emitting devices with multiple electron-emitting ports can be fabricated with fine pitch. It can be made with

(3)単結晶特有の尖頭部が形成され、電子放出部の形
状が均−且つシャープに形成されるので、特別な針状加
工が不要であシ、電界強度を均−且つ強いものとし、動
作開始電圧の範囲のバラツキを抑え、電子放出効率を向
上させることができる。
(3) Since the unique point of a single crystal is formed and the shape of the electron emitting part is uniform and sharp, special needle-like processing is not required, and the electric field strength is uniform and strong. , it is possible to suppress variations in the range of operation start voltage and improve electron emission efficiency.

(4)従来、単結晶の成長が困難であった非晶質の絶縁
基板にも単結晶を成長させることが容易となシ、高耐圧
な電子放出素子を提供することができる。
(4) It is easy to grow a single crystal even on an amorphous insulating substrate, on which it has been difficult to grow a single crystal in the past, and an electron-emitting device with high breakdown voltage can be provided.

(5)通常の半導体製造グロセスで製造することができ
るので、簡易な工程で高集積化を行なうことができる。
(5) Since it can be manufactured using a normal semiconductor manufacturing process, high integration can be achieved with a simple process.

本発明の電子放出装置は複数個の電子放出源を有するマ
トリクス型の電子放出装置に好適に用いられる。
The electron-emitting device of the present invention is suitably used in a matrix-type electron-emitting device having a plurality of electron-emitting sources.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(A)は、本発明の電子放出装置の一実施例を示
す概略的説明図である。第1図の)は第1図(4)中の
a部の部分拡大図である。 第2図は上記電子放出装置の動作を説明するためのタイ
ミングチャートである。 第3図は本発明によるマルチ型電子放出装置の電子放出
部の等価回路図である。 第4図(3)、(B)はマトリクス状に配置された電極
に印加される電圧を示すタイミングチャートである。 第5図(4)および第5図(B)は選択堆積法の説明図
である。 第6図は、SlO□の堆積面と窒化シリコンの堆積面と
の核形成密度の経時変化を示すグラフである。 第7図(3)〜(C)は、単結晶形成方法の一例全示す
形成工程図である。 第8図(、A)および第6図(B)は、第5図(A)お
よび第5図(C)における基板の斜視図である。 第9図(A)〜C)は、単結晶形成方法の他の例を示す
形成工程図である。 第10図は、5IH4とNH3の流量比と形成された窒
化シリコン膜゛中のsiおよびNの組成比との関係を示
したグラフである。 第11図は、S l / N組成比と核形成密度との関
係を示すグラフである。 第12図は、Slイオンの注入量と核形成密度との関係
を示すグラフである。 第13図は電界効果型の電子放出素子の一例を示す概略
的部分断面図である。 1・・・基体、2・・・電極、3.5・・・絶縁層、4
・・・金属層、6・・・引き出し電極、7・・・尖頭部
を有する電子放出用の電極、8・・・被照射体、9・・
・核形成ぺ一7.10.11・・・t[il、12.1
3・・・パルス発生電源。 代理人 弁理士 山 下 機 乎 第5図 (A) (E3) $6図 TL’(PJ’((4f) $7図 $8 図 (△) (B) $10図 NH3/SiH4逢量比 第11  図 0           0.5          
1.O5i/N、娃八ル 手続補正書(放) 昭和62年 6月25日
FIG. 1(A) is a schematic explanatory diagram showing an embodiment of an electron emitting device of the present invention. 1) is a partially enlarged view of section a in FIG. 1(4). FIG. 2 is a timing chart for explaining the operation of the electron emitting device. FIG. 3 is an equivalent circuit diagram of the electron emission section of the multi-type electron emission device according to the present invention. FIGS. 4(3) and 4(B) are timing charts showing voltages applied to electrodes arranged in a matrix. FIG. 5(4) and FIG. 5(B) are illustrations of the selective deposition method. FIG. 6 is a graph showing the change over time in the nucleation density on the deposited surface of SlO□ and the deposited surface of silicon nitride. FIGS. 7(3) to 7(C) are formation process diagrams showing an example of a method for forming a single crystal. FIGS. 8(A) and 6(B) are perspective views of the substrates in FIGS. 5(A) and 5(C). FIGS. 9(A) to 9(C) are formation process diagrams showing another example of the single crystal formation method. FIG. 10 is a graph showing the relationship between the flow rate ratio of 5IH4 and NH3 and the composition ratio of Si and N in the formed silicon nitride film. FIG. 11 is a graph showing the relationship between the S l /N composition ratio and the nucleation density. FIG. 12 is a graph showing the relationship between the implantation amount of Sl ions and the nucleation density. FIG. 13 is a schematic partial cross-sectional view showing an example of a field-effect type electron-emitting device. DESCRIPTION OF SYMBOLS 1... Base body, 2... Electrode, 3.5... Insulating layer, 4
... Metal layer, 6... Extraction electrode, 7... Electron emission electrode having a pointed head, 8... Irradiated object, 9...
・Nucleation Pei 7.10.11...t[il, 12.1
3...Pulse generation power supply. Agent Patent Attorney Ki Yamashita Figure 11 0 0.5
1. O5i/N, Kahachiru Procedures Amendment (Radio) June 25, 1988

Claims (3)

【特許請求の範囲】[Claims] (1)導電性材料上に絶縁層を挟んで形成された尖頭部
を有する電極と、 前記絶縁層上に設けられた絶縁部材を介して、前記尖頭
部の近傍に設けられた引き出し電極と、前記導電性材料
と前記電極との間に電圧を印加する手段とを有する電子
放出装置。
(1) An electrode having a pointed head formed on a conductive material with an insulating layer sandwiched therebetween, and an extraction electrode provided near the pointed head via an insulating member provided on the insulating layer. and means for applying a voltage between the conductive material and the electrode.
(2)前記尖頭部を有する電極が、前記絶縁層の面に、
前記絶縁層の材料より核形成密度が十分大きく、且つ単
一の核だけが成長する程度に十分微細な異種材料が設け
られ、この異種材料に成長した単一の核によって成長し
た結晶によって形成された特許請求の範囲第1項記載の
電子放出装置。
(2) The electrode having the pointed head is placed on the surface of the insulating layer,
A dissimilar material whose nucleation density is sufficiently higher than that of the material of the insulating layer and which is sufficiently fine that only a single nucleus grows is provided, and the dissimilar material is formed by a crystal grown by a single nucleus grown in the dissimilar material. An electron emitting device according to claim 1.
(3)前記尖頭部を有する電極を複数個列状に共通に接
続する配線電極と、この配線電極とマトリクス状に、前
記絶縁層を介して設けられた前記導電性材料からなる配
線電極とを有する特許請求の範囲第1項記載の電子放出
装置。
(3) a wiring electrode that commonly connects a plurality of electrodes having the pointed portions in a row; and a wiring electrode made of the conductive material provided in a matrix with the wiring electrode via the insulating layer; An electron-emitting device according to claim 1.
JP6789287A 1987-02-06 1987-03-24 Electron emission device Expired - Fee Related JP2713569B2 (en)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP6789287A JP2713569B2 (en) 1987-03-24 1987-03-24 Electron emission device
DE19883855482 DE3855482T2 (en) 1987-02-06 1988-02-04 Electron emitting element and its manufacturing process
EP96100917A EP0713241B1 (en) 1987-02-06 1988-02-04 A display device comprising an electron emission element
DE19883856492 DE3856492T2 (en) 1987-02-06 1988-02-04 A display device containing an electron emission element
EP19880101626 EP0278405B1 (en) 1987-02-06 1988-02-04 Electron emission element and method of manufacturing the same
AU11343/88A AU1134388A (en) 1987-02-06 1988-02-05 Electron emission element and method of manufacturing the same
US07/746,154 US5176557A (en) 1987-02-06 1991-08-14 Electron emission element and method of manufacturing the same
AU87749/91A AU631327B2 (en) 1987-02-06 1991-11-11 Electron emission element and method of manufacturing the same
US07/848,727 US5201681A (en) 1987-02-06 1992-03-09 Method of emitting electrons
US08/011,006 US5361015A (en) 1987-02-06 1993-01-29 Electron emission element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6789287A JP2713569B2 (en) 1987-03-24 1987-03-24 Electron emission device

Publications (2)

Publication Number Publication Date
JPS63236240A true JPS63236240A (en) 1988-10-03
JP2713569B2 JP2713569B2 (en) 1998-02-16

Family

ID=13357997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6789287A Expired - Fee Related JP2713569B2 (en) 1987-02-06 1987-03-24 Electron emission device

Country Status (1)

Country Link
JP (1) JP2713569B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH076687A (en) * 1993-06-17 1995-01-10 Nec Corp Thin film cold cathode
JPH07130281A (en) * 1993-10-28 1995-05-19 Nec Corp Electric field emission type cathode device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56140134U (en) * 1980-03-24 1981-10-23
JPS56167456U (en) * 1980-05-16 1981-12-11
JPS61221783A (en) * 1984-07-27 1986-10-02 コミツサリア タ レネルギ− アトミ−ク Display unit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56140134U (en) * 1980-03-24 1981-10-23
JPS56167456U (en) * 1980-05-16 1981-12-11
JPS61221783A (en) * 1984-07-27 1986-10-02 コミツサリア タ レネルギ− アトミ−ク Display unit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH076687A (en) * 1993-06-17 1995-01-10 Nec Corp Thin film cold cathode
JPH07130281A (en) * 1993-10-28 1995-05-19 Nec Corp Electric field emission type cathode device

Also Published As

Publication number Publication date
JP2713569B2 (en) 1998-02-16

Similar Documents

Publication Publication Date Title
US20050230683A1 (en) Semiconductor device, method of making the same and liquid crystal display device
TW455900B (en) Field emission device, its manufacturing method and display device using the same
JPS63236240A (en) Electron emitting device
JP2616918B2 (en) Display device
JPH0824184B2 (en) Method for manufacturing thin film transistor
JP3190512B2 (en) Semiconductor fabrication method
JP2612567B2 (en) Electron-emitting device
JP2609602B2 (en) Electron emitting device and method of manufacturing the same
JP2612564B2 (en) Multi-type electron-emitting device and method of manufacturing the same
JP2612565B2 (en) Electron emitting device and method of manufacturing the same
JP2612569B2 (en) Electron-emitting device
JP2000021782A (en) Method of forming single crystal silicon layer and manufacture of semiconductor device
US6974763B1 (en) Method of forming semiconductor device by crystallizing amorphous silicon and forming crystallization promoting material in the same chamber
JP2609604B2 (en) Electron emission method and electron emission device
JP2561263B2 (en) Method for manufacturing electron-emitting device
JP2612571B2 (en) Electron-emitting device
JPS6134921A (en) Manufacture of semiconductor device
JPH01220439A (en) Manufacture of semiconductor device
JPH0513327A (en) Method of forming single crystal silicon film
JPH0817741A (en) Manufacture of semiconductor substrate and manufacture of semiconductor device
JPS588151B2 (en) Manufacturing method of junction field effect transistor
JPH02191319A (en) Method of forming soi structure
JP3672849B2 (en) Integrated circuit fabrication method
JP2515301B2 (en) Method for manufacturing semiconductor device
JP3024232B2 (en) Method for manufacturing field effect transistor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees