JPS63234874A - サイリスタバルブ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、複数のサイリスタを直並列接続して構成され
る高電圧大容糞のサイリスタバルブに関する。

（従来の技術） 従来のサイリスタバルブの使用例、サイリスタバルブの
構成及びそのサイリスタバルブをターンオンさせるため
のゲートパルス発生方式について説明する。

第４図は、代表的な整流回路におけるサイリスタバルブ
の結線方式である。図において１−１、〜１−６は例え
ば光信号で直接点弧されるサイリスタバルブ、２−１、
〜２−６は各サイリスタバルブに並列接続される過電圧
保護用のアレスタ或いは非直線抵抗体等の保護素子（以
下これらをアレスタと記す）である。３は変換器用変圧
器、４は直流リアクトルである。

第５図（ａ）は、従来サイリスタバルブの構成図、第５
図（ｂ）は、サイリスタバルブをターンオンさせるため
のパルス発生回路の概略図である。

光信号で直接点弧されるサイリスタ１０を複数個（Ｎ個
）直列接続し１つのサイリスタバルブとして機能させる
ため、各サイリスタ１０−１．１０−２、〜１０−Ｎの
電圧を均等にするための分圧回路１ｔ−ｉ。

１１−２、〜１１−Ｎ及びサイリスタのターンオン時の
ストレスを緩和するための直列リアクトル５−１．５−
２が接続されている。サイリスタをターンオンさせるた
めのゲートパルスは、パルス発生回路１２の発光ダイオ
ード２０−１．２０−２．２０−Ｎによって発信され、
ライトガイド３０−１．３０−２．３０−Ｎによって各
サイリスタのゲートに導かれる。又、サイリスタ部に順
電圧が印加されていることの検出信号ＦＶを得るために
サイリスタ部に抵抗器６に、直列にダイオード７と発光
ダイオード８の逆並列回路を接続し、発光ダイオード８
の光信号をライトガイド９を介してパルス発生回路１２
に導く。パルス発生回路１２ではＦＶ信号をフォトトラ
ンジスタＴｒｉで受信し、ゲートパルスの発生条件とし
て使用する。

パルス発生回路１２を駆動してゲートパルスをサイリス
タバルブに与えるために、図示していない制御装置から
通電指令信号ＰＨ８が発せられる６パルス発生回路工２
は通電指令信号ＰＨ３ｒ有り」サイリスタバルブの順電
圧信号ＦＶ　ｒ有り」の両条件が満足されたときに、所
定の幅のゲートパルスを発生する。

第５図（ｂ）は上記のゲートパルスの発生を説明するた
めの概略図で、図に於いて順電圧信号ＦＶと通電指令信
号ＰＨ３はＡＮＤ回路４０に入力され、その出力は、所
定のパルス幅を作るためのパルス整形回路５０（ワンシ
ョト回路）を介してトランジスタ６０のベース回路に入
力される０発光ダイオード２０−１．２０−２．２０−
Ｎは電＠１０、電流制限抵抗８０及びトランジスタ６０
と直列回路を構成しており、とトランジスタ６０のスイ
ッチオンによりパルス電流が流れ各発光ダイオード２０
−１．２０−２．２０−Ｎから光パルスが出力される。

この光出力信号は、ライトガイド３０−１．３０−２．
３０−Ｎによって各直列サイリスタ１０−１．１０−２
．１０−Ｎに導入される。

（発明が解決しようとする問題点） 前述構成のサイリスタバルブが運転中に遭遇する過電圧
について考える場合、第４図の変換用変圧器３の１次側
に於ける事故、雷撃、等に起因する過電圧が変換用変圧
器３を介してサイリスタバルブに移行してくるケース、
同様に直流側から移行して来るケースが対象になる。い
ずれのケースもサイリスタバルブの過電圧はアレスタ２
の保護レベルｖＰによって制限され、それを越えること
はない。

そこで、サイリスタバルブの設計に当たっては２つの条
件をベースにする必要がある。

■　サイリスタバルブのターンオンを伴なわない最大過
電圧、即ち、バルブアレスタの保護レベルｖ、ｐに耐え
ること、 ■　アレスタが動作中にサイリスタバルブがターンオン
する時のストレス、即ち、サイリスタバルブに過電圧が
加わり、アレスタが動作しサイリスタバルブ電圧をｖＰ
にクリップしている状態でサイリスタバルブがターンオ
ンするときのストレスに酎えること。

特に■については、サイリスタバルブの過電圧とゲート
パルスの関係には何等相関がないので。

アレスタ動作中のサイリスタバルブターンオンのケース
は存在する。

■項のストレスについて第６図の等価回路を用いて詳細
な解析を行った結果を第７図（ａ）、　（ｂ）に示す、
第７図（ａ）は、時間に対する電圧と、１！流の関係を
、第７図（ｂ）は時間に対するサイリスタ内部の接合温
度上昇Ｔｊｌ、　Ｔｊ６を示す。

又参考のために、アレスタ動作を伴なわない場合（アレ
スタを設けない場合）に於けるサイリスタバルブのター
ンオンストレスの解析結果を第８図（ａ）、　（ｂ）に
示す。

第６図のＬ６は転流リアクタンス、　Ｅは過電圧電源、
ＬＡはアレスタ電流、１１〜ｉ６はサイリスタ電流、Ｖ
ｓｌ〜Ｖｓ６はサイリスタ電圧である。この計算例では
、直列サイリスタが６ケでその内５ヶ（２〜６）は同時
にターンオンし、１ケのサイリスタのみＯ’、８５ｕｓ
遅れてターンオンする。

第７図と第８図の結果から次のことが明らかである。

第７図（アレスタ動作中のターンオン）の場合ターンオ
ン過電圧倍数（Ｋ２）　：　Ｋ２　＝　Ｖｓ６／Ｖｓｌ
　＝　３．８０／２．９５＝　１．２９ 接合温度上昇比（Ｋｊ）　　　　：　Ｋｊ　＝　Ｔｊ６
／Ｔｊｌ　＝　１．５１第８図（アレスタ動作を伴なわ
ない場合のターンオン） ターンオン過電圧倍数（Ｋ２’　）　：　Ｋ２’　＝　
Ｖｓ６ハｓｌ　＝　３．７０／３．２０＝　１．１６ 接合温度上昇比（Ｋｊ’）　　　　：　Ｋｊ’　＝　Ｔ
ｊ６／Ｔｊｌ　＝　１．２０即ち、Ｋ２＞Ｋ２’　、　
Ｋｊ＞Ｋｊ’となり、アレスタ動作中のターンオンスト
レスがより厳しいことがわかる。第６図と第７図より、
このことはアレスタ動作によりサイリスタバルブ端子間
にｖＰなる定電圧電源が存在することと等価になり、こ
の状態でサイリスタバルブがターンオンするとサイリス
タへの４ｆｉ側からの突入電流ｉＬ１は直列リアクトル
（５−１，５−２）のみによって制限されるのに対して
、アレスタなしの場合には突入電流ｉＬｌは転流リアク
タンスし、と直列リアクトル（５−１，５−２）が直列
になって制限されるためと理解出来る。

従って、従来のサイリスタバルブの設計では上記■■の
条件を考慮してサイリスタバルブの所要サイリスタ直列
数は次のように決定される。

■の条件から必要サイリスタ直列数（Ｎ１）Ｎ１≧ＶＰ
　Ｘ　Ｋｔ　Ｘ　Ｋｌ／ＶＤＲＭ　　　　　　　−＝＝
■但し、ｖＰ：　　アレスタの保護レベルＫｔ：　　試
験安全係数（ＩＥＣ規格では１．１５）Ｋ１：　　電圧
分担の不平等係数 ＶＤＲＭ　　：　　の順方向耐電圧（このレベルでター
ンオンは補償されていない） ■の条件から必要サイリスタ直列数（Ｎ２）Ｎ２≧ＶＰ
　Ｘ　Ｋｔ　Ｘ　ＫＩ　Ｘ　Ｋ２／ＶＤＲＭ　（ＯＮ）
　　　−−−−−＝■但し、ＶＤＲＭ　（ＯＮ）はサイ
リスタがターンオン可能な最大電圧ｔ’　（ＶＤＲＭ＞
ＶＤＲＭ　（ＯＮ）　）サイリスタへの突入電流上昇率
ｄｉ／ｄｔの関数になる。第９図にこれらの関係を示す
。

Ｋ２は先に述べたターンオン過電圧倍数である。

サイリスタの所要直列数は、Ｎｌ、　Ｎ２のいずれか大
きい数に選定しなければならない。

■式より、Ｎ２／Ｎｌ　＝　［ＶＤＲＭ／ＶＤＲＭ　（
ＯＮ）　］　Ｘ　Ｋ２　−−−−・・００式よりＶＤＲ
Ｍ／ＶＤＲＭ　（ＯＮ）およびに２を出来るだけ１．０
に近付けることがサイリスタバルブの設計上望ましく　
Ｎ２＝Ｎ１になれば理想的である。

そのためには直列リアクタンスを大きくしてｄｉ／ｄｔ
を低減し、更にターンオン遅れ時間のバラツキが少なく
なるようにサイリスタを選別して使うことになるが、い
ずれもコスト上昇の要因になるため実際には限界がある
。

例えば、ＶＤＲＭ／ＶＤＲＭ　（ＯＮ）　＝１．０　ト
Ｌテモ、０式はＮ２；に２・Ｎ１となる。

即ち、サイリスタの所要直列数は■の条件からＮ２に選
定することになる。これはＮ１よりもに２借金分にサイ
リスタを直列接続することを意味する。

本解析例によれば直列数はＮ１のに２＝１．２９倍にし
なければならない。

従来のサイリスタバルブの設計ではサイリスタの直列数
が経済的に決定出来ないいう不具合が本解析からして明
らかである。

従って１本発明の目的は上記の点に鑑み、サイリスタの
直列数を合理的に低減し、サイリスタバルブのコストお
よび通電損失を低減出来るサイリスタバルブを提供する
ことにある。

〔発明の構成〕

（問題点を解決するための手段） 本発明は、前述の目的を達成するために、アレスタによ
り過電圧から保護されるサイリスタバルブにおいて、前
記サイリスタバルブに印加される順方向電圧を検出し、
前記アレスタの保護レベルより低い所定の電圧を越えた
場合に出力信号を発生する電圧検出手段と、該電圧検出
手段に応答し前記サイリスタバルブに加わるゲートパル
スを禁止する手段を具備したものである。

（作　用） 前述の手段を具備することにより、サイリスタバルブに
ゲートパルスが印加されるのは、通電指令信号ＰＨ３ｒ
有り」、順電圧信号ＦＶ　ｒ有り」、及び前記電圧検出
手段の出力信号Ｖｐｒ無し」の条件が成立した時である
。従って、サイリスタ電圧がアレスタの保護レベルに達
する前にパルス発生回路１ｚに６＝０が伝送されるので
、アレスタ動作中のサイリスタバルブのターンオンは回
避出来る。その結果、所要サイリスタの直列数は次のよ
うにして決定する。

■　ターンオンを伴なわない最大過電圧の（ＶＰ）の条
件は従来と同じであるから、必要直列数（Ｎ１）はω式
で求まる。

Ｎｌ　＝　ＶＰ　Ｘ　Ｋｔ　Ｘ　Ｋｌ／ＶＤＲＭ■　タ
ーンオンを伴なう最大過電圧（Ｖｐ）の条件から、サイ
リスタの必要直列数Ｎ３は次のようにして決まる。但し
、ｖｐ＜ｖｐ Ｎ３≧Ｖｐ　Ｘ　Ｋｔ　Ｘ　ＫＩＸ　Ｋ２’／ＶＤＲＭ
　（ＯＮ）　　・・・・・１但し、Ｋ２’はアレスタが
動作しない条件に於けるターンオン過電圧、 故に、　Ｎ３／Ｎｌ　＝　［ＶＤＲＭ／ＶＤＲＭ（０１
１１）］　Ｘ　ｌ’Ｖｐ／ＶＰＩ　Ｘ　Ｋ２’　　　−
−−−−・０本解析によれば、Ｋ２’＝１．１６　テあ
り、Ｋ２＝１．２９より約１０％低減、される。

０式において、　ＶＤＲＭ／ＶＤＲＭ　（ＯＮ）　＝１
．１トすると０式が得られる。

Ｎ３／Ｆｉｌ　＝　１．１　ｘ　ｌ”Ｖｐ／ＶＰ］　＝
　１．２８　Ｘ　［Ｖｐ／ＶＰＩ　　　−（６ｉ）Ｎ３
／Ｎ１＝１とするためには０式を満足すれば良い。

Ｖｐ　：　［１／１．２８］　Ｘ　ＶＰ　＝０．７８　
Ｘ　ＶＰ　　　　　−−−−−−■即ち、ターンオンを
禁止すべきサイリスタバルブ電圧Ｖｐをアレスタの保護
レベル■Ｐの７８％に選定すればＮ１＝Ｎとなり、最適
設計になる。従来の設計ではサイリスタ直列数をＮ２＝
ＫＩＸＮ１＝１．２９ＸＮ１としなければならなかった
のに対して、本発明によればＮ５＝Ｎ１となり、直列数
を２９％低減することが可能になる。

（実施例） 以下１本発明を第５図（ａ）（ｂ）と同一部に同一記号
を付して示す第１図（ａ）（ｂ）を参照して説明する。

サイリスタバルブにアレスタの保護レベルより低い所定
の電圧（Ｖｐ）を越えた場合に出力信号を発生する電圧
検出手段は、抵抗８１１３．１４の直列回路と、抵抗器
１４に並列接続されるコンデンサ１５と、ダイオード１
６と、更にトリガーダイオード１７と発光ダイオード１
８の直列回路で構成され、発光ダイオード１８からの電
圧検出信号Ｖｐはライトガイド１９を介してパルス発生
回路１２のフォトトランジスタＴｒ２に伝送される。パ
ルス発生回路１２からのゲートパルスは発光ダイオード
２０−１．〜２０−Ｎによって光信号に変換され、ライ
トガイド３０−１、〜３０−Ｎを通して各サイリスタ１
０−１、〜１０−Ｎのゲートに伝送される。パルス発生
回路１２を駆動するための通電指令信号ＰＨ８は図示し
ない制御装置からパルス発生回路１２に送られる。

パルス発生回路１２は第１図（ｂ）に示すように、通電
指令信号ＰＨ３と、順電圧信号ＦＶと、サイリスタバル
ブに加わっている電圧がアレスタの保護レベルより低い
所定の電圧（Ｖｐ）以下であるとき論理信号「１」とな
る信号σをアンド回路４０に入力し、その出力をパルス
整形回路５０を介してトランジスタ６０のベースに入力
する０発光ダイオード２０−１．〜２０−Ｎと抵抗器８
０と、電源７０と、トランジスタ６０とは直列回路を構
成しており、トランジスタ６０をスイッチオンすること
によって発光ダイオード２０−１、〜２０−Ｎに電流を
流し、光信号を発生させる。

サイリスタバルブに順電圧が印加されると抵抗＠１３を
介して抵抗器１４．コンデンサ１５に電流が流れる。サ
イリスタバルブの電圧が所定のレベル（Ｖｐ）に達する
とコンデンサ１５の電圧がトリガーダイオード１７のト
リガーレベルを越え、トリガーダイオード１７がスイッ
チオンし発光ダイオード１８に電流を流す、この発光ダ
イオード１８の光信号はライトガイド１９を通してパル
ス発生回路１２のフォトトランジスタＴｒ２に伝送され
る。このようにして、パルス発生回路１２にて、サイリ
スタバルブに所定のレベルＶｐ以上の電圧が印加された
ことを知ることが出来る。所定の検出レベルは抵抗器１
３、コンデンサ１５、トリガーダイオード１７によって
調整可能である。

従って、第１図（ｂ）に示すアンド回路４ｏの出方は１
通電指令信号ＰＨ３ｒ有り」、順電圧信号ＦＶ　ｒ有り
」、及びサイリスタバルブに所定の電圧（Ｖｐ）以上の
電圧が印加されていない条件が成立した時のみパルス電
流を流し、光ゲート信号を発生させる。

故に、所定レベル（Ｖｐ）を越える電圧がサイリスタバ
ルブに印加されればＷの論理信号は「Ｏ」となり、アン
ド回路４０は出力を発生しないため、サイリスタバルブ
にゲートパルスが印加されない。

第１図（ａ）においては、電圧検出手段は、サイリスタ
バルブの両端の電圧を検出するように設けているが、サ
イリスタバルブの一部の電圧を検出して、サイリスタバ
ルブの電圧が所定のレベル（Ｖｐ）に達しているか否か
を判別するようにしても良い。

又、第１図（ａ）と同一部に同一記号を付して示す第２
図のように、アレスタ２の電流を変流器ＣＴ検出し、サ
イリスタバルブの電圧が所定レベル（Ｖｐ）に達してい
るときに流れる電流ｉｐを発光ダイオード１δで検出し
、ライトガイド１９を介してパルス発生回路１２に伝送
しても良い。

即ち、アレスタ２の電流と電圧の関係は、第３図のよう
な特性曲線であるため、アレスタの保護レベル■Ｐより
低い、所定の電圧Ｖｐをこのときに流れている電流ｉｐ
で検出しても良い。

〔発明の効果〕

以上説明のように１本発明においては、従来例における
ように、極めて厳しいターンオンストレスをもたらすア
レスタの動作中のターンオンを回避することが出来る。

従って、サイリスタバルブの最悪ターンオンストレスと
してアレスタの保護レベルｖＰより低いレベルのＶｐか
らターンオンを考慮すれば良いことになり、サイリスタ
の直列数が合理的に低減出来ることは前に説明した通り
である。その結果コストが低く、通電ロスが低いサイリ
スタバルブを提供出来る。

【図面の簡単な説明】

第１図（ａ）は本発明の一実施例を示すブロック図、第
１図（ｂ）は第１図（ａ）のパルス発生回路の一部概略
図、第２図は本発明の他の実施例を示すブロック図、第
３図はアレスタの特性曲線図、第４図はサイリスタバル
ブによって構成された整流装置の構成図、第５図（ａ）
は従来のサイリスタバルブの構成図、第５図（ｂ）は第
５図（ａ）のパルス発生回路の一部概略図、第６図はサ
イリスタバルブのターンオンストレス解析のための等価
回路図、第７図（ａ）（ｂ）はアレスタ動作中のターン
オンストレスの解析結果を示す特性図、第８１ｉｉｆｆ
　（ａ）　（ｂ）はアレスタ無しの場合のターンオンス
トレスの解析結果を示す特性図、第９図はサイリスタの
電圧とターンオン時のｄｉ／ｄｔ許容値との特性図であ
る。 １・・・サイリスタバルブ、　２・・・アレスタ３・・
・変圧器、　　　　　　　４・・・直流リアクトル５・
・・リアクトル、　　　　　６・・・抵抗器７・・・ダ
イオード、　　　　　８・・・発光ダイオード９・・・
ライトガイド、　　　　１０−１．〜１０−Ｎ・・・サ
イリスタ１１−１、〜１１−Ｎ・・・分圧回路、１２・
・・パルス発生回路１３、１４・・・抵抗器、　　　　
１５・・・コンデンサ１６・・・ダイオード、　　　　
　１７・・・トリガーダイオード１８・・・発光ダイオ
ード、　　１９・・・ライトガイド２０−１．〜２０−
Ｎ・・・発光ダオード３０−１、〜３０−Ｎ・・・ライ
トガイド４０・・・アンド回路、５０・・・パルス整形
回路６０・・・トランジスタ、 Ｔｒｉ、　Ｔｒ２・・・フォトトランジスタＣＴ・・・
変流器。 代理人　弁理士　　則　近　憲　右 同　　三俣弘文 第１　図＜ｂ） 第２図 第３図 第４図 第５図（α） 第５図（ｂ） 第６図 第９図 紐間（ρ） 第７図（ｂ） 第８図（す ７ン 第　　δ　　図　　（ｂ〕 手続補正書（自発） １、事件の表示 特願昭６２−６２５２５号 ２、発明の名称 サイリスタパルプ ３、補正をする者 事件との関係　　特許出願人 （３０７）株式会社　東芝 ４、代理人 〒１０５ 東京都港区芝浦−丁目１番１号 株式会社東芝　本社事務所内 （１）明細書の発明の詳細な説明の欄 、−一一ン＼ ６、補正の内容 （１）本願明細書第３頁第７行に記載のｒ２０−１．２
０−２．２Ｏ−Ｎｊをｒ２０−１．２０−２、〜２Ｏ−
ＮＪに訂正する。 （２）同第３頁第８行に記載のｒ３０−１．３０−２．
３Ｏ−ＮＪをｒ３０−１．３０−２、〜３Ｏ−Ｎｊに訂
正する。 （３）同第４頁第９行乃至第１０行及び同頁第１３行に
記載のｒ　ｒ２０−１．２０−２．２Ｏ−ＮＪをｒ２０
−１．２０−２、〜２Ｏ−ＮＪに訂正する。 （４）同第４頁第１５行に記載のｒ３０−’Ｉ、３０−
２．３Ｏ−ＮＪをｒ３０−１．３０−２、〜３Ｏ−Ｎｊ
に訂正する。 （５）同第４頁第１６行に記載のｒｌｏ−２，１Ｏ−Ｎ
Ｊをｒｌｏ−２、〜１０−Ｎ、Ｊに訂正する。 （６）同第７貝第５行に記載の「ジオン）」を「ジオン
）の場合」に訂正する。 （７）同第８頁第７行に記載の１の順方向耐電圧」を［
サイリスタの順方向耐電圧］に訂正する。 （８）同第９頁下から２行に記載の「決定出来ないいう
不具合」を１決定出来ないという不具合」に訂正する。 以上

Claims (2)

【特許請求の範囲】
1. （１）アレスタにより過電圧から保護されるサイリスタ
   バルブにおいて、前記サイリスタバルブに印加される順
   方向電圧を検出し、前記アレスタの保護レベルより低い
   所定の電圧を越えた場合に出力信号を発生する電圧検出
   手段と、該電圧検出手段に応答し前記サイリスタバルブ
   に加わるゲートパルスを禁止する手段を具備することを
   特徴とするサイリスタバルブ。
2. （２）前記電圧検出手段は、前記アレスタの電流を検出
   し、該電流が所定値を越えた条件で出力信号を発生する
   ことを特徴とする特許請求の範囲第１項記載のサイリス
   タバルブ。