JPS63233378A - Fault detecting apparatus - Google Patents
Fault detecting apparatusInfo
- Publication number
- JPS63233378A JPS63233378A JP6677087A JP6677087A JPS63233378A JP S63233378 A JPS63233378 A JP S63233378A JP 6677087 A JP6677087 A JP 6677087A JP 6677087 A JP6677087 A JP 6677087A JP S63233378 A JPS63233378 A JP S63233378A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- output
- determination device
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 2
- 208000032368 Device malfunction Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、周波数判定装置の故障を検出する装置に関す
るものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a device for detecting a failure in a frequency determining device.
［従来の技術］
従来、信号処理装置の誤動作等を防止するため正規の信
号だけを処理装置に入力し、それ以外の信号は入力しな
いようにする場合には、入力信号を判定する装置を設け
、これにより入力信号を調べて正規の信号だけを信号処
理装置に入力するようにしていた。第３図に示したのは
その一例であり、信号は周波数判定装置１１０１を通し
て信号処理装［１０２に入力される。周波数判定装置１
０１は入力信号の周波数を調べ、それが正規の入力信号
の周波数に等しい場合には、入力信号は正規のものと判
定して信号処理装置１０２に出力し、周波数が異なる場
合には、正規の信号ではないとして信号を出力しない。[Prior Art] Conventionally, when inputting only regular signals to a processing device and not inputting any other signals in order to prevent malfunctions of the signal processing device, a device for determining input signals has been provided. In this way, input signals are checked and only legitimate signals are input to the signal processing device. An example is shown in FIG. 3, in which a signal is input to a signal processing device [102] through a frequency determining device 1101. Frequency determination device 1
01 checks the frequency of the input signal, and if it is equal to the frequency of the regular input signal, the input signal is determined to be regular and output to the signal processing device 102, and if the frequency is different, it is determined to be the regular input signal. Do not output the signal as it is not a signal.
一方、信号処理装置における処理結果を出力する場合に
も、これに接続された装置等に正規の信号のみを出力し
ようとする場合には、信号処理装置の出力信号が正規の
ものであるか否かを確認した侵出力するということが行
われている。第４図に示したのはその一例で、信号処理
装置１０２の出力信号を周波数判定装置１０１に入力し
てそのチェックを行っている。周波数判定装置１０１は
、入力された信号の周波数が正規の信号の周波数に等し
い場合にのみこの信号は正規のものであると判定し、出
力する。On the other hand, even when outputting the processing results of a signal processing device, if you are trying to output only a regular signal to a device connected to it, it is necessary to check whether the output signal of the signal processing device is a regular one. What is being done is to confirm the infiltration power. One example is shown in FIG. 4, in which the output signal of the signal processing device 102 is input to the frequency determining device 101 and checked. The frequency determination device 101 determines that the input signal is regular only when the frequency of the input signal is equal to the frequency of the regular signal, and outputs the signal.
し発明が解決しようとする問題点］
ところで、このような周波数判定装置を用いて信号を判
定する場合、この判定ｆｉｌが故障すると正規の信号が
入力された場合でもこの装置からは信号が出力されず、
その出力は例えば論理レベル゛１″あるいは論理１ノベ
ル゛Ｏ″のいずれかに固定された状態となる。そして、
このような出力は信号が入力されていない場合の周波数
判定装置の出力と同じであるため、信号処理装置は信号
が入力されていないものとして待機状態となってしまう
。[Problems to be Solved by the Invention] By the way, when determining a signal using such a frequency determining device, if this determining file fails, the device will not output a signal even if a normal signal is input. figure,
The output is fixed at either logic level "1" or logic level "O", for example. and,
Since such an output is the same as the output of the frequency determination device when no signal is input, the signal processing device assumes that no signal is input and goes into a standby state.
また、周波数判定装置が故障により正規の信号以外の信
号を出力すると、これは信号処理装置の誤動作の原因と
なる。Further, if the frequency determination device outputs a signal other than a normal signal due to a failure, this may cause malfunction of the signal processing device.
本発明の目的は、この°ような問題を解決するため、周
波数判定装置の故障を検出する信頼性の高い故障検出装
置を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a highly reliable failure detection device for detecting a failure in a frequency determination device in order to solve such problems.
［問題点を解決するための手段］
本発明は、入力信号が所定の周波数を持つときのみこの
信号を出力する周波数判定装置の故障を検出する装置に
おいて、上記周波数の試験信号を入力する試験信号入力
端子と、所定の時間間隔で試験を行うべきタイミングを
示す第１の制御信号と第２の制御信号とを発生し、上記
第１の制御信号を出力したとき、所定の信号が入力され
た場合にのみ上記第２の制御信号を出力する制御手段と
、
この制御手段が上記第２の１１ ｔｉｌｌ信号を出力し
たとき、上記周波数判定装置が出力する信号をもとにこ
の周波数判定装置の故障を検出する故障検出手段と、
機械的に連動してオン（扛上）又はオフ（落下）する第
１の接点と第２の接点を有し、上記第１の制御信号が入
力したとき上記第２の接点のオン又はオフを示す上記所
定の信号を上記制御手段に出力し、また上記第１の接点
を通して上記試験信号入力端子に入力された上記試験信
号を上記周波数判定装置に入力するリレ・−とを備えた
ことを特徴とする。[Means for Solving the Problems] The present invention provides a device for detecting a failure in a frequency determination device that outputs a signal only when an input signal has a predetermined frequency. A first control signal and a second control signal indicating the timing at which a test should be performed are generated at an input terminal at a predetermined time interval, and when the first control signal is output, a predetermined signal is input. control means that outputs the second control signal only when the frequency determination device malfunctions based on the signal output by the frequency determination device when the control means outputs the second 11 till signal; and a first contact and a second contact that are mechanically interlocked to turn on (lifting up) or off (falling down), and when the first control signal is input, the first contact a relay that outputs the predetermined signal indicating whether the second contact is on or off to the control means, and inputs the test signal input to the test signal input terminal through the first contact to the frequency determination device; - It is characterized by having the following.
［作用］
上記制御手段が第１の制御信号を出力すると、上記リレ
ーの第１の接点はオンし、上記試験信号入力端子に入力
された試験信号が上記周波数判定装置に入力される。ま
た、このときリレーは第２の接点のオン又はオフを示す
所定の信号を制御手段に出力する。制御手段はこれを受
け、上記リレーが第１の制御信号により確かに動作した
として、第２の制御信号を上記故障検出手段に出力する
。故障検出手段は、第２の制御信号が出力されると、試
験信号が入力されている周波数判定装置が出力する信号
をもとにこの周波数判定装置の故障検出を行う。[Operation] When the control means outputs the first control signal, the first contact of the relay is turned on, and the test signal input to the test signal input terminal is input to the frequency determination device. Further, at this time, the relay outputs a predetermined signal indicating whether the second contact is on or off to the control means. Upon receiving this, the control means outputs a second control signal to the failure detection means, assuming that the relay has indeed operated in response to the first control signal. When the second control signal is output, the failure detection means detects a failure in the frequency determination device to which the test signal is input based on a signal output from the frequency determination device.
［この発明の実施例１ 次に、本発明の一実施例について説明する。[Embodiment 1 of this invention Next, one embodiment of the present invention will be described.
第１図に本実施例のブロック図を示す、周波数判定装置
１０１は入力信号の周波数を調べ、それが正規の入力信
号の周波数に等しい場合には、入力信号は正規のものと
判定して信号処理装置１０２に出力し、周波数が異なる
場合には、正規の信号ではないとして信号を出力しない
。FIG. 1 shows a block diagram of this embodiment. A frequency determination device 101 checks the frequency of an input signal, and if it is equal to the frequency of a regular input signal, determines that the input signal is regular and outputs a signal. The signal is output to the processing device 102, and if the frequencies are different, the signal is not output as it is not a regular signal.
周波数判定装置１０１の出力信号はアンドゲート１０３
を通して信号処理装置１０２に入力する。本発明による
故障検出装置１０はこの周波数判定装置１０１の故障を
検出するものである。The output signal of the frequency determination device 101 is passed through the AND gate 103
The signal is input to the signal processing device 102 through. The failure detection device 10 according to the present invention detects a failure of this frequency determination device 101.
試験信号入力端子１は正規の入力信号と同じ周波数を持
つ試験信号（を入力するためのもので、これに入力した
試験信号は後述するリレー４により動作されるスイッチ
を介して周波数判定装置１０１に入力する。制御回路２
は、所定の時間間隔で試験を行うべきタイミングを示す
論理レベル°“１″の制御信号ＣＩと制御信号Ｃ２とを
発生する。制御信号Ｃ１は後述するリレー４に出力し、
制御信号Ｃ２は後述する故障検出回路３と上記アンドゲ
ート１０３に出力する。ただし、制御信号Ｃ２は、制御
信号Ｃ１を出力したとき、信号として＋５ｖの電圧が端
子２１に入力された場合にのみ出力する。The test signal input terminal 1 is for inputting a test signal having the same frequency as the regular input signal. Input.Control circuit 2
generates a control signal CI and a control signal C2 having a logic level of "1" indicating the timing at which a test should be performed at predetermined time intervals. The control signal C1 is output to a relay 4, which will be described later,
The control signal C2 is output to a failure detection circuit 3 and the AND gate 103, which will be described later. However, the control signal C2 is output only when a voltage of +5V is input to the terminal 21 as a signal when the control signal C1 is output.
故障検出回路３はこの制御回路２が制御信号Ｃ２を出力
したとき、周波数判定装置１０１が出力する信号をもと
にこの周波数判定装置の故障検出を行い、故障を検出し
たときは、そのことを示す故障検出信号Ｓを出力する。When the control circuit 2 outputs the control signal C2, the failure detection circuit 3 detects a failure in the frequency determination device based on the signal output by the frequency determination device 101, and when a failure is detected, it detects the failure. A failure detection signal S shown in FIG.
リレー４は、機械的に連動する接点４ａ 、４ｂにより
オン又はオフするスイッチ４１．４２を有する。The relay 4 has switches 41, 42 which are turned on or off by mechanically interlocking contacts 4a, 4b.
このリレー４は接点４ａ、４ｂが確実に連動して動作す
るように構成されている。リレー４がオンすると、スイ
ッチ４１の接点４１１、接点４ａを通して試験信号ｔは
周波数判定装置１０１に入力され、一方、スイッチ４２
の接点４２１．４ｂを通して＋５■の電圧が信号として
制御回路２の端子２１に印加される。また、リレー４が
オフしたときは、スイッチ４２の接点４１２．４ａを通
して、端子５に入力された入力信号ｉが周波数判定装置
１０１に入力される。This relay 4 is constructed so that contacts 4a and 4b operate in a reliable interlocking manner. When the relay 4 is turned on, the test signal t is input to the frequency determination device 101 through the contact 411 and the contact 4a of the switch 41, while the switch 42
A voltage of +5cm is applied as a signal to the terminal 21 of the control circuit 2 through the contact 421.4b. Further, when the relay 4 is turned off, the input signal i input to the terminal 5 is input to the frequency determination device 101 through the contact 412.4a of the switch 42.
次に、動作を説明する。制御回路２が論理レベル“１′
′の制御信号Ｃ１，Ｃｚを出力していないときは、リレ
ー４がオフしているため、入力信号１が周波数判定装置
１０１に入力される。Next, the operation will be explained. Control circuit 2 is at logic level "1'"
Since the relay 4 is off when the control signals C1 and Cz of ' are not output, the input signal 1 is input to the frequency determination device 101.
周波数判定装！１１０１はこの信号が所定の周波数を持
つ場合は正規の信号であると判定してアンドゲート１０
３に出力し、異なる周波数を持つ場合には正規の信号で
ないと判定して出力しない。アンドゲート１０３のもう
一方の端子に入力されている制御信号Ｃ２は論理レベル
゛０″であるため、周波数判定装置！１０１が出力した
上記信号はこのアンドゲートを通って信号処理Ｖ７＆置
１０２に入力される。Frequency determination device! 1101 determines that this signal is a regular signal if it has a predetermined frequency, and applies an AND gate 10
3, and if the signal has a different frequency, it is determined that it is not a regular signal and is not output. Since the control signal C2 inputted to the other terminal of the AND gate 103 is at the logic level "0", the above signal outputted from the frequency determination device !101 is inputted to the signal processing V7 & 102 through this AND gate. be done.
制御回路２は、定期的に周波数判定装置の故障検出を行
うため、所定の時間間隔で論理レベル゛１″のｔｉ１ｍ
信号Ｃ１を出力しており、この信号が出力されると、リ
レー４が動作してスイッチ４１．４２の接点４１１．４
２１がオンとなる。これにより、試験信号入力端子１に
入力された試験信号ｔは周波数判定装置１０１に入力さ
れ、一方、スイッチ４２を通して＋５Ｖの電圧が信号と
して制御回路２の端子２１に印加される。In order to periodically detect a failure in the frequency determination device, the control circuit 2 outputs ti1m of logic level "1" at predetermined time intervals.
It outputs a signal C1, and when this signal is output, the relay 4 operates and the contact 411.4 of the switch 41.42
21 is turned on. As a result, the test signal t input to the test signal input terminal 1 is input to the frequency determination device 101, and on the other hand, a voltage of +5V is applied as a signal to the terminal 21 of the control circuit 2 through the switch 42.
制御回路２はその端子２１に＋５■の電圧が印加される
と、論理レベル“１ｎの制御信号Ｃ２をアンドゲート１
０３と故障検出回路３に出力する。ここで、制御回路２
が、端子２１に＋５Ｖの電圧が印加された後、制御信号
Ｃ２を出力して故障検出回路３に故障検出を行わせるの
は、試験信号℃が確実に周波数判定装Ｍ１０１に入力さ
れている状態で故障検出を実施するためである。すなわ
ち、リレー４によりスイッチ４１とスイッチ４２は機械
的に連動し、接点４１１がオンのときは接点４２１も必
ずオンとなる。従って、端子２１に＋５ｖの電圧が印加
されたならば、リレー４が動作して試験信号ｔが周波数
判定装置１０１に確かに入力されていることになる。When a voltage of +5■ is applied to the terminal 21 of the control circuit 2, the control signal C2 of logic level "1n" is output to the AND gate 1.
03 and is output to the failure detection circuit 3. Here, control circuit 2
However, after a voltage of +5V is applied to the terminal 21, the control signal C2 is output to cause the failure detection circuit 3 to perform failure detection when the test signal ℃ is reliably input to the frequency determination device M101. This is to perform failure detection. That is, the switch 41 and the switch 42 are mechanically interlocked by the relay 4, and when the contact 411 is on, the contact 421 is also always on. Therefore, if a voltage of +5V is applied to the terminal 21, the relay 4 operates and the test signal t is certainly input to the frequency determination device 101.
制御回路２が制御信号Ｃ２を出力したことによりアンド
ゲート１０３はゲートを閉じ、故障検出を行っている間
は周波数判定装置１０１からの信号が信号処理装置１０
２に入力されることを阻止する。そして、故障検出回路
３は周波数判定装置１０１が出力する信号をもとにこの
周波数判定装置の故障検出を行い、故障を検出した場合
にはそのことを示す故障検出信号Ｓを出力する。When the control circuit 2 outputs the control signal C2, the AND gate 103 closes the gate, and the signal from the frequency determination device 101 is transmitted to the signal processing device 10 while fault detection is being performed.
2 will be prevented from being input. The failure detection circuit 3 detects a failure in the frequency determination device based on the signal output from the frequency determination device 101, and when a failure is detected, outputs a failure detection signal S indicating the failure.
このようにして、周波数判定装置１Ｆ１０１の故障検出
が、本来の通信機能に支障を与えずに、定期的に、かつ
確実に実施される。In this way, failure detection of the frequency determination device 1F101 is carried out regularly and reliably without interfering with the original communication function.
次に、信号処理装置１０２の出力側に接続された周波数
判定装置１０１の故障を検出する実施例について、第２
図に示すブロック図を用いて説明する。Next, a second example of detecting a failure of the frequency determination device 101 connected to the output side of the signal processing device 102 will be described.
This will be explained using the block diagram shown in the figure.
周波数判定装置１０１は信号処理装＠１０２の出力信号
の周波数を調べ、それが正規の出力信号の周波数に等し
い場合にはこの信号は正規のものと判定し、周波数が異
なる場合には正規の信号ではないと判定する。The frequency determination device 101 checks the frequency of the output signal of the signal processing device @ 102, and if it is equal to the frequency of the regular output signal, it determines that this signal is a regular one, and if the frequency is different, it is determined that the signal is a regular signal. It is determined that it is not.
この故障検出装置１１の試験信号入力端子１は、正規の
出力信号と同じ周波数を持つ試験信号【を入力するため
のもので、これに入力した試験信号はリレー４により動
作されるスイッチ４１を介して周波数判定装置１０１に
入力する。制御回路２は、所定の時間間隔で試験を行う
べきタイミングを示す論理レベル“１″の制御信号Ｃ１
と制御信号Ｃ２とを発生する。制御信号Ｃ１は後述する
リレー４に出力し、制御信号Ｃ２は故障検出回路３に出
力する。ただし、制御信号Ｃ２は、制御信号Ｃ１を出力
したとき、信号として＋５Ｖの電圧が端子２１に入力さ
れた場合にのみ出力する。The test signal input terminal 1 of this failure detection device 11 is for inputting a test signal having the same frequency as the regular output signal. and input it to the frequency determination device 101. The control circuit 2 receives a control signal C1 at logic level "1" indicating the timing at which the test should be performed at predetermined time intervals.
and a control signal C2. The control signal C1 is output to a relay 4, which will be described later, and the control signal C2 is output to a failure detection circuit 3. However, the control signal C2 is output only when a voltage of +5V is input to the terminal 21 as a signal when the control signal C1 is output.
故障検出回路３はこの制御回路２が制御信号Ｃ２を出力
したとき、周波数判定装置１０１が出力する信号をもと
にこの周波数判定装置の故障検出を行い、故障を検出し
たときは、そのことを示す故障検出信＠Ｓを出力する。When the control circuit 2 outputs the control signal C2, the failure detection circuit 3 detects a failure in the frequency determination device based on the signal output by the frequency determination device 101, and when a failure is detected, it detects the failure. Outputs the failure detection signal @S shown.
リレー４は、機械的に連続してオン又はオフするスイッ
チ４１．４２を有し、それらの接点４１１゜４２１は制
御信号Ｃ１が出力されたとき、オンとなる。このリレー
４は、先の実施例のものと同様に、接点４２１が確実に
連動して動作し、一方がオン（又はオフ）のときは他方
も必ずオン（又はオフ）となるように構成されている。The relay 4 has switches 41, 42 that are mechanically turned on or off continuously, and their contacts 411 and 421 are turned on when the control signal C1 is output. Similar to the previous embodiment, this relay 4 is constructed so that the contacts 421 operate reliably in conjunction with each other, so that when one is on (or off), the other is always on (or off). ing.
リレー４がオンすると、スイッチ４１の接点４１１を通
して試験信号ｔは周波数判定装置１０１に入力され、一
方、スイッチ４２の接点４２１を通して＋５■の電圧が
信号として制御回路２の端子２１に印加される。リレー
４がオフしたときは、スイッチ４１の接点４１２がオン
となり、試験信号入力端子１に入力された信号が出力端
子５より正規の出力信号０として出力される。When the relay 4 is turned on, the test signal t is input to the frequency determination device 101 through the contact 411 of the switch 41, and on the other hand, a voltage of +5■ is applied as a signal to the terminal 21 of the control circuit 2 through the contact 421 of the switch 42. When the relay 4 is turned off, the contact 412 of the switch 41 is turned on, and the signal input to the test signal input terminal 1 is outputted from the output terminal 5 as a normal output signal 0.
この実施例では信号処理装置１０２の正規の出力信号及
び試験信号【はいずれも信号処理装置１０２から切り替
えて出力されるものとしている。In this embodiment, both the regular output signal and the test signal of the signal processing device 102 are switched and outputted from the signal processing device 102.
次に、動作を説明する。制御回路２が論理レベル゛１″
の制御信号ＣＬ 、Ｃｚを出力していないときは、リレ
ー４の接点４１２がオンとなり、信号処理装置１０２の
出力が正規の信号として端子５から出力される。Next, the operation will be explained. Control circuit 2 is at logic level "1"
When the control signals CL and Cz are not being output, the contact 412 of the relay 4 is turned on, and the output of the signal processing device 102 is output from the terminal 5 as a normal signal.
制御回路２は、定期的に周波数判定装置の故障検出を行
うため、所定の時間間隔で論理レベル°゛１″の制御信
号Ｃ１を出力しており、この信号が出力され′ると、リ
レー４が動作してスイッチ４１．４２の接点４１１，４
２１がオンとなる。これにより、試験信号入力端子１に
入力された信号処理装置１０２からの試験信号ｔは接点
４１１を通して周波数判定装置１１０１に入力され、一
方、接点４２１を通して＋５Ｖの電圧が信号として制御
回路２の端子２１に印加される。The control circuit 2 outputs a control signal C1 at a logic level of "1" at predetermined time intervals in order to periodically detect a failure in the frequency determination device. When this signal is output, the relay 4 operates and the contacts 411 and 4 of the switches 41 and 42
21 is turned on. As a result, the test signal t from the signal processing device 102 inputted to the test signal input terminal 1 is inputted to the frequency determination device 1101 through the contact 411, and on the other hand, a voltage of +5V is sent to the terminal 2 of the control circuit 2 as a signal through the contact 421. is applied to
制御回路２はその端子２１に＋５Ｖの電圧が印加される
と、論理レベル゛１″の制御信号Ｃ２を故障検出回路３
に出力する。制御回路２は端子２１に＋５■の電圧が印
加された後、制御信号Ｃ２を出力することによって、試
験信号ｔが周波数判定装置１０１に確実に入力されてい
る状態で故障検出回路３に故障検出を行わせる。リレー
４のスイッチ４１とスイッチ４２とは機械的に連動して
オン又はオフし、接点４１１がオンのときは接点４２１
も必ずオンとなるため、これが可能である。When a voltage of +5V is applied to the terminal 21 of the control circuit 2, the control signal C2 of logic level "1" is sent to the failure detection circuit 3.
Output to. After the voltage of +5■ is applied to the terminal 21, the control circuit 2 outputs the control signal C2 to cause the failure detection circuit 3 to detect a failure while the test signal t is reliably input to the frequency determination device 101. have them do it. Switch 41 and switch 42 of relay 4 are mechanically interlocked to turn on or off, and when contact 411 is on, contact 421
This is possible because both are always turned on.
制御回路２が制御信号Ｃ２を出力したことにより、故障
検出回路３は周波数判定装置１０１が出力する信号をも
とにこの周波数判定装置１０１の故障検出を行い、故障
を検出した場合には、そのことを示す故障検出信号を出
力する。As the control circuit 2 outputs the control signal C2, the failure detection circuit 3 detects a failure in the frequency determination device 101 based on the signal output by the frequency determination device 101, and when a failure is detected, the failure detection circuit 3 detects the failure. Outputs a failure detection signal indicating that
このようにして、周波数判定装置１０１が信号処理装置
の出力側に設けられた場合にも、その故障検出が定期的
に、かつ確実に実施される。In this way, even when the frequency determination device 101 is provided on the output side of a signal processing device, its failure detection can be carried out regularly and reliably.
なお、これらの実施例では試験信号入力端子１からは正
規の信号と同じ周波数を持つ信号を試験信号として入力
したが、正規の信号とは異なる周波数の信号をも用いる
ことによって故障検出をさらに確実なものとすることが
できる。In addition, in these embodiments, a signal having the same frequency as the regular signal was input from the test signal input terminal 1 as the test signal, but failure detection can be made more reliable by also using a signal with a frequency different from the regular signal. It can be made into something.
すなわち、正規の信号とは周波数が異なる信号を試験信
号℃として周波数判定装置１０１に入力した場合、周波
数判定装置が正常であればこの信号は出力されない。従
って、故障検出回路３をこのとき周波数判定装置が正常
と判定するように構成すれば、正規の信号以外の信号が
入力された場合にも周波数判定装置が正しく動作するか
否かを調べることができる。That is, when a signal having a frequency different from that of a regular signal is input to the frequency determining device 101 as a test signal °C, this signal will not be output if the frequency determining device is normal. Therefore, if the failure detection circuit 3 is configured to determine that the frequency determination device is normal at this time, it is possible to check whether the frequency determination device operates correctly even when a signal other than the normal signal is input. can.
［この発明の効果］
以上説明したように、本発明の故障検出装置は、入力信
号が所定の周波数を持つときのみこの信号を出力する周
波数判定装置の故障を検出する装置において、
上記周波数の試験信号を入力する試験信号入力端子と、
所定の時間間隔で試験を行うべきタイミングを示す第１
の制御信号と第２の制御信号とを発生し、上記第１の制
御信号を出力したとき、所定の信号が入力された場合に
のみ上記第２の制御信号を出力する制御手段と、この制
御手段が上記第２の制御信号を出力したとき、上記周波
数判定装置が出力する信号をもとにこの周波数判定装置
の故障を検出する故障検出手段とを備え、さらに機械的
に連動してオン又はオフする第１の接点と第２の接点と
を持ち、上記第１の制御信号が出力されたとき、上記第
２の接点のオン又はオフを示す上記所定の信号を上記制
御手段に入力し、また上記第１の接点を通して上記試験
信号入力端子に入力された上記試験信号を上記周波数判
定装置に入力するリレーとを備えている。[Effects of the Invention] As explained above, the failure detection device of the present invention is a device for detecting a failure of a frequency determination device that outputs a signal only when an input signal has a predetermined frequency. A test signal input terminal for inputting signals,
The first indicates when the test should be performed at predetermined time intervals.
a control means for generating a control signal and a second control signal, and outputting the second control signal only when a predetermined signal is input when the first control signal is output; failure detection means for detecting a failure of the frequency determination device based on the signal output by the frequency determination device when the means outputs the second control signal; having a first contact and a second contact that turn off, and inputting the predetermined signal indicating whether the second contact is on or off to the control means when the first control signal is output; The apparatus also includes a relay that inputs the test signal input to the test signal input terminal through the first contact to the frequency determination device.
従って、本発明の故障検出装置を用いることによって、
周波数判定装置の故障検出を定期的に行え、しかも試験
信号を確実に入力した状態で試験を実施できる。これに
より、周波数判定装置の非常に信頼性の高い故障検出が
可能となる。Therefore, by using the failure detection device of the present invention,
Failure detection of the frequency determination device can be performed periodically, and the test can be performed while the test signal is reliably input. This allows very reliable failure detection of the frequency determining device.
第１図は本発明の一実施例を示すブロック図、第２図は
他の実施例を示すブロック図、第３図。
第４図は周波数判定装置により入力信号又は出力信号の
正規性を判定する従来の信号処理システムを示すブロッ
ク図である。
１・・・試験信号入力端子、
２・・・制御回路、
３・・・故障検出回路、
４・・・リレー、
４ａ 、４ｂ・・・接点、
２１・・・端子、
４１．４２・・・スイッチ。FIG. 1 is a block diagram showing one embodiment of the present invention, FIG. 2 is a block diagram showing another embodiment, and FIG. 3 is a block diagram showing another embodiment. FIG. 4 is a block diagram showing a conventional signal processing system that uses a frequency determining device to determine the normality of an input signal or an output signal. DESCRIPTION OF SYMBOLS 1... Test signal input terminal, 2... Control circuit, 3... Failure detection circuit, 4... Relay, 4a, 4b... Contact, 21... Terminal, 41.42... switch.
Claims (1)
する周波数判定装置の故障を検出する装置において、 上記周波数の試験信号を入力する試験信号入力端子と、 所定の時間間隔で試験を行うべきタイミングを示す第１
の制御信号と第２の制御信号とを発生し、上記第１の制
御信号を出力したとき、所定の信号が入力された場合に
のみ上記第２の制御信号を出力する制御手段と、 この制御手段が上記第２の制御信号を出力したとき、上
記周波数判定装置が出力する信号をもとにこの周波数判
定装置の故障を検出する故障検出手段と、 機械的に連動してオン又はオフする第１の接点と第２の
接点とを有し、上記第１の制御信号が出力されたとき、
上記第２の接点のオン又はオフを示す上記所定の信号を
上記制御手段に入力し、また上記第１の接点を通して上
記試験信号入力端子に入力された上記試験信号を上記周
波数判定装置に入力するリレーとを備えたことを特徴と
する故障検出装置。[Scope of Claims] A device for detecting a failure in a frequency determination device that outputs a signal only when an input signal has a predetermined frequency, comprising: a test signal input terminal into which a test signal of the frequency is input; and a predetermined time interval. The first step indicates when the test should be performed.
a control signal that generates a control signal and a second control signal, and outputs the second control signal only when a predetermined signal is input when the first control signal is output; When the means outputs the second control signal, failure detection means detects a failure of the frequency determination device based on the signal outputted by the frequency determination device; has one contact point and a second contact point, and when the first control signal is output,
The predetermined signal indicating whether the second contact is on or off is input to the control means, and the test signal input to the test signal input terminal through the first contact is input to the frequency determination device. A failure detection device characterized by comprising a relay.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6677087A JPH0827304B2 (en) | 1987-03-20 | 1987-03-20 | Failure detection device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6677087A JPH0827304B2 (en) | 1987-03-20 | 1987-03-20 | Failure detection device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63233378A true JPS63233378A (en) | 1988-09-29 |
| JPH0827304B2 JPH0827304B2 (en) | 1996-03-21 |
Family
ID=13325441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6677087A Expired - Lifetime JPH0827304B2 (en) | 1987-03-20 | 1987-03-20 | Failure detection device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0827304B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005085882A1 (en) * | 2004-03-09 | 2005-09-15 | Matsushita Electric Industrial Co., Ltd. | Frequency sensor and semiconductor device |
| CN104122474A (en) * | 2014-08-06 | 2014-10-29 | 国网上海市电力公司 | Intelligent distributed feeder automation logic test system |
-
1987
- 1987-03-20 JP JP6677087A patent/JPH0827304B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005085882A1 (en) * | 2004-03-09 | 2005-09-15 | Matsushita Electric Industrial Co., Ltd. | Frequency sensor and semiconductor device |
| CN100454027C (en) * | 2004-03-09 | 2009-01-21 | 松下电器产业株式会社 | Frequency sensor and semiconductor device |
| US7504865B2 (en) | 2004-03-09 | 2009-03-17 | Panasonic Corporation | Frequency sensor and semiconductor device |
| CN104122474A (en) * | 2014-08-06 | 2014-10-29 | 国网上海市电力公司 | Intelligent distributed feeder automation logic test system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0827304B2 (en) | 1996-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63233378A (en) | Fault detecting apparatus | |
| JPH05204692A (en) | Failure detecting/separating system for information processor | |
| JP2001035335A (en) | Relay failure detecting device | |
| JPS6132426Y2 (en) | ||
| JP2000121685A (en) | Relay failure detecting device | |
| JPS60159607A (en) | Thickness detector | |
| JP3356631B2 (en) | Control system with LCD display | |
| JPH01228229A (en) | Frame synchronizing system | |
| JPH0536501U (en) | Electronic device control device | |
| JPH06152740A (en) | Alarm system in line part | |
| JPH05250195A (en) | Health check control system of information processing system | |
| JPH0469759A (en) | Bypass control system for device selecting signal | |
| JPS62129A (en) | Input and output circuit | |
| JPH0380303A (en) | Duplexing device | |
| JPH0822121B2 (en) | Automatic train controller | |
| JPH05143381A (en) | Queued redundant system | |
| JPH11261450A (en) | Active/reserve switching system | |
| JPH04172913A (en) | Protective relaying device | |
| JPS6339254A (en) | Fault detecting device for digital exchange | |
| JPH08149115A (en) | Uninterruptible memory slip alarm detection circuit | |
| JPS61289750A (en) | Data communication equipment | |
| JPH0276444A (en) | Dialling equipment | |
| JPH02245939A (en) | Parity inspection device | |
| JPH05129992A (en) | Test controller for transmission line | |
| JPH04245748A (en) | Control congestion detecting device for transmission line |