JPS6132426Y2 - - Google Patents

Info

Publication number
JPS6132426Y2
JPS6132426Y2 JP4483981U JP4483981U JPS6132426Y2 JP S6132426 Y2 JPS6132426 Y2 JP S6132426Y2 JP 4483981 U JP4483981 U JP 4483981U JP 4483981 U JP4483981 U JP 4483981U JP S6132426 Y2 JPS6132426 Y2 JP S6132426Y2
Authority
JP
Japan
Prior art keywords
input
contact
confirmation
pole
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4483981U
Other languages
Japanese (ja)
Other versions
JPS57161057U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP4483981U priority Critical patent/JPS6132426Y2/ja
Publication of JPS57161057U publication Critical patent/JPS57161057U/ja
Application granted granted Critical
Publication of JPS6132426Y2 publication Critical patent/JPS6132426Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Input From Keyboards Or The Like (AREA)

Description

【考案の詳細な説明】 本考案は、各種の接点出力を入力として取扱う
デイジタル回路へ適用される接点入力回路の改良
に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improvement in a contact input circuit applied to a digital circuit that handles various contact outputs as inputs.

近来、リレー、スイツチ等の接点を介する情報
を、デイジタル回路の入力として用いる回路構成
が一般化し、各種電子機器において採用されてい
るが、接点の直接々続される入力回路に障害を生
じた場合には、これの検出が不能であり、障害状
態下の入力回路出力を、接点からの正規な情報と
して認めるものとなるため、機器の動作が不正確
となる欠点を生じている。
In recent years, circuit configurations that use information via contacts such as relays and switches as input to digital circuits have become commonplace and are used in various electronic devices, but if a failure occurs in the input circuit that is directly connected to the contacts. In this case, it is impossible to detect this, and the input circuit output under a fault condition is recognized as legitimate information from the contact, resulting in a drawback that the operation of the device is inaccurate.

本考案は、従来のかゝる欠点を一挙に確消する
目的を有し、入力回路としてプロセツサを用いた
うえ、信号源から交互に反転する確認出力を送出
し、この確認出力を反転して接点の一極へ与える
と共に、反転した確認出力を確認入力としてプロ
セツサへ与え、かつ、接点の他極からの信号をプ
ロセツサの情報入力とし、プロセツサにおいて
は、確認出力に応じた確認入力の状況に基づき、
情報入力の有効性を判断することにより、入力回
路としての障害発生を直ちに検出できるものとし
た極めて効果的な、接点入力回路を提供するもの
である。
The purpose of this invention is to eliminate all of the drawbacks of the conventional technology at once.The present invention uses a processor as an input circuit, sends out alternately inverted confirmation outputs from the signal source, and inverts these confirmation outputs to connect the contacts. At the same time, the inverted confirmation output is given to the processor as a confirmation input, and the signal from the other pole of the contact is used as the information input to the processor. ,
The present invention provides an extremely effective contact input circuit that can immediately detect the occurrence of a failure in the input circuit by determining the validity of information input.

以下、実施例を示す図によつて本考案の詳細を
説明する。
Hereinafter, details of the present invention will be explained with reference to figures showing embodiments.

第1図のブロツク図においては、切替接点rlの
一極Bへ反転出力を与えるインバータINが設け
てあると共に、情報入力X、確認入力Yおよび内
部に設けた信号源からの確認出力Zを有するマイ
クロプロセツサ等のプロセツサCPUが設けてあ
り、出力回路OFの確認出力Zからは、一定周期
により交互に“H”(高レベル)および“L”(低
レベル)として反転する信号が送出され、これが
インバータINの入力へ与えられるものとなつて
いる。
In the block diagram of FIG. 1, an inverter IN is provided that provides an inverted output to one pole B of the switching contact rl, and also has an information input X, a confirmation input Y, and a confirmation output Z from an internally provided signal source. A processor CPU such as a microprocessor is provided, and the confirmation output Z of the output circuit OF sends out a signal that is alternately inverted as "H" (high level) and "L" (low level) at a fixed period. This is what is given to the input of the inverter IN.

また、インバータINの反転出力は確認入力Y
として用いられる一方、接点rlの他極Cは情報入
力Xとして用いられており、更に、接点rlの閉成
極Fには、確認出力Zが直接与えられている。
Also, the inverted output of the inverter IN is the confirmation input Y
On the other hand, the other pole C of the contact rl is used as the information input X, and furthermore, the confirmation output Z is directly given to the closing pole F of the contact rl.

したがつて、接点rlの動作、復旧に応じ情報入
力Xには、確認出力Zからの信号または、これを
反転した信号が与えられると共に、確認入力Yに
は、確認出力Zの信号を反転した信号が常時与え
られるものとなつており、確認出力Zの状況に応
じた確認入力Yの状況に基づき、情報入力Xの有
効性を判断することにより、プロセツサCPUの
入力回路IF出力回路OFに障害が生じたか否かを
検出することができる。
Therefore, depending on the operation and recovery of contact rl, the information input The signal is always given, and by determining the validity of information input It is possible to detect whether or not this has occurred.

第2図は、前述の判断を行なうプロセツサ
CPUの動作を示すフローチヤートであり、ま
ず、確認出力「Zへ“L”を送出」し、各入力
「X,Yをチエツク」のうえ、「Y=“H”?」の
判断を行ない、これの結果がYESであれば正常
状態であり、情報入力Xを有効と判断し、「Xの
内容に応じ処理A」を行なう。
Figure 2 shows the processor that makes the above decision.
This is a flowchart showing the operation of the CPU. First, it sends a confirmation output "L" to Z, checks each input "X, Y", and then determines whether "Y="H"?" If the result is YES, it is a normal state, the information input X is determined to be valid, and "process A according to the contents of X" is performed.

ついで、確認出力「Zへ“H”を送出」し、各
入力「X,Yをチエツク」のうえ、「Y=
“L”?」の判断を行ない、これの結果がYESで
あれば正常状態であり、情報入力Xを有効と判断
し、「Xの内容に応じ処理B」を行なうものとな
つている。
Next, send the confirmation output “Send “H” to Z”, check each input “X, Y”, and then “Y=
“L”? ”, and if the result is YES, it is a normal state, the information input X is determined to be valid, and “process B according to the contents of X” is performed.

これに対し、「Y=“H”?」および「Y=
“L”?」がNOであれば、入力回路IFに障害発
生と判断し、「障害検出」へ移行する。
In contrast, “Y=“H”?” and “Y=“H”?”
“L”? ” is NO, it is determined that a failure has occurred in the input circuit IF, and the process moves to “failure detection”.

たゞし、処理A,Bの結果を別途に照合する場
合には、特に「障害検出」を行なう必要がなく、
点線により示すとおり主ルーチンを反復するもの
としてもよい。
However, when separately collating the results of processes A and B, there is no need to specifically perform "fault detection";
The main routine may be repeated as indicated by the dotted line.

また、処理A,Bは、接点rlの動作および復旧
情報を、各個別のコードとして2回送出し、遠隔
地点へ伝送する場合等の各処理内容を示し、同一
の情報を互に異なる2種のコードにより表示し、
これを相手側において照合のうえ確認する場合に
好適である。
In addition, Processes A and B indicate the respective processing contents, such as the case where the operation and recovery information of contact rl is sent twice as each individual code and transmitted to a remote point, and the same information is transmitted to two different types. Display by code,
This is suitable for checking and confirming this on the other party's side.

第3図は他の実施例を示すブロツク図であり、
各極B1,B2,F1,F2,C1,C2を有する各個別の
接点rl1,rl2が設けられ、これらの他極C1,C2
情報入力X1,X2へ接続し、確認出力Zを与える
信号源としてフリツプフロツプ回路(以下、
FFC)FFを用いたうえ、一定周期の制御パルス
CPによりFFC・FFを交互に反転させ、その出力
から“H”,“L”の確認出力Zを送出すると共
に、CPをプロセツサCPUのスタート入力Sへ与
え、これによつてプロセツサCPUを起動してい
るほかは、第1図と同様であり、プロセツサ
CPUにおいて、制御パルスCPの与えられる回数
を計数のうえ、各入力X1,X2,Yにつき第2図
と同様の判断を行なえば、上述と同一の結果が得
られる。
FIG. 3 is a block diagram showing another embodiment,
Each individual contact rl 1 , rl 2 with each pole B 1 , B 2 , F 1 , F 2 , C 1 , C 2 is provided, and these other poles C 1 , C 2 are used as information inputs X 1 , 2 , and a flip-flop circuit (hereinafter referred to as
FFC) Uses FF and constant period control pulses
The CP alternately inverts FFC and FF, and sends out confirmation outputs Z of "H" and "L" from the output, and also feeds the CP to the start input S of the processor CPU, thereby starting the processor CPU. Other than that, it is the same as in Figure 1, and the processor
If the CPU counts the number of times the control pulse CP is applied and makes the same determination as shown in FIG. 2 for each input X 1 , X 2 , Y, the same result as described above can be obtained.

たゞし、各入力X1,X2,Yと対応して各個に
周波数の異なる発振器を設け、これらの出力を各
入力X1,X2,Yの状況に応じて制御すれば、3
波組み合せによる復合周波数信号が得られるた
め、この目的には第3図の構成が好適である。
However, if oscillators with different frequencies are provided for each input X 1 , X 2 , Y, and their outputs are controlled according to the status of each input X 1 , X 2 , Y, 3
The configuration shown in FIG. 3 is suitable for this purpose because a decomposed frequency signal is obtained by wave combination.

このほか、接点rl,rl1,rl2の数は条件に応じて
定められるものであり、これに応じて情報入力
X,X1,X2を用意すればよく、信号源としては
別途に用意したものを用いても同様であり、本考
案は種々の変形が自在である。
In addition, the number of contacts rl, rl 1 , rl 2 is determined depending on the conditions, and information inputs X, The same effect can be achieved even if a modified version is used, and the present invention can be modified in various ways.

以上の説明により明らかなとおり本考案によれ
ば、入力回路の障害有無が直ちに検出され、情報
入力の有効性が常時判断されたうえ、これが有効
なときにのみ情報入力に応じた処理が行なわれる
ため、接点出力を入力とするデイジタル回路の信
頼性が大幅に向上し、各種の電子機器において多
大な効果が得られる。
As is clear from the above explanation, according to the present invention, the presence or absence of a fault in the input circuit is immediately detected, the validity of information input is constantly determined, and processing according to the information input is performed only when this is valid. Therefore, the reliability of digital circuits that use contact outputs as input is greatly improved, and great effects can be obtained in various electronic devices.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本考案の実施例を示すブロツク図、第
2図はプロセツサの動作を示すフローチヤート、
第3図は他の実施例を示すブロツク図である。 rl,rl1,rl2……接点、B,B1,B2……一極、
C,C1,C2……他極、F,F1,F2……閉成極、
IN……インバータ、CPU……プロセツサ、X,
X1,X2……情報入力、Y……確認入力、Z……
確認出力、FF……FFC(フリツプフロツプ回
路:信号源)、CP……制御パルス。
FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a flowchart showing the operation of the processor.
FIG. 3 is a block diagram showing another embodiment. rl, rl 1 , rl 2 ...Contact, B, B1 , B2 ...Single pole,
C, C 1 , C 2 ... other pole, F, F 1 , F 2 ... closed pole,
IN...Inverter, CPU...Processor,
X 1 , X 2 ... Information input, Y ... Confirmation input, Z ...
Confirmation output, FF...FFC (flip-flop circuit: signal source), CP...control pulse.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 接点の一極へ反転出力を与えるインバータと、
該インバータの入力へ交互に反転する確認出力を
与える信号源と、前記インバータの反転出力およ
び前記接点の他極からの信号を確認入力および情
報入力としたうえ前記確認出力に応じた前記確認
入力の状況に基づき前記情報入力の有効性を判断
するプロセツサとからなることを特徴とする接点
入力回路。
an inverter that provides an inverted output to one pole of the contact;
a signal source that provides alternately inverted confirmation outputs to the input of the inverter; a signal source that uses the inverting output of the inverter and the signal from the other pole of the contact as a confirmation input and information input; A contact input circuit comprising a processor that determines the validity of the information input based on the situation.
JP4483981U 1981-03-30 1981-03-30 Expired JPS6132426Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4483981U JPS6132426Y2 (en) 1981-03-30 1981-03-30

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4483981U JPS6132426Y2 (en) 1981-03-30 1981-03-30

Publications (2)

Publication Number Publication Date
JPS57161057U JPS57161057U (en) 1982-10-09
JPS6132426Y2 true JPS6132426Y2 (en) 1986-09-20

Family

ID=29841760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4483981U Expired JPS6132426Y2 (en) 1981-03-30 1981-03-30

Country Status (1)

Country Link
JP (1) JPS6132426Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5166578B2 (en) * 2011-08-01 2013-03-21 株式会社京三製作所 Contact input circuit

Also Published As

Publication number Publication date
JPS57161057U (en) 1982-10-09

Similar Documents

Publication Publication Date Title
JPS6132426Y2 (en)
JPH0253729B2 (en)
JP2000517441A (en) Actuator of two functionally connected processors
JPH11274856A (en) Oscillation stop detecting circuit for crystal oscillator
JPS63233378A (en) Fault detecting apparatus
JPS60121871A (en) Communicating device
JPS63169141A (en) Transmission error detection circuit
SU921048A1 (en) Paraphase t flip-flop
JPH02260728A (en) Ais detecting system
JPS6335465Y2 (en)
SU1282109A1 (en) Information input device
JP2001325870A (en) Input circuit for control signal
JPH0348339A (en) Fixed fault deciding circuit
JP2002314382A (en) Pulse generator circuit, method for preventing its malfunction and communication equipment
JPS6236931A (en) Decoding device
JPS6258172A (en) Method for detecting shortcircuit of signal transmission line
JPH01211112A (en) Keyboard input device
JPS6243296A (en) Signal receiving circuit system
JPH08212163A (en) System for detecting program loop spread over transactions
JPH03163909A (en) Pulse peak detection circuit
JPH06273495A (en) Semiconductor integrated circuit with test mode function
JPH0239902B2 (en)
JPH01125032A (en) Input/output signal monitoring circuit
JPH01175331A (en) Line duplicating terminal device
JPS61131654A (en) Tri-state signal decoding system