JPS63228924A - 瞬時電圧低下補償装置 - Google Patents
瞬時電圧低下補償装置Info
- Publication number
- JPS63228924A JPS63228924A JP62060724A JP6072487A JPS63228924A JP S63228924 A JPS63228924 A JP S63228924A JP 62060724 A JP62060724 A JP 62060724A JP 6072487 A JP6072487 A JP 6072487A JP S63228924 A JPS63228924 A JP S63228924A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- power source
- circuit
- coupling transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008878 coupling Effects 0.000 claims description 18
- 238000010168 coupling process Methods 0.000 claims description 18
- 238000005859 coupling reaction Methods 0.000 claims description 18
- 238000004804 winding Methods 0.000 claims description 11
- 238000001514 detection method Methods 0.000 description 17
- 239000003990 capacitor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
この発明は、送電系統への落雷等による電源電圧の瞬時
的な低下が負荷に悪影響を与えるのを防止するための瞬
時電圧低下補償装置に関するものである。
的な低下が負荷に悪影響を与えるのを防止するための瞬
時電圧低下補償装置に関するものである。
〈従来の技術〉
送電系統への落雷等による電源電圧の瞬時的低下の対策
として、従来たとえば第5図に示すような瞬時電圧低下
補償装置が用いられている。
として、従来たとえば第5図に示すような瞬時電圧低下
補償装置が用いられている。
この瞬時電圧低下補償装置は、第5図(a)のように交
流電源21から負荷27への給電経路中に結合変圧器2
2の2次巻線を直列に介挿し、この2次巻線は、これに
並列接続したスイッチ24により常時バイパスされてい
る。
流電源21から負荷27への給電経路中に結合変圧器2
2の2次巻線を直列に介挿し、この2次巻線は、これに
並列接続したスイッチ24により常時バイパスされてい
る。
電圧検出回路29には電圧検出用変圧器28を介して交
流電源21の電圧がとり込まれており、ここで交流電源
21の瞬時電圧低下を検出する。
流電源21の電圧がとり込まれており、ここで交流電源
21の瞬時電圧低下を検出する。
電圧検出回路29は第5図(b)のような構成で、この
例では電圧検出用変圧器28より得た電圧Vを掛算器2
9aによって二乗し、得られた二乗電圧v1を積分回路
29bによって半サイクル毎に積分し、得られた積分電
圧の半サイクル毎の最終値をサンプリングして比較器2
9cで基準電圧(交流電源21の正常時における積分電
圧に一致)と比較して基準電圧と積分電圧の偏差(電源
21の電圧低下分に相当)eを半サイクル毎に求めてこ
れを制御回路30へ入力するようになっている。すなわ
ち偏差eは実効値として求まるため、電源21の電圧波
形歪の影響を受けない。
例では電圧検出用変圧器28より得た電圧Vを掛算器2
9aによって二乗し、得られた二乗電圧v1を積分回路
29bによって半サイクル毎に積分し、得られた積分電
圧の半サイクル毎の最終値をサンプリングして比較器2
9cで基準電圧(交流電源21の正常時における積分電
圧に一致)と比較して基準電圧と積分電圧の偏差(電源
21の電圧低下分に相当)eを半サイクル毎に求めてこ
れを制御回路30へ入力するようになっている。すなわ
ち偏差eは実効値として求まるため、電源21の電圧波
形歪の影響を受けない。
この結果、電源21の電圧低下が半サイクル遅れて検出
されることになる。
されることになる。
制御回路60は第5図(C)のように、電圧検出回路2
9によって半サイクル毎に得られる偏差eをレベル弁別
器30aでレベル弁別し、偏差eがあるしきい値(零近
傍の値)より小さいときはスイッチ24をオンにし、し
きい値を越えるとオフにするようにしている。また、た
とえばフェーズロックループ(PLL)回路方式等によ
り交流電源21の電圧と同位相の正弦波電圧を発生する
回路(図示せず)により交流電源21の電圧に位相同期
した変調信号(正弦波)を、前記電圧検出回路29から
の偏差eによって利得が定まる可変利得増幅器30bで
増幅し、可変利得増幅器30bの出力とキャリヤ信号(
三角波)とを比較器30cで比較してパルス幅変調波を
得、このパルス幅変調波をもとにしてタイミング制御回
路30dがインバータ23のスイッチング素子(図示し
ないがたとえばトランジスタなど)をスイッチングする
。
9によって半サイクル毎に得られる偏差eをレベル弁別
器30aでレベル弁別し、偏差eがあるしきい値(零近
傍の値)より小さいときはスイッチ24をオンにし、し
きい値を越えるとオフにするようにしている。また、た
とえばフェーズロックループ(PLL)回路方式等によ
り交流電源21の電圧と同位相の正弦波電圧を発生する
回路(図示せず)により交流電源21の電圧に位相同期
した変調信号(正弦波)を、前記電圧検出回路29から
の偏差eによって利得が定まる可変利得増幅器30bで
増幅し、可変利得増幅器30bの出力とキャリヤ信号(
三角波)とを比較器30cで比較してパルス幅変調波を
得、このパルス幅変調波をもとにしてタイミング制御回
路30dがインバータ23のスイッチング素子(図示し
ないがたとえばトランジスタなど)をスイッチングする
。
インバータ26はパルス幅変調形のもので、その直流入
力端子に充電されたコンデンサ26および必要に応じて
設けられるバッテリー25からなるバックアップ用直流
電源が接続されており、この直流電圧をインバータ26
内のスイッチング素子がタイミング制御回路30dによ
りスイッチングされることにより偏差eに比例した交流
正弦波電圧に変換し、結合変圧器22の1次巻線に加え
るようにしている。
力端子に充電されたコンデンサ26および必要に応じて
設けられるバッテリー25からなるバックアップ用直流
電源が接続されており、この直流電圧をインバータ26
内のスイッチング素子がタイミング制御回路30dによ
りスイッチングされることにより偏差eに比例した交流
正弦波電圧に変換し、結合変圧器22の1次巻線に加え
るようにしている。
第5図の構成で交流電源21に電圧低下が発生すると電
圧検出回路29によって正常電圧との偏差e(実効値)
が検出され制御回路30によってスイッチ24がオフし
、同時にインバータ26内のスイッチング素子がスイッ
チングされ、インバータ26は交流電源21の電圧と同
位相で偏差eに比例した正弦電圧を発生し、結合変圧器
22によって、交流電源21に加えられるため負荷27
には電圧低下のない正常な電圧を供給することができる
。
圧検出回路29によって正常電圧との偏差e(実効値)
が検出され制御回路30によってスイッチ24がオフし
、同時にインバータ26内のスイッチング素子がスイッ
チングされ、インバータ26は交流電源21の電圧と同
位相で偏差eに比例した正弦電圧を発生し、結合変圧器
22によって、交流電源21に加えられるため負荷27
には電圧低下のない正常な電圧を供給することができる
。
〈発明が解決しようとする問題点〉
上記のような従来の瞬時電圧低下補償装置は、交流電源
21の平常時の電圧と電圧低下時の電圧との偏差eを検
出するのに交流電源21の電圧を積分しているので、電
圧低下に対する応答に時間遅れが生じ、ごく短時間の電
圧低下に対し、電圧補償作用が十分追従し得ない。
21の平常時の電圧と電圧低下時の電圧との偏差eを検
出するのに交流電源21の電圧を積分しているので、電
圧低下に対する応答に時間遅れが生じ、ごく短時間の電
圧低下に対し、電圧補償作用が十分追従し得ない。
また、電圧低下時に負荷27に印加される電圧は、結合
変圧器22を介して注入されるインバータ26の出力電
圧と電源21の電圧の和になるが、電源21の電圧低下
に伴って波形歪が生じた場合、結合変圧器22を介して
注入されるインバータ23の出力電圧が歪のない正弦波
電圧であるため、負荷27の電圧はやはり波形歪をもっ
た電圧となり、良質な電力を供給することができない。
変圧器22を介して注入されるインバータ26の出力電
圧と電源21の電圧の和になるが、電源21の電圧低下
に伴って波形歪が生じた場合、結合変圧器22を介して
注入されるインバータ23の出力電圧が歪のない正弦波
電圧であるため、負荷27の電圧はやはり波形歪をもっ
た電圧となり、良質な電力を供給することができない。
といった問題点があった。
本発明は上記の問題点に鑑みてなされたもので、交流電
源の電圧低下に対する応答時間を短かくして、電圧低下
補償に連応性をもたせるとともに、交流電源の電圧に波
形歪を生じた場合にも負荷の端子電圧の波形歪を改善し
て、良質の電力を負荷に供給するための装置を提供する
ことを目的とする。
源の電圧低下に対する応答時間を短かくして、電圧低下
補償に連応性をもたせるとともに、交流電源の電圧に波
形歪を生じた場合にも負荷の端子電圧の波形歪を改善し
て、良質の電力を負荷に供給するための装置を提供する
ことを目的とする。
〈問題点を解決するための手段〉
本発明は次のような手段を用いて上記の問題点を解決す
るものである。
るものである。
すなわち、基準電圧発生回路により交流電源の電圧に位
相同期し、かつ前記交流電源の正常時の電圧に比例した
一定値の基準電圧を発生し、該基準電圧と前記交流電源
の電圧に比例した電圧とを比較回路で比較してこれらの
差電圧を求める。そして求められた差電圧を、充電され
たコンデンサと必要に応じて設けられるバッテリよりな
るバックアップ用直流電源を電源とした増幅器により増
幅し、その出力を結合変圧器を介して前記交流電源に直
列に注入するようにしたものであり、また結合変圧器の
巻線間にはスイッチが並列接続されており、前記差電圧
がないときはスイッチをオンし、前記差電圧があるとき
にスイッチをオフするようにしたものである。
相同期し、かつ前記交流電源の正常時の電圧に比例した
一定値の基準電圧を発生し、該基準電圧と前記交流電源
の電圧に比例した電圧とを比較回路で比較してこれらの
差電圧を求める。そして求められた差電圧を、充電され
たコンデンサと必要に応じて設けられるバッテリよりな
るバックアップ用直流電源を電源とした増幅器により増
幅し、その出力を結合変圧器を介して前記交流電源に直
列に注入するようにしたものであり、また結合変圧器の
巻線間にはスイッチが並列接続されており、前記差電圧
がないときはスイッチをオンし、前記差電圧があるとき
にスイッチをオフするようにしたものである。
〈作 用〉
上記手段によれば、基準電圧発生回路から得られる基準
電圧は交流電源と同一周波数の歪のない正弦波交流電圧
であり、その値は、交流電源の正常時の電圧に比例した
値である。したがって前記基準電圧と前記交流電源の電
圧との差電圧を増幅し、結合変圧器を介して前記交流電
源の電圧に加算すれば負荷には常に交流電源の正常時の
電圧が供給されることになり、交流電源電圧に波形歪が
生じても負荷電圧は波形歪のない電圧が印加され、波形
の改善ができる。
電圧は交流電源と同一周波数の歪のない正弦波交流電圧
であり、その値は、交流電源の正常時の電圧に比例した
値である。したがって前記基準電圧と前記交流電源の電
圧との差電圧を増幅し、結合変圧器を介して前記交流電
源の電圧に加算すれば負荷には常に交流電源の正常時の
電圧が供給されることになり、交流電源電圧に波形歪が
生じても負荷電圧は波形歪のない電圧が印加され、波形
の改善ができる。
また前記差電圧が発生したときのみスイッチをオフする
ので結合変圧器の挿入損失を軽減するとともに交流電源
の電圧低下に遠志した電圧補償が可能となる。
ので結合変圧器の挿入損失を軽減するとともに交流電源
の電圧低下に遠志した電圧補償が可能となる。
〈実施例〉
この発明の1実施例を第1図ないし第5図により説明す
る。この瞬時電圧低下補償装置は、第1図に示すように
交流電源1と負荷7との間に結合変圧器2の2次巻線を
挿入接続し、この結合変圧器2の2次巻線にバイパス用
のスイッチ4を並列に接続している。そして、さらに電
圧検出用変圧器8の1次巻線を電源1と並列に接続して
いる。
る。この瞬時電圧低下補償装置は、第1図に示すように
交流電源1と負荷7との間に結合変圧器2の2次巻線を
挿入接続し、この結合変圧器2の2次巻線にバイパス用
のスイッチ4を並列に接続している。そして、さらに電
圧検出用変圧器8の1次巻線を電源1と並列に接続して
いる。
また、第1図において充電されたコンデンサ6および必
要に応じて設けられるバッテリ5より構成するバックア
ップ用直流電源に、これを供給電源とする増幅器6を接
続し、この増幅器6の出力を結合変圧器2の1次巻線に
接続している。
要に応じて設けられるバッテリ5より構成するバックア
ップ用直流電源に、これを供給電源とする増幅器6を接
続し、この増幅器6の出力を結合変圧器2の1次巻線に
接続している。
9は基準電圧発生回路で、電圧検出用変圧器8の2次電
圧Vsを入力として、このVllに位相同期した正弦波
の基準電圧yrsf(電圧検出用変圧器8の電圧比倍す
ると交流電源1の正常時の電圧に相当する電圧)を発生
する。
圧Vsを入力として、このVllに位相同期した正弦波
の基準電圧yrsf(電圧検出用変圧器8の電圧比倍す
ると交流電源1の正常時の電圧に相当する電圧)を発生
する。
10は比較演算回路で一方の入力には電圧検出用変圧器
8の2次電圧Vsを、他方の入力には基準電圧発生回路
9の出力電圧Vrafを供給し、ここでこれらの差ΔV
== vraf −Vsを比較演算し、△Vを出力す
る。そしてこの△Vは増幅器6の入力に供給されている
。
8の2次電圧Vsを、他方の入力には基準電圧発生回路
9の出力電圧Vrafを供給し、ここでこれらの差ΔV
== vraf −Vsを比較演算し、△Vを出力す
る。そしてこの△Vは増幅器6の入力に供給されている
。
第2図は増幅器6の一例で、主要部にパルス幅変調形の
インバータを用いた例を示したものである。
インバータを用いた例を示したものである。
第6図はスイッチ4の一構成例を示したもので、相補形
のトランジスタ4a、 4bのコレクタ、エミッタをそ
れぞれ並列に接続した例である。
のトランジスタ4a、 4bのコレクタ、エミッタをそ
れぞれ並列に接続した例である。
次にこの実施例の動作を説明すると、この瞬時電圧低下
補償装置は、交流電源(商用周波)1の電圧Vsを電圧
比にの電圧検出用変圧器8で検出し、この2次電圧V8
(−VS/′k)を基準電圧発生回路9に導く。
補償装置は、交流電源(商用周波)1の電圧Vsを電圧
比にの電圧検出用変圧器8で検出し、この2次電圧V8
(−VS/′k)を基準電圧発生回路9に導く。
基準電圧発生回路9では、たとえば周知のフェーズロッ
クループ(PLL)回路を使用することにより2次電圧
v8つまり交流電源1の電圧に位相同期した正弦波の基
準電圧Vr6t Cf、!、電圧検出用変圧器の電圧比
倍すると正常時の交流電源1の電圧に相当するもの)を
発生させる。
クループ(PLL)回路を使用することにより2次電圧
v8つまり交流電源1の電圧に位相同期した正弦波の基
準電圧Vr6t Cf、!、電圧検出用変圧器の電圧比
倍すると正常時の交流電源1の電圧に相当するもの)を
発生させる。
基準電圧V x e fは比較演算回路10で、2次電
圧v8と比較され、差電圧△V== ’1ref V
sを演算し出力する。
圧v8と比較され、差電圧△V== ’1ref V
sを演算し出力する。
差電圧△Vは増幅器乙の入力端子に供給され、比較器6
aにより、キャリア発生回路6bで発生した三角波キャ
リア(第4図(ロ)のa参照)と比較して△Vが三角波
キャリアaより低いときにハイレベル0、高いときにロ
ウレベル0となるようなパルス(第4図(ハ)参照)を
出力する。差電圧△Vは絶対値レベル弁別器6Cにも入
力され、ここで△Vの絶対値が一定の値(零近傍のきわ
めて低い電圧値)を超過したときハイレベルとなる信号
を得、これをドライブ回路6dに与えるとともに否定回
路6eにも与えられる。
aにより、キャリア発生回路6bで発生した三角波キャ
リア(第4図(ロ)のa参照)と比較して△Vが三角波
キャリアaより低いときにハイレベル0、高いときにロ
ウレベル0となるようなパルス(第4図(ハ)参照)を
出力する。差電圧△Vは絶対値レベル弁別器6Cにも入
力され、ここで△Vの絶対値が一定の値(零近傍のきわ
めて低い電圧値)を超過したときハイレベルとなる信号
を得、これをドライブ回路6dに与えるとともに否定回
路6eにも与えられる。
ドライブ回路6dは絶対値レベル弁別器6Cの出力がハ
イレベルのとき(すなわち△Vが発生しているとき)比
較器3Cの出力パルスを通過させ、これをインバータ6
gの制御端子に供給する。
イレベルのとき(すなわち△Vが発生しているとき)比
較器3Cの出力パルスを通過させ、これをインバータ6
gの制御端子に供給する。
6gはパルス変調形のインバータでトランジスタ6hな
いし6にとダイオード62〜6pにより第2図のように
構成されていて、充電されたコンデンサ6および必要に
応じて設けられるバッテリ5で構成されるバックアップ
用直流電源の電圧をトランジスタ6hないし6にのスイ
ッチ作用により交流に変換する機能を有する。
いし6にとダイオード62〜6pにより第2図のように
構成されていて、充電されたコンデンサ6および必要に
応じて設けられるバッテリ5で構成されるバックアップ
用直流電源の電圧をトランジスタ6hないし6にのスイ
ッチ作用により交流に変換する機能を有する。
このようなインバータ6gにドライブ回路6dからのド
ライブ信号が与えられると、ドライブ信号がハイレベル
のときトランジスタ6hと6kが、またロウレベルのと
きトランジスタ61と6jが導通しインバータ6gの出
力には交流のパルス出力(第4図に)のC参照)が得ら
れ、これを低域フィルタ6qに入力するとその出力に差
電圧△V(第4図に)の(△V)参照)が再現する。
ライブ信号が与えられると、ドライブ信号がハイレベル
のときトランジスタ6hと6kが、またロウレベルのと
きトランジスタ61と6jが導通しインバータ6gの出
力には交流のパルス出力(第4図に)のC参照)が得ら
れ、これを低域フィルタ6qに入力するとその出力に差
電圧△V(第4図に)の(△V)参照)が再現する。
再現した△Vを結合変圧器2の1次巻線に供給し、2次
巻線にk(変圧器8の電圧比)倍された△Vを発生させ
る。
巻線にk(変圧器8の電圧比)倍された△Vを発生させ
る。
一方、否定回路6eの出力は絶対値レベル弁別器6Cの
出力が有るときロウレベルとなり、この信号をトランジ
スタ(NPN形)4bのペースに加えてこれ(4b)を
逆バイアスしオフ状態にする。
出力が有るときロウレベルとなり、この信号をトランジ
スタ(NPN形)4bのペースに加えてこれ(4b)を
逆バイアスしオフ状態にする。
また否定回路6eの出力は更に否定回路6fに加えられ
ているのでこの6fの出力は絶対値レベル弁別器6Cの
出力が有るときハイレベルとなり、この信号をトランジ
スタ(PNP形)4aのベースに加えてこれ(4a)を
逆バイアスしオフ状態にする。すなわち△Vが発生して
いるときのみトランジスタ4a、 4bはいずれもオフ
状態となり、低域フィルタ6qの出力が結合変圧器2を
介して交流電源1の電圧に加算されるようになる。△V
が発生していないときはトランジスタ4a、 4bはオ
ン状態になっていることはいうまでもない。
ているのでこの6fの出力は絶対値レベル弁別器6Cの
出力が有るときハイレベルとなり、この信号をトランジ
スタ(PNP形)4aのベースに加えてこれ(4a)を
逆バイアスしオフ状態にする。すなわち△Vが発生して
いるときのみトランジスタ4a、 4bはいずれもオフ
状態となり、低域フィルタ6qの出力が結合変圧器2を
介して交流電源1の電圧に加算されるようになる。△V
が発生していないときはトランジスタ4a、 4bはオ
ン状態になっていることはいうまでもない。
第4図は、この実施例の動作を説明するための主要部の
波形図を示したもので、図面を簡略化するため電圧検出
用変圧器8の電圧比kをに=1としVs=vs、 Vr
ef==vrsr、 ΔV−△V として表わしたもの
であり、以下Vs、 Vref、△V、VLを用いて説
明する。
波形図を示したもので、図面を簡略化するため電圧検出
用変圧器8の電圧比kをに=1としVs=vs、 Vr
ef==vrsr、 ΔV−△V として表わしたもの
であり、以下Vs、 Vref、△V、VLを用いて説
明する。
交流電源1に瞬時電圧低下が生じ同図(6)の2点鎖線
Vsのように電圧が減少し、かつ波形歪を生じた場合、
基準電圧Vref (同図(f)の実線部参照)との差
電圧は同図(ロ)の△Vのようになる。またキャリア発
生回路6bの出力は同図(ロ)のaに示す三角波で、イ
ンバータ6gの出力からΔVを容易に再現させるため通
常交流電源1の周波数(商用周波数)の数十倍(10〜
100倍程度)の周波数にしている。そしてΔVとキャ
リアを比較器3aで比較して得られるパルスは同図(ハ
)のbとなり、ドライブ回路6dによって△Vが有ると
きのみインバータ6gにドライブ信号が得られるのでイ
ンバータ6gの出力は同図に)のCのようになる。この
波形を低域フィルタ6qを通して得られる波形は同図に
)の△Vのようになり基準電圧Vrefと電源1の電圧
Vsとの差電圧が再現する。
Vsのように電圧が減少し、かつ波形歪を生じた場合、
基準電圧Vref (同図(f)の実線部参照)との差
電圧は同図(ロ)の△Vのようになる。またキャリア発
生回路6bの出力は同図(ロ)のaに示す三角波で、イ
ンバータ6gの出力からΔVを容易に再現させるため通
常交流電源1の周波数(商用周波数)の数十倍(10〜
100倍程度)の周波数にしている。そしてΔVとキャ
リアを比較器3aで比較して得られるパルスは同図(ハ
)のbとなり、ドライブ回路6dによって△Vが有ると
きのみインバータ6gにドライブ信号が得られるのでイ
ンバータ6gの出力は同図に)のCのようになる。この
波形を低域フィルタ6qを通して得られる波形は同図に
)の△Vのようになり基準電圧Vrefと電源1の電圧
Vsとの差電圧が再現する。
このようにして再現された電圧を前述のように結合変圧
器2を介して、差電圧△Vが発生しているときのみ電源
1の電圧Vsに加算するため負荷電圧VLは VL = Vs十△V=Vs十(Vref −Vs )
=Vref となり基準電圧Vre fのk(電圧検出用変圧器8の
電圧比)倍した、無歪の正常な電圧Vrefを負荷に与
えることができる。なお前述の説明は交流電源の電圧低
下の場合であったが交流電源の電圧Vsが基準電圧Vr
efより上昇した場合は、その差電圧へVは負となり第
4図(ロ)の△Vの波形と逆位相になるので、この場合
も負荷の電圧Vr、は基準電圧Vrefとなることは勿
論である。
器2を介して、差電圧△Vが発生しているときのみ電源
1の電圧Vsに加算するため負荷電圧VLは VL = Vs十△V=Vs十(Vref −Vs )
=Vref となり基準電圧Vre fのk(電圧検出用変圧器8の
電圧比)倍した、無歪の正常な電圧Vrefを負荷に与
えることができる。なお前述の説明は交流電源の電圧低
下の場合であったが交流電源の電圧Vsが基準電圧Vr
efより上昇した場合は、その差電圧へVは負となり第
4図(ロ)の△Vの波形と逆位相になるので、この場合
も負荷の電圧Vr、は基準電圧Vrefとなることは勿
論である。
〈発明の効果〉
この発明の瞬時電圧低下補償装置は、交流電源1の電圧
の低下または波形歪を、交流電源1の電圧に位相同期し
た電圧で、交流電源1の正常時の電圧に相当する基準電
圧と比較してこれら相互間の差電圧を検出し、この差電
圧を増幅して交流電源1の電圧に加算するようにしたの
で、従来の装置のように時間遅れを生ずることなく、が
っ波形歪を生ずることなく電圧低下を補償し、負荷電圧
を正常な値に保つことができるなどの効果を奏する。
の低下または波形歪を、交流電源1の電圧に位相同期し
た電圧で、交流電源1の正常時の電圧に相当する基準電
圧と比較してこれら相互間の差電圧を検出し、この差電
圧を増幅して交流電源1の電圧に加算するようにしたの
で、従来の装置のように時間遅れを生ずることなく、が
っ波形歪を生ずることなく電圧低下を補償し、負荷電圧
を正常な値に保つことができるなどの効果を奏する。
第1図は発明の実施例、第2図は増幅器6にパルス幅変
調形インバータを使用した例、第6図はスイッチ4に相
補形のトランジスタ素子を使用した例、第4図は第1図
、第2図の各部の波形図、第5図は従来の実施例を示し
たものである。 1・・・交流電源、2・・・結合変圧器、6・・・増幅
器、4・・・スイッチ、5・・・バッテリ(バックアッ
プ用電源)、6・・・コンデンサ(バックアップ用電源
)、7・・・負荷、8・・・電圧検出用変圧器、9・・
・基準電圧発生回路、10・・・比較演算回路。
調形インバータを使用した例、第6図はスイッチ4に相
補形のトランジスタ素子を使用した例、第4図は第1図
、第2図の各部の波形図、第5図は従来の実施例を示し
たものである。 1・・・交流電源、2・・・結合変圧器、6・・・増幅
器、4・・・スイッチ、5・・・バッテリ(バックアッ
プ用電源)、6・・・コンデンサ(バックアップ用電源
)、7・・・負荷、8・・・電圧検出用変圧器、9・・
・基準電圧発生回路、10・・・比較演算回路。
Claims (1)
- 【特許請求の範囲】 交流電源から負荷への給電経路中に2次巻線を直列に介
挿した結合変圧器と、 バックアップ用直流電源と、 前記交流電源の電圧と同位相の交流電圧を出力する基準
電圧発生回路と、 前記基準電圧発生回路の交流電圧と前記交流電源の電圧
との差電圧を出力する比較演算回路と、前記バックアッ
プ用直流電源を供給源とし前記差電圧を増幅して前記結
合変圧器の1次巻線に加えるようにした増幅器と、 前記結合変圧器の端子間に並列接続されたスイッチとよ
りなり、 前記差電圧を前記増幅器に入力するとともに、前記差電
圧によつて前記スイッチを開放するように構成したこと
を特徴とする瞬時電圧低下補償装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62060724A JPH0628486B2 (ja) | 1987-03-16 | 1987-03-16 | 瞬時電圧低下補償装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62060724A JPH0628486B2 (ja) | 1987-03-16 | 1987-03-16 | 瞬時電圧低下補償装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63228924A true JPS63228924A (ja) | 1988-09-22 |
JPH0628486B2 JPH0628486B2 (ja) | 1994-04-13 |
Family
ID=13150510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62060724A Expired - Lifetime JPH0628486B2 (ja) | 1987-03-16 | 1987-03-16 | 瞬時電圧低下補償装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0628486B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008301569A (ja) * | 2007-05-29 | 2008-12-11 | Chugoku Electric Power Co Inc:The | 電圧変動抑制装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08178165A (ja) * | 1994-12-28 | 1996-07-12 | Shinwa Sangyo Kk | 分岐継手の穿孔用刃物 |
-
1987
- 1987-03-16 JP JP62060724A patent/JPH0628486B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008301569A (ja) * | 2007-05-29 | 2008-12-11 | Chugoku Electric Power Co Inc:The | 電圧変動抑制装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0628486B2 (ja) | 1994-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4378530A (en) | High-efficiency low-distortion amplifier | |
US5270904A (en) | Switching power apparatus with 3-state driver | |
US4347558A (en) | Voltage balance control for split capacitors in half bridge DC to DC converter | |
JPS6163071A (ja) | レ−ザの駆動電流の制御回路 | |
US7038534B2 (en) | Class D audio amplifier and method for compensation of power supply voltage influence on output audio signal in class D audio amplifier | |
KR950003476B1 (ko) | 광수신회로 | |
US5751567A (en) | AC-DC converter | |
US20070092266A1 (en) | Method and apparatus for controlling bias point of optical transmitter | |
US5120986A (en) | Sine wave synthesis controller circuit for use with a neutral-point clamped inverter | |
JPH0577206B2 (ja) | ||
JPS63228924A (ja) | 瞬時電圧低下補償装置 | |
US4788451A (en) | AC voltage stabilizer easily convertible into uninterruptible power supply (UPS) | |
US5309345A (en) | Invertor device | |
US6331801B1 (en) | RF amplifier system having an improved power supply | |
US20040169977A1 (en) | Overcurrent protection switched mode power supply | |
JP3270221B2 (ja) | 光信号受信回路 | |
JP3024246B2 (ja) | 変調度安定化回路 | |
KR100271590B1 (ko) | 차동 증폭 장치 | |
SU1290477A1 (ru) | Усилитель мощности с защитой | |
JPS61227639A (ja) | 安定化電源の並列運転方式 | |
JPH09294141A (ja) | デジタル光信号受信回路 | |
JP2624044B2 (ja) | ダイオード変調器監視装置 | |
JPS631587Y2 (ja) | ||
SU1339514A1 (ru) | Источник переменного напр жени | |
JPH01161162A (ja) | 交流電源の電圧変動検出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |