JPS63226954A - Package for surface-mounting component - Google Patents
Package for surface-mounting componentInfo
- Publication number
- JPS63226954A JPS63226954A JP6166887A JP6166887A JPS63226954A JP S63226954 A JPS63226954 A JP S63226954A JP 6166887 A JP6166887 A JP 6166887A JP 6166887 A JP6166887 A JP 6166887A JP S63226954 A JPS63226954 A JP S63226954A
- Authority
- JP
- Japan
- Prior art keywords
- surface mount
- hole
- conductor
- package
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims description 37
- 238000005516 engineering process Methods 0.000 description 23
- 229910000679 solder Inorganic materials 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000012536 packaging technology Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、電子部品パッケージに関するもので、特にそ
の上面側に表面実装用部品を搭載し。DETAILED DESCRIPTION OF THE INVENTION (Industrial Field of Application) The present invention relates to an electronic component package, and particularly to an electronic component package in which surface mounting components are mounted on the upper surface side of the package.
その下側から突出する導体ピンによって他の基板等に実
装するための表面実装部品用パッケージに関するもので
ある。The present invention relates to a surface mount component package that is mounted on another board or the like using conductor pins protruding from the bottom side of the package.
（従来の技術）
近年の電子技術の発達により、所謂半導体素子等の電子
部品の集積度は相当高度になってきている。一方、この
ような電子部品に対する実装技術に対しても、電子部品
の高密度化に伴なった高密度実装の要求が高まってきて
いるのも当然のことである。このような集積度が高くな
ってきている電子部品の高密度実装に対処するために、
従来より種々な実装技術が開発されてきているが、それ
でも電子部品の高密度化に充分対処することができる実
装技術は未だ開発途−Ｅにあるのが実状である。換言す
れば、電子部品の高密度化が先行しているのに対して、
実装技術の高密度化はこれに追い付く形で進行している
現状なのである。特に近年の１１を子部品は、その高密
度化に伴なって多数の接続端子を有するものとなってき
ており、これに対処する実装技術として表面実装技術及
び導体ピンを使用した実装技術が開発されたのである。(Prior Art) With the recent development of electronic technology, the degree of integration of electronic components such as so-called semiconductor devices has become considerably high. On the other hand, it is natural that there is an increasing demand for high-density mounting of such electronic components as the density of electronic components increases. In order to cope with the high-density mounting of electronic components, which are becoming increasingly integrated,
Although various mounting techniques have been developed in the past, the reality is that mounting techniques that can sufficiently cope with the increasing density of electronic components are still in the development stage. In other words, while electronic components are becoming more dense,
The current situation is that the density of packaging technology is increasing to catch up with this trend. Particularly in recent years, child parts have become equipped with a large number of connection terminals as their density has increased, and surface mounting technology and mounting technology using conductor pins have been developed as mounting technologies to deal with this. It was done.
表面実装技術としては１例えば特開昭５９−１９５８５
０号公ＷＩ等に見られるように、電子部品をキャップ内
に収納してその接続端子をキャップの側面から突出させ
、この接続端子の位置をプリント配線板上のパターン上
に対応するようにしたものである。そして、この電子部
品の接続端子は、Ｘ板に形成した接続部にａ置した状態
ではんだ等によりそのままパターン上に接続されるので
ある。これにより、この表面実装技術にあっては、電子
部品自体を平面化できること、基板に電子部品のための
接続穴の形成等の複雑な１程の必要な加工を施す必要が
ないこと等の利点のあるものである。一方、導体ピンを
使用した実装技術としては、例えば特開昭６０−２４１
２４４号公報等に見られるようなものであり、各導体ピ
ンに電気的に接続されるパターンが実装されるべき電子
部品に集中するように形成されており、小さくかつ樹脂
封＋ｈ等の保護の必要な電子部品の実装に適したもので
ある。As surface mounting technology, 1, for example, Japanese Patent Application Laid-Open No. 59-19585
As seen in Publication No. 0 WI, etc., electronic components are housed in a cap, and their connecting terminals are made to protrude from the side of the cap, and the positions of these connecting terminals are arranged to correspond to the pattern on the printed wiring board. It is something. Then, the connection terminals of this electronic component are placed on the connection portions formed on the X-plate and connected directly to the pattern using solder or the like. As a result, this surface mount technology has advantages such as being able to flatten the electronic component itself and eliminating the need for complex processing such as forming connection holes for the electronic component on the board. It is something that has. On the other hand, as a mounting technique using conductor pins, for example, Japanese Patent Laid-Open No. 60-241
It is similar to that seen in Publication No. 244, etc., and the pattern electrically connected to each conductor pin is formed so as to concentrate on the electronic component to be mounted, and is small and requires protection such as resin sealing. It is suitable for mounting necessary electronic components.
ところが、表面実装技術にあっては上記のような利点は
あるものの、表面実装部品の直下部分に外部接続部を形
成することは通常困難である。However, although the surface mount technology has the above-mentioned advantages, it is usually difficult to form an external connection directly under a surface mount component.
その理由は、表面実装用基板は、その表面に形成した各
接続部を電気的に接続するための導体回路を平面的に形
成する必要があるが、この導体回路が表面実装部品によ
って覆われ１表面実装部品の下側は事実上使用すること
が困難となるからである。従フて、この表面実装技術の
みでは、前述した高密度実装を達成しようとすることは
困難なのである。また、導体ピンを使用した実装技術に
あっては、通常この技術は所謂ピングリッドアレイとし
て達成されるが、このピングリッドアレイに実装される
電子部品の端子の数だけ導体ピンを用、低しなければな
らず、上述した利点はあるものの複数の電子部品を同一
のピングリッドアレイに同時に使用することは困難であ
る。ｅに、従来のピングリッドアレイにあっては、これ
に搭載される一個の電子部品に適した導体回路及び導体
ピンが形成されているのが通例であり、その−個の電子
部品の実装の面からは充分であるが、このような特定さ
れたものであることから汎用性は充分なものとは言えな
いものであることは容易に理解てきる。換言すれば、従
来のピングリッドアレイは。The reason is that surface mount boards require a two-dimensional conductor circuit to electrically connect the connection parts formed on the surface of the board, but this conductor circuit is covered with surface mount components. This is because it becomes difficult to use the lower side of the surface mount component. Therefore, it is difficult to achieve the above-mentioned high-density mounting using only this surface mounting technology. In addition, regarding mounting technology using conductor pins, this technology is usually achieved as a so-called pin grid array, but it is possible to use as many conductor pins as the number of terminals of electronic components mounted on this pin grid array. Although there are the above-mentioned advantages, it is difficult to use multiple electronic components in the same pin grid array at the same time. In conventional pin grid arrays, conductor circuits and conductor pins suitable for one electronic component mounted on the array are usually formed in e, and the number of electronic components mounted on the conventional pin grid array is It is easy to understand that, although this is sufficient from an aspect of the invention, it cannot be said that its versatility is sufficient because it is such a specific product. In other words, the traditional pin grid array.
実装すべき電子部品毎に設計・製造が行なわれていて、
その製造に多大な口数と費用を要していたのである。Each electronic component to be mounted is designed and manufactured.
It required a large number of units and cost to manufacture it.
本発明の発明者等は、実装技術における上記のような実
状に鑑み、この種電子部品パッケージについて、高密度
実装が可能で、先行している電子部品側の高密度化に充
分対応することがてきることは勿論、できれば電子部品
側の高密度化より先行することのできるパッケージ技術
を開発すべく種々検討してきた結果、を記の表面実装技
術と導体ピンを使用した実装技術の良い点を有効に活用
することにより、より一層の高密度実装を達成すること
ができることを新規に知見し、本発明を完成したのであ
る。In view of the above-mentioned actual state of packaging technology, the inventors of the present invention have discovered that this type of electronic component package is capable of high-density packaging and is capable of sufficiently responding to the preceding high-density electronic components. As a result of various studies in order to develop a packaging technology that can not only improve the density of electronic components but also lead to higher densification of electronic components, we have found the advantages of surface mount technology and mounting technology using conductor pins as described below. The present invention was completed based on the new finding that even higher density packaging can be achieved by effectively utilizing the method.
（発明が解決しようとする問題点）
本発明は１以上のような経緯からなされたもので、その
解決しようとする問題点は、電子部品を実装する従来技
術における高密度化の不足である。(Problems to be Solved by the Invention) The present invention was made due to one or more reasons, and the problem to be solved is the lack of high density in the conventional technology for mounting electronic components.
そして、本発明の目的とするところは、ｒｒＪ？ｒＬな
４１Ｉ成であって従来技術を充分利用・発展させること
ができ、しかも必要な高密度実装が可能な表面実装部品
用パッケージを提供することにある。また、本発明のさ
らに具体的な目的は、高密度実装を可能とすることによ
りて表面実装部品用パッケージを汎用性の高いものとす
ることにある。The purpose of the present invention is to solve the problem of rrJ? It is an object of the present invention to provide a package for surface mount components that has a rL 41I structure, can fully utilize and develop the conventional technology, and can perform the necessary high-density mounting. Further, a more specific object of the present invention is to make a package for surface mount components highly versatile by enabling high-density mounting.
（問題点を解決するための手段）
以北の問題点を解決するために本発明が採った手段は、
実施例に対応する第１図〜第６図を参照して説明すると
、
［表面側に形成されて表面実装用部品（４０）を実装す
るための接続部（１１）とこの接続部（１１）と電気的
に導通する第一スルーホール（１２）とを有する第一基
板（ｌＯ）と、裏面側に設けられて他の基板等に導通な
とるための導体ピン（２３）とこの導体ピン（２３）と
電気的に導通する第二スルーホール（２２）とを有する
第二基板（２０）とを備えるとともに、
第−及び第二ノＡ板（１０）（２０）間に介在されて第
一基板（！０）側の第一スルーホール（１２）と第二基
板（２０）側の第二スルーホール（２２）とを電気的に
接続する導体層（コ０）とを備えたことを特徴とする表
面実装部品用パッケージ（ｔｏｅ） ４である。(Means for solving the problems) The means taken by the present invention to solve the problems in the north are as follows:
To explain with reference to FIGS. 1 to 6 corresponding to the embodiment, [the connecting portion (11) formed on the front side for mounting the surface mount component (40) and the connecting portion (11) A first substrate (lO) having a first through hole (12) that is electrically conductive to the first substrate (lO), a conductor pin (23) provided on the back side for establishing conduction to another substrate, etc., and this conductor pin ( 23) and a second through hole (22) that is electrically connected to the second substrate (23). It is characterized by comprising a conductor layer (co0) that electrically connects the first through hole (12) on the substrate (!0) side and the second through hole (22) on the second substrate (20) side. This is a surface mount component package (TOE) 4.
（発明の作用）
本発明が以上のような手段を採ることによって以下のよ
うな作用がある。(Actions of the Invention) By adopting the above-described measures, the present invention has the following effects.
すなわち、本発明に係る表面実装部品用パッケージ（１
００）にあっては、表面実装を可能とする第一基板（ｌ
Ｏ）と、多数の導体ピン（２３）を有する第二基板（２
０）とを導体層（３０）を挟さんで一体化したから、一
つのパッケージで表面実装技術と導体ピンを使用した実
装技術とを具現したものとなっている。That is, the package for surface mount components according to the present invention (1
00), the first substrate (l
O) and a second substrate (2) having a large number of conductor pins (23).
0) are integrated with the conductor layer (30) in between, making it possible to realize surface mounting technology and mounting technology using conductor pins in one package.
換言すれば、第一基板（１０）の表面側に形成された複
数の接続部〔１１）が導体層（３０）を介して第二基板
（２０）の下側に突出する各導体ピン（２３）に接続さ
れているから、第一基板（１０）に複数の表面実装用部
品（４０）を実装しても、当該表面実装部品用パッケー
ジ（１０Ｇ）の表面側には各表面実装用部品（４０）の
ための外部接続部は全くなく、非常にフラットなものと
なるものである。また、第一基板（ｌＯ）側の接続！（
１１）と第二基板（２０）側の導体ピン（２コ）とは、
導体層（３０）とこれに電気的に接続される第一スルー
ホール（１２）及び第二スルーホール（２２）とによっ
て接続されているから、各表面実装用部品（４０）の接
続端子（４１）が一般の規格（複務の外部接続端子を定
められた間隔の格子状にする等の規格）外の規格によっ
て形成されていても、各導体ピン（２コ）を一般的な規
格による配置をすることによって、規格内での実装を可
能とするのである。In other words, the plurality of connection parts [11] formed on the surface side of the first substrate (10) are connected to each conductor pin (23) that protrudes to the lower side of the second substrate (20) via the conductor layer (30). ), even if a plurality of surface mount components (40) are mounted on the first board (10), each surface mount component (40) is connected to the surface side of the surface mount component package (10G). There are no external connections for 40), making it very flat. Also, the connection on the first board (lO) side! (
11) and the conductor pins (2 pieces) on the second board (20) side,
Since the connection terminals (41) of each surface mount component (40) are connected by the conductor layer (30) and the first through hole (12) and second through hole (22) electrically connected thereto, the connection terminal (41) of each surface mount component (40) is ) is formed according to a standard other than the general standard (such as a standard for arranging multi-purpose external connection terminals in a grid pattern with specified spacing), the arrangement of each conductor pin (2 pieces) according to the general standard. This allows implementation within the standard.
すなわち、各表面実装用部品（４０）の各接続端子（４
１）か規格以外の形式で形成された部品であっても、こ
の表面実装部品用パッケージ（１００）は各導体ピン（
２３）の配列を規格のものとしておくことによって、各
表面実装用部品（４０）の実装の汎用性を高めているの
である。That is, each connection terminal (4) of each surface mount component (40)
1) Even if the component is formed in a format other than the standard, this surface mount component package (100)
23) as a standard arrangement, the versatility of mounting each surface mount component (40) is increased.
この表面実装部品用パッケージ（１００）が、各表面実
装用部品（４０）の実装の汎用性を高めていることを逆
に表現すれば、例えば第２図の図示右側に位置している
表面実装用部品（４０）のように、接続端子（４１）と
して当該表面実装用部品（４０）自体の下面に形成する
ことをも可能にするものである。In other words, this surface mount component package (100) enhances the versatility of mounting each surface mount component (40). This also makes it possible to form the connecting terminal (41) on the lower surface of the surface mounting component (40) itself, like the surface mounting component (40).
つまり、この表面実装用部品（４０）の下側に形成した
接続端子（４１）のための導体回路を、従来の表面実装
技術におけるように第一基板（ｌＯ）の表面側に形成す
る必要はなく、表面実装用部品（４０）の下側に形成し
た接続端子（４１）は、第一スルーホール（１２）、第
二スルーホール（２２）及び導体層（３０）を介して導
体ピン（２３）に接続するようにすればよいからである
。また、各表面実装用部品（４０）の内、電源端子のよ
うに共通部分に接続される接続端子（４１）にあっては
、これを共通の導体ピン（２３）に第一スルーホール（
１２）、第二スルーホール（２２）及び導体層（コ０）
を介して接続するようにすれば、当該表面実装部品用パ
ッケージ（１００）のスペースを有効に活用することが
可能となり、実装効率を高める作用をも果すものである
。In other words, it is not necessary to form a conductive circuit for the connection terminal (41) formed on the lower side of this surface mount component (40) on the front side of the first substrate (lO) as in conventional surface mount technology. The connection terminal (41) formed on the lower side of the surface mount component (40) is connected to the conductor pin (23) through the first through hole (12), the second through hole (22) and the conductor layer (30). ). In addition, among the surface mount components (40), for connection terminals (41) that are connected to a common part such as power supply terminals, connect them to the common conductor pin (23) through the first through hole (
12), second through hole (22) and conductor layer (co0)
If the connection is made through the surface mount component package (100), the space of the surface mount component package (100) can be used effectively, and the mounting efficiency can be improved.
また、この表面実装部品用パッケージ（１００）は、第
一基板（ｌＯ）側にあっては従来の表面実装技術を利用
できるものであり、一方第二基板（２０）側にあっては
導体ピンを使用した実装技術を利用できるものであるか
ら、その製造は従来の技術を利用・発展させることによ
り、充分実現可能なものである。換言すれば、この表ｖ
ｆ１実装部品川パッケージ（１００）はその製造が非常
に容易となっているのである。In addition, this surface mount component package (100) can use conventional surface mount technology on the first substrate (lO) side, while on the other hand, conductor pins can be used on the second substrate (20) side. Since it is possible to utilize mounting technology using the conventional technology, its manufacture is fully possible by utilizing and developing the conventional technology. In other words, this table v
The f1 mounted component package (100) is extremely easy to manufacture.
なお、この表面実装部品用パッケージ（１００）の第一
基板（１０）側に実装される各表面実装用部品（４０）
として、外部情報によってその中に論理回路等を記憶保
持する所謂プログラマブルな電子部品を使用すれば、各
表面実装用部品（４０）を実装した表面実装部品用パッ
ケージ（１００）に対して各導体ピン（２３）から必要
な外部情報を入力することによって、必要な論理回路等
を記憶保持したパッケージとすることが可能である。こ
の必要な論理回路等を適宜変更することによって１表面
実装部品用パッケージ（１００）自体の構成を変えるこ
となく、汎用性の非常に高いパッケージとすることが可
能である。In addition, each surface mount component (40) mounted on the first substrate (10) side of this surface mount component package (100)
If a so-called programmable electronic component that stores and retains a logic circuit or the like therein based on external information is used, each conductor pin will be By inputting necessary external information from (23), it is possible to create a package that stores necessary logic circuits and the like. By appropriately changing the necessary logic circuits, etc., it is possible to create a highly versatile package without changing the structure of the package for surface mount components (100) itself.
（実施例〕
次に、本発明を１図面に示した実施例に基づいて詳細に
説明する。(Example) Next, the present invention will be described in detail based on an example shown in one drawing.
第１図には本発明に係る表面実装部品用パッケージ（ｉ
ｏＯ）の斜視図が示してあり、この表面実装部品用パッ
ケージ（１００）は４個の表面実装用部品（４０）を表
面実装した第一基板（ｌＯ）と、この第一基板（１０）
の下側にこれと一体的形成されて多数の導体ピン（２３
）を有する第二基板（２０）とを有している。すなわち
、これらの第一基板（１０）と第二基板（２０）とは、
第２図に示すように、第一基板（ｌＯ）側の第一スルー
ホール（１２）と第二基板（２０）側の第二スルーホー
ル（２２）と電気的に接続されるとともに、必要な絶縁
空間（３１）を形成した導体層（３８）を介して一体化
されているのである。FIG. 1 shows a surface mount component package (i) according to the present invention.
oO) is shown, and this surface mount component package (100) includes a first substrate (lO) on which four surface mount components (40) are mounted on the surface, and this first substrate (10).
A number of conductor pins (23
) and a second substrate (20). That is, these first substrate (10) and second substrate (20) are
As shown in Fig. 2, the first through hole (12) on the first substrate (lO) side and the second through hole (22) on the second substrate (20) side are electrically connected, and the necessary They are integrated via a conductor layer (38) that forms an insulating space (31).
第一基板（ｌＯ）は、本実施例の場合樹脂材料によって
形成したものであり、第２図に示したように、その表面
には表面実装用部品（４０）の接続端子（４１）を接続
するための複数の接続部（１１）が形成しである。これ
らの接続ｆ１！（１１）は、第一基板（１０）の適宜箇
所に形成した複数の第一スルーホール（１２）に電気的
に接続されているとともに、互いに連続したもの、ある
いは絶縁空間（１３）を介することによりて互いに独立
したものの二種類のものとして形成しである。これらの
接続１９１１（＋１）の内には。In this embodiment, the first substrate (lO) is made of a resin material, and as shown in FIG. A plurality of connecting portions (11) are formed for the purpose of connection. These connections f1! (11) are electrically connected to a plurality of first through holes (12) formed at appropriate locations on the first substrate (10), and are connected to each other or through an insulating space (13). Therefore, they are formed as two types of things that are independent of each other. Within these connections 1911(+1).
第２図の図示右側に位置する表面実装用部品（４０）の
下側に位置する接続端部（４２）のようなものもあり、
この接続端部（４２）は表面実装用部品（４０）の下側
に形成される接続端子（４りに対応するものである。こ
れらの表面実装用部品（４０）の接続端子（４１）ある
いは接続端部（４２）は各接続部（１１）上に単に配置
した後、はんだ（４３）等によって各接続部（１１）に
電気的に接続されるものである。There is also a connection end (42) located below the surface mount component (40) located on the right side of FIG.
This connection end (42) corresponds to the connection terminal (4) formed on the lower side of the surface mount component (40).The connection terminal (41) or The connection ends (42) are simply placed on each connection part (11) and then electrically connected to each connection part (11) by solder (43) or the like.
第二基板（２０）は、本実施例の場合樹脂材料によって
形成したものであり、接着剤等を使用して第一基板（１
０）の下面に一体的に固着されるものである。また、こ
の第二基板（２０）は、第２図に示したように、その下
面に導体ピン（２３）のためのランド部（２１）が形成
してあり、このランド部（２１）には第二スルーホール
（２２）が形成しである。なお、各導体ピン（２３）は
はんだ（２４）、あるいは強制嵌合等の手段によって各
第二スルーホール（２２）内に一体的に取付けられる。In this embodiment, the second substrate (20) is made of a resin material, and is attached to the first substrate (1) using an adhesive or the like.
0) is integrally fixed to the lower surface of the Further, as shown in FIG. 2, this second board (20) has a land portion (21) formed on its lower surface for the conductor pin (23), and this land portion (21) has a land portion (21) for the conductor pin (23). A second through hole (22) is formed. Note that each conductor pin (23) is integrally attached within each second through hole (22) by means such as solder (24) or forced fitting.
第一基板（ｌＯ）と第二基板（２０）との一体化は、導
体層（コ０）を介した状態で行なわれる。この導体層（
３０）は、第一基板（ｌＯ）側の第一スルーホール（１
２）及び第二基板（２０）側の第二スルーホール（２２
）にそれぞれ電気的に接続されるものであり、必要箇所
に絶縁空間（コ１）を設けることによって、各表面実装
用部品（４０）の接続端子（４ｆ）または接続端部（４
２）と各導体ピン（２コ）とを一対一で対応するように
するものである。The first substrate (lO) and the second substrate (20) are integrated through a conductor layer (lO). This conductor layer (
30) is the first through hole (1) on the first substrate (lO) side.
2) and the second through hole (22) on the second substrate (20) side.
), and by providing an insulating space (1) at the required location, the connection terminal (4f) or connection end (4f) of each surface mount component (40)
2) and each conductor pin (two) in one-to-one correspondence.
次に、この本ｆｉ［Ｊ７に係る表面実装部品用パッケー
ジ（１００）の製造方法について、第３図〜第６図を参
照して説明する。Next, a method of manufacturing the surface mount component package (100) according to this book FI[J7 will be described with reference to FIGS. 3 to 6.
まず１例えば両面銅貼板のＦｑｆｉ４板を所定の形状に
エツチングすることにより、その表面側に接続部（１１
）を形成し、その裏面側に導体層（３Ｇ）を形成する。First, for example, by etching a double-sided copper-plated Fqfi4 board into a predetermined shape, a connection part (11
) is formed, and a conductor layer (3G) is formed on the back side thereof.
そして、必要な第一スルーホール（１２） （当然これ
にはスルーホールメッキを施しておく）を形成して第３
図の上側に示した第一基板（１０）とする、なお、各第
一スルーホール（＋／りの形成は各接続部（１１）を形
成する前に行なってもよい、一方。Then, the necessary first through hole (12) (of course, this is plated with through hole) is formed, and the third through hole (12) is formed.
Assuming that the first substrate (10) is shown on the upper side of the figure, the formation of each first through hole (+/R) may be performed before forming each connection part (11).
片面銅貼板（これが第二基板（２０）となる）をその銅
板が下側くなるようにして第一基板（１０）の下側に配
置して、両者なｔｌｊ、ＢＩｌｌｌ等によって一体化す
る。（第３図及び第４図参照）
次に、第４図に示すように、第二スルーホール（２２）
となる穴開けを行なって、この穴に対して第５図に示す
ようにスルーホールメッキを行なう。Place a single-sided copper-clad board (this will become the second board (20)) below the first board (10) with the copper board facing downward, and integrate the two using tlj, BIll, etc. . (See Figures 3 and 4) Next, as shown in Figure 4, the second through hole (22)
A hole is made, and through-hole plating is applied to this hole as shown in FIG.
そして、各第二スルーホール（２２）に対応する部分を
残してエツチングを行なうことにより、ランド部（２１
）を形成するのである。Then, etching is performed leaving a portion corresponding to each second through hole (22), so that the land portion (21
).
その後、各第二スルーホール（２２）内に導体ピン（２
コ）を挿通してこれをはんだ（２４）等によりて固定す
ることにより、ｔ５２図に示すような表面実装部品用バ
クケージ（１００）とするのである、このような表面実
？を部品用パッケージ（１００）とした後は、各接続部
（１１）に表面実装用部品（４０）の接続端子（イ１）
または接続！４部（４２）はんだ（４コ）等によりて接
続することにより、第１図に示したような製品とするの
である。Thereafter, conductor pins (2
By inserting the wire (e) and fixing it with solder (24) or the like, a back cage (100) for surface mount components as shown in Figure t52 is made. After forming the component package (100), connect the connection terminal (a1) of the surface mount component (40) to each connection part (11).
Or connect! By connecting the four parts (42) with solder (4 pieces), etc., a product as shown in FIG. 1 is obtained.
なお、第４図及び第５図にて示した穴開け、及びそのス
ルーホールメッキは、第３図の１程の前に行なってよい
ことはＪうまでもない。It goes without saying that the hole drilling shown in FIGS. 4 and 5 and the through-hole plating may be performed before step 1 in FIG. 3.
（発明の効果）
以北詳述した通り、本発明に係る表面実装部品用パッケ
ージ（１００）にあっては、上記実施例にて例示した如
く、
「表面側に形成されて表面実装用部品（４０）を実装す
るための接続部（Ｉりとこの接続部（！Ｉ）と電気的に
導通する第一スルーホール（１２）とを有する第一基板
（ｌＯ）と、裏面側に設けられて他の基板等に導通をと
るための導体ピン（２３）とこの導体ピン（２３）と電
気的に導通する第二スルーホール（２２）とを有する第
二基板（２０）とを備えるとともに、
第−及び第二基板（１０）（２０）間に介在されて第一
基板（ｌＯ）側の第一スルーホール（１２）と第二基−
（２０）側の第二スルーホール（２２）とを電気的に接
続する導体層（３◎）とを備えたこと」にその構成上の
特徴があり、これにより、１１！単な構成であって従来
技術を充分利用・発展させることができ、しかも必要な
高密度実装が可能な表面実装部品用パッケージ（１０Ｇ
）を提供することができるのである。(Effects of the Invention) As described in detail below, in the surface mount component package (100) according to the present invention, as exemplified in the above embodiment, "a surface mount component formed on the surface side ( A first substrate (lO) having a first through hole (12) that is electrically connected to the connection part (!I) for mounting the connection part (!I) for mounting the A second board (20) having a conductor pin (23) for establishing electrical continuity with another board, etc., and a second through hole (22) electrically conducting with the conductor pin (23); - and the first through hole (12) on the first substrate (IO) side interposed between the second substrates (10) and (20) and the second group -
Its structural feature lies in the fact that it is provided with a conductor layer (3◎) that electrically connects the second through hole (22) on the (20) side, and as a result, 11! A package for surface mount components (10G
) can be provided.
すなわち、本発明に係る表面実装部品用バクケージ（＋
ｏＯ）にあっては、実装すべき電子部品自体として平面
的なものを使用できること、基板に電子部品のための接
続穴を形成する等の複雑な工程の必要な加重を施す必要
がないこと等の表面実装技術の利点を有するとともに１
表面側に各表面実装用部品（４０）のための外部接続端
子を形成する必要がなく表面側をより平滑化することか
できるという導体ピンを使用した実装技術の利点を効率
良〈実現することかできるのである。That is, the back cage for surface mount components according to the present invention (+
oO), it is possible to use a planar electronic component to be mounted, and there is no need to apply stress necessary for complicated processes such as forming connection holes for electronic components on the board. 1 with the advantages of surface mount technology
Efficiently realizes the advantage of mounting technology using conductor pins, which is that it is not necessary to form external connection terminals for each surface mount component (40) on the surface side, and the surface side can be made smoother. It is possible.
また、この表面実装部品用パッケージ（１００）にあっ
ては、各導体ピン（２３）を共通して使用することが充
分可能となっており、かつ高密度実装を可能とすること
ができたから、その汎用性が算常に高いものとなってい
るのである。In addition, in this surface mount component package (100), it is sufficiently possible to use each conductor pin (23) in common, and high-density mounting is possible. Its versatility is extremely high.
第１図は本発明に係る表面実装部品用パッケージの表面
実装用部品を実装した状態の斜視図、第２図はこの表面
実装部品用パッケージの構成を概略的に示す部分拡大断
面図、第３図〜第６図のそれぞれは本発明に係る表面実
装部品用パッケージの製造工程を示す断面図である。
符 号 の 説 明
１００・−表面実装部品用パッケージ、１Ｇ−・第一基
板、１１・・・接続部、１２・・−第一スルーホール、
ｌト・・絶縁空間、２０−第二基板、２１−・・ランド
部、２２・−第二スルーホール、 ２３−・・導体ピン
、２４・・・はんだ、 ３０−・・導体層、３１・・・
絶縁空間、４０・・・表面実装用部品、４１・・・接続
端ｆ、４２・・・接続端部、４３・・・はんだ。
以 上FIG. 1 is a perspective view of a package for surface mount components according to the present invention in which surface mount components are mounted, FIG. 2 is a partially enlarged sectional view schematically showing the structure of this package for surface mount components, and FIG. Each of FIGS. 6 to 6 is a cross-sectional view showing the manufacturing process of the package for surface mount components according to the present invention. Explanation of the symbols 100--Surface mount component package, 1G--First board, 11... Connection portion, 12...-First through hole,
l--Insulating space, 20--Second board, 21--Land portion, 22--Second through hole, 23--Conductor pin, 24-Solder, 30--Conductor layer, 31--・・・
Insulating space, 40... Surface mounting component, 41... Connection end f, 42... Connection end portion, 43... Solder. that's all
Claims (1)
めの接続部とこの接続部と電気的に導通する第一スルー
ホールとを有する第一基板と、裏面側に設けられて他の
基板等に導通をとるための導体ピンとこの導体ピンと電
気的に導通する第二スルーホールとを有する第二基板と
を備えるとともに、 前記第一及び第二基板間に介在されて前記第一基板側
の第一スルーホールと前記第二基板側の第二スルーホー
ルとを電気的に接続する導体層とを備えたことを特徴と
する表面実装部品用パッケージ。 ２）、前記導体層を所定のパターンとして形成すること
により、前記接続部と前記導体ピンとが前記第一及び第
二スルーホールを介して一対一で対応したものであるこ
とを特徴とする特許請求の範囲第１項に記載の表面実装
部品用パッケージ。[Scope of Claims] 1) A first substrate having a connection portion formed on the front side for mounting a surface mount component and a first through hole electrically connected to the connection portion, and a first substrate on the back side. a second board having a conductor pin provided on the board for establishing conduction to another board, etc., and a second through hole electrically connected to the conductor pin, and interposed between the first and second boards. A package for a surface mount component, comprising: a conductor layer that electrically connects a first through hole on the first substrate side and a second through hole on the second substrate side. 2) A patent claim characterized in that the conductor layer is formed in a predetermined pattern so that the connection portion and the conductor pin correspond one-to-one through the first and second through holes. A package for surface mount components according to item 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62061668A JP2573207B2 (en) | 1987-03-16 | 1987-03-16 | Package for surface mount components |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62061668A JP2573207B2 (en) | 1987-03-16 | 1987-03-16 | Package for surface mount components |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63226954A true JPS63226954A (en) | 1988-09-21 |
| JP2573207B2 JP2573207B2 (en) | 1997-01-22 |
Family
ID=13177841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62061668A Expired - Lifetime JP2573207B2 (en) | 1987-03-16 | 1987-03-16 | Package for surface mount components |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2573207B2 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5178176A (en) * | 1974-12-20 | 1976-07-07 | Ibm |
-
1987
- 1987-03-16 JP JP62061668A patent/JP2573207B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5178176A (en) * | 1974-12-20 | 1976-07-07 | Ibm |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2573207B2 (en) | 1997-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4489999A (en) | Socket and flexible PC board assembly and method for making | |
| US5036431A (en) | Package for surface mounted components | |
| US6246016B1 (en) | Edge-mountable integrated circuit package and method of attaching the same to a printed wiring board | |
| JP2000165007A (en) | Printed circuit board, electronic component and its mounting method | |
| CN108575044B (en) | Printed circuit board and assembly thereof | |
| JP2000031617A (en) | Memory module and its manufacture | |
| JPS63226954A (en) | Package for surface-mounting component | |
| JPS63246887A (en) | Surface mount component package | |
| CN214542186U (en) | Packaged chip and mobile terminal | |
| JP2001156222A (en) | Substrate connecting structure, printed wiring board for substrate connection and substrate connecting method | |
| JPH1167396A (en) | Board with variable terminal pitch | |
| JPS62200788A (en) | Multilayer printed board | |
| JPS59163842A (en) | Integrated circuit socket stackedly mounting construction | |
| JPS63249362A (en) | Package for surface-mounting parts | |
| JPS62208691A (en) | Double-sided mounting hybrid integrated circuit | |
| GB1147335A (en) | Circuit Board Interconnection. | |
| JPH04334879A (en) | High density connection | |
| JPS5843245Y2 (en) | multilayer printed board | |
| JPS63278295A (en) | Surface-mounting package | |
| JPH114052A (en) | Printed circuit board | |
| JPH0632396B2 (en) | Electronic circuit | |
| JPH10190185A (en) | Wiring pattern | |
| JPS63254760A (en) | Package for surface mounted component part | |
| JPH01101689A (en) | Printed wiring board for mounting electronic component | |
| JPH02164095A (en) | Printed wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |