JPS63226930A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPS63226930A JPS63226930A JP6171487A JP6171487A JPS63226930A JP S63226930 A JPS63226930 A JP S63226930A JP 6171487 A JP6171487 A JP 6171487A JP 6171487 A JP6171487 A JP 6171487A JP S63226930 A JPS63226930 A JP S63226930A
- Authority
- JP
- Japan
- Prior art keywords
- film
- mask
- processed
- etching method
- intermediary layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 15
- 239000007795 chemical reaction product Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims abstract description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 13
- 229910052782 aluminium Inorganic materials 0.000 abstract description 13
- 238000001020 plasma etching Methods 0.000 abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 10
- 229920005591 polysilicon Polymers 0.000 abstract description 10
- 238000007687 exposure technique Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に微細パター
ンを形成する方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of manufacturing a semiconductor device, and particularly to a method of forming a fine pattern.
従来、半導体基板上に形成された被加工膜をパターニン
グする方法としては、フォトレジストを使用し所望のパ
ターンを形成し、これをマスクとして被加工膜を除去す
る方法が一般的である。次に第3図(a)〜(C)を用
いて従来の製造方法により、ポリシリコン膜をパターニ
ングする例を説明する。Conventionally, a common method for patterning a film to be processed formed on a semiconductor substrate is to form a desired pattern using a photoresist, and then remove the film to be processed using this as a mask. Next, an example of patterning a polysilicon film by a conventional manufacturing method will be explained using FIGS. 3(a) to 3(C).
先ず第3図(a)の様に、下地の酸化膜1上にポリシリ
コ膜2を被着させ、フォトレジスト4によりマスクを形
成する。First, as shown in FIG. 3(a), a polysilico film 2 is deposited on an underlying oxide film 1, and a mask is formed using a photoresist 4. Then, as shown in FIG.
次に第3図(b)の様に、CCJ’2Fzガスを使用し
た反応性イオンエツチング(RIE)法により不要部分
のポリシリコン膜2を除去する。この際ポリシリコン膜
の側壁には、反応生成物からなるサイドウオール5Bが
付着する。Next, as shown in FIG. 3(b), unnecessary portions of the polysilicon film 2 are removed by reactive ion etching (RIE) using CCJ'2Fz gas. At this time, sidewalls 5B made of reaction products adhere to the sidewalls of the polysilicon film.
しかる後第3図(C)の様に、有機溶剤によりフォトレ
ジスト4及びサイドウオール5Bをとり除くことにより
、ポリシリコンM2のバターニングが完了する。Thereafter, as shown in FIG. 3(C), the photoresist 4 and sidewall 5B are removed using an organic solvent, thereby completing the patterning of the polysilicon M2.
上述した従来のパターン形成方法では、被加工膜は、フ
ォトレジストからなるマスクどうりに加工される為、“
パターンの最小幅はマスクの幅で決定される。現在の光
によるフォトレジスト露光法では、マスクの最小幅は、
約1μmが限界であり、サブミクロンのマスクを形成す
ることは困難である。従って被加工膜をサブミクロンの
幅でバターニングすることは困難であるという欠点があ
った。In the conventional pattern forming method described above, the film to be processed is processed according to a mask made of photoresist, so “
The minimum width of the pattern is determined by the width of the mask. In current optical photoresist exposure methods, the minimum width of the mask is
The limit is approximately 1 μm, and it is difficult to form a submicron mask. Therefore, there is a drawback that it is difficult to pattern the processed film to a submicron width.
本発明の目的は上記欠点を除去し、被加工膜をサブミク
ロンの幅で加工できる半導体装置の製造方法を提供する
ことにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a semiconductor device that eliminates the above-mentioned drawbacks and can process a film to be processed with a submicron width.
本発明の半導体装置の製造方法は、半導体基板上に形成
された被加工膜上に、この被加工膜とは異種の材料から
なる中間層を形成する工程と、フォトレジストをマスク
とし等方性エツチング法により前記中間層表面の一部を
除去し引続き異方性エツチング法により残りの中間層を
エツチングすると共に中間層の側面に反応生成物膜を形
成する工程と、前記マスク及びマスク下部の中間層を除
去したのち前記反応生成物膜をマスクとし異方性エツチ
ング法により前記被加工膜をエツチングする工程とを含
んで構成される。The method for manufacturing a semiconductor device of the present invention includes the steps of forming an intermediate layer made of a material different from that of the film to be processed on a film to be processed formed on a semiconductor substrate, and forming an isotropic layer using a photoresist as a mask. a step of removing a part of the surface of the intermediate layer by an etching method and then etching the remaining intermediate layer by an anisotropic etching method and forming a reaction product film on the side surface of the intermediate layer; After the layer is removed, the film to be processed is etched by an anisotropic etching method using the reaction product film as a mask.
次に本発明の実施例について図面を参照して説明する。 Next, embodiments of the present invention will be described with reference to the drawings.
第1図(a)〜(e)は本発明の第1の実施例を説明す
るための工程順に示した半導体チップの断面図である。FIGS. 1(a) to 1(e) are cross-sectional views of a semiconductor chip shown in order of steps for explaining a first embodiment of the present invention.
先ず第1図(a)の様に半導体基板10上に下地の酸化
膜1を介して被加工物であるポリシリコン膜2を被着し
、更に中間層であるアルミニウム膜3を被着させる0次
でフォトレジスト4からなるマスクを形成する。First, as shown in FIG. 1(a), a polysilicon film 2, which is a workpiece, is deposited on a semiconductor substrate 10 via an underlying oxide film 1, and an aluminum film 3, which is an intermediate layer, is deposited. Next, a mask made of photoresist 4 is formed.
次に第1図(b)の様に、熱リン酸によりアルミニウム
膜1の表面の一部を除去する。Next, as shown in FIG. 1(b), a part of the surface of the aluminum film 1 is removed using hot phosphoric acid.
次に、第1図(c)の様に、BCf2+CC24のガス
を使用した反応性イオンエツチングにより、不要部分の
アルミニウム膜3を除去する。Next, as shown in FIG. 1(c), unnecessary portions of the aluminum film 3 are removed by reactive ion etching using BCf2+CC24 gas.
この時アルミニウム膜3の側壁には、反応生成物からな
るサイドウオール5が付着する。ただしアルミニウム膜
3の側壁部とフォトレジスト4の境界面付近は、アルミ
ニウムが除去されている為、サイドフォール5は、付着
しない。At this time, a sidewall 5 made of a reaction product is attached to the sidewall of the aluminum film 3. However, since aluminum has been removed near the interface between the side wall portion of the aluminum film 3 and the photoresist 4, the side fall 5 does not adhere thereto.
このサイドウオール5の主成分はフォトレジストであり
、加速されたイオンによりエツチングされたフォトレジ
トが、再付着することにより形成される。従って付着す
るサイドウオール5の量は、エツチングの加速電圧及び
ガス種により決定される。第1の実施例では、反応ガス
としてB C!! 3 + CCl 4を使用したが、
fBce+C12CCe4 、S iCj’4でも同等
の物質が形成される。The main component of this sidewall 5 is photoresist, and is formed by redepositing photoresist that has been etched by accelerated ions. Therefore, the amount of sidewall 5 to be deposited is determined by the etching acceleration voltage and gas type. In the first embodiment, B C! is used as the reactant gas. ! 3 + CCl 4 was used, but
Equivalent substances are also formed with fBce+C12CCe4 and S iCj'4.
次に第1図(d)の様に熱リン酸によりアルミニウム膜
3を除去する。この際アルミニウム膜3上のフォトレジ
スト4も同時に除去される。Next, as shown in FIG. 1(d), the aluminum film 3 is removed using hot phosphoric acid. At this time, the photoresist 4 on the aluminum film 3 is also removed at the same time.
次に、第1図(e)の様に例えばCCj’2Fzのガス
を使用した反応性イオンエツチング法により不要部分の
ポリシリコン膜2を除去し、引き続き、酸素プラズマエ
ツチング法により、サイドウオール5を除去することに
より、ポリシリコン膜からなる微細パターン2Aが形成
される。Next, as shown in FIG. 1(e), unnecessary portions of the polysilicon film 2 are removed by reactive ion etching using, for example, CCj'2Fz gas, and then the sidewalls 5 are removed by oxygen plasma etching. By removing it, a fine pattern 2A made of a polysilicon film is formed.
第2図(a)〜(e)は本発明の第2の実施例を説明す
るための工程順に示した半導体チップの断面図である。FIGS. 2(a) to 2(e) are cross-sectional views of a semiconductor chip shown in order of steps for explaining a second embodiment of the present invention.
先ず第2図(a)の様に半導体基板10上に下地の酸化
膜1を介して被加工物であるアルミニウム膜3と中間層
であるプラズマCVD法による窒化膜13を被着させ、
フォトレジスト4からなるマスクを形成する。First, as shown in FIG. 2(a), an aluminum film 3 as a workpiece and a nitride film 13 as an intermediate layer formed by plasma CVD are deposited on a semiconductor substrate 10 via an underlying oxide film 1.
A mask made of photoresist 4 is formed.
次に第2図(b)の様に、CF4+02ガスを使用した
等方性プラズマエツチング法により、窒化膜13一部を
除去する。Next, as shown in FIG. 2(b), a portion of the nitride film 13 is removed by isotropic plasma etching using CF4+02 gas.
次に第2図(c)の様に、CF 4 + 82のガスを
使用した反応性イオンエツチングにより不要部分の窒化
膜13を除去する。Next, as shown in FIG. 2(c), unnecessary portions of the nitride film 13 are removed by reactive ion etching using CF 4 + 82 gas.
この後第2図(d)の様にCF 4 + 02ガスを使
用した等方性プラズマエッチグにより窒化膜13を除去
する。この際窒化膜13の側壁には反応生成物からなる
サイドウオール5Aが形成される。Thereafter, as shown in FIG. 2(d), the nitride film 13 is removed by isotropic plasma etching using CF 4 + 02 gas. At this time, a sidewall 5A made of a reaction product is formed on the sidewall of the nitride film 13.
次に第2図(e)の様にこのサイドウオール5Aをマス
クとし、B Ce 3 + CCj’ 4のガスを使用
した反応性イオンエッチグをおこない、不要部分のアル
ミニウム膜3を除去し、引き続き02プラズマによりサ
イドウオール5Aを除去することによりアルミニウム膜
からなる微細パターン3Aが形成される。Next, as shown in FIG. 2(e), using this sidewall 5A as a mask, reactive ion etching is performed using B Ce 3 + CCj' 4 gas to remove unnecessary portions of the aluminum film 3, and then By removing the sidewall 5A using 02 plasma, a fine pattern 3A made of an aluminum film is formed.
以上説明したように本発明は、反応性イオンエツチング
により中間層の側壁に形成されるサイドウオールをマス
クとして被加工膜をエツチングすることにより、通常の
光による露光技術を用いてもサブミクロンの微細パター
ンが形成できる効果あがる。As explained above, the present invention etches the film to be processed using the sidewalls formed on the sidewalls of the intermediate layer as a mask by reactive ion etching. The effect of forming patterns increases.
第1図(a)〜(e)及び第2図(a)〜(e)は本発
明の第1及び第2の実施例を説明するための工程順に示
した半導体チップの断面図、第3図(a)〜(C)は従
来の半導体装置の製造方法を説明するための断面図であ
る。
1・・・酸化膜、2・・・ポリシリコン膜、2A・・・
微細パターン、3・・・アルミニウム膜、3A・・・微
細パターン、4・・・フォトレジスト、5.5A、5B
・・・サイドウオール、10・・・半導体基板、13・
・・窒化膜。
牛1 図1(a)-(e) and FIG. 2(a)-(e) are cross-sectional views of a semiconductor chip shown in the order of steps for explaining the first and second embodiments of the present invention; Figures (a) to (C) are cross-sectional views for explaining a conventional method of manufacturing a semiconductor device. 1... Oxide film, 2... Polysilicon film, 2A...
Fine pattern, 3... Aluminum film, 3A... Fine pattern, 4... Photoresist, 5.5A, 5B
...Side wall, 10...Semiconductor substrate, 13.
...Nitride film. Cow 1 diagram
Claims (1)
は異種の材料からなる中間層を形成する工程と、フォト
レジストをマスクとし等方性エッチング法により前記中
間層表面の一部を除去し引続き異方性エッチング法によ
り残りの中間層をエッチングすると共に中間層の側面に
反応生成物膜を形成する工程と、前記マスク及びマスク
下部の中間層を除去したのち前記反応生成物膜をマスク
とし異方性エッチング法により前記被加工膜をエッチン
グする工程とを含むことを特徴とする半導体装置の製造
方法。A step of forming an intermediate layer made of a material different from that of the film to be processed on a film to be processed formed on a semiconductor substrate, and a step of forming a part of the surface of the intermediate layer by isotropic etching using a photoresist as a mask. and then etching the remaining intermediate layer using an anisotropic etching method and forming a reaction product film on the side surfaces of the intermediate layer, and removing the mask and the intermediate layer below the mask, and then etching the remaining intermediate layer using an anisotropic etching method. A method of manufacturing a semiconductor device, comprising the step of etching the film to be processed by an anisotropic etching method using as a mask.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6171487A JPS63226930A (en) | 1987-03-16 | 1987-03-16 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6171487A JPS63226930A (en) | 1987-03-16 | 1987-03-16 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63226930A true JPS63226930A (en) | 1988-09-21 |
Family
ID=13179170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6171487A Pending JPS63226930A (en) | 1987-03-16 | 1987-03-16 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63226930A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5599738A (en) * | 1995-12-11 | 1997-02-04 | Motorola | Methods of fabrication of submicron features in semiconductor devices |
WO2015008548A1 (en) * | 2013-07-16 | 2015-01-22 | 株式会社 東芝 | Method for manufacturing semiconductor device |
-
1987
- 1987-03-16 JP JP6171487A patent/JPS63226930A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5599738A (en) * | 1995-12-11 | 1997-02-04 | Motorola | Methods of fabrication of submicron features in semiconductor devices |
WO2015008548A1 (en) * | 2013-07-16 | 2015-01-22 | 株式会社 東芝 | Method for manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63226930A (en) | Manufacture of semiconductor device | |
JP2000331905A (en) | Manufacture of transfer mask-blank for exposure of charged-particle beam | |
JPH0458167B2 (en) | ||
JPH01119028A (en) | Manufacture of semiconductor device | |
JPH03257825A (en) | Manufacture of semiconductor device | |
JPH01110727A (en) | Manufacture of semiconductor device | |
JP2001210578A (en) | Method for manufacturing stencil masking | |
JPS63213930A (en) | Manufacture of semiconductor device | |
JPS61123144A (en) | Superfine processing | |
JPH04157723A (en) | Dry etching method of aluminum film | |
JPH0294439A (en) | Manufacture of semiconductor device | |
JPH06244157A (en) | Manufacture of semiconductor device | |
JPH01244636A (en) | Manufacture of semiconductor device | |
JPS62234333A (en) | Formation of mask for processing fine groove | |
JPS6195529A (en) | Method of pattern forming | |
JPH04364726A (en) | Pattern formation | |
JPS61279689A (en) | Structure of etching mask having protective film for side wall and its production | |
JP2001267298A (en) | Forming method of micro-pattern | |
JPH0546096B2 (en) | ||
JPS61244042A (en) | Formation of element isolation region | |
JPH04369865A (en) | Method of forming optical waveguide of semiconductor light emitting device | |
JPH02205014A (en) | Manufacture of semiconductor device | |
JP2016134473A (en) | Method for manufacturing stencil mask using soi substrate | |
JPH0645298A (en) | Manufacture of semiconductor device | |
JPH02231722A (en) | Wiring pattern forming method |