JPS63224528A - 誤り訂正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はディジタル符号化記録或は伝送を行う装置にお
ける誤り訂正回路に関する。

従来の技術 近年、ディジタル技術の幅広い普及に伴って、映像・音
声等の情報をディジタル信号形式で記録する機器も数多
く出現している。また、計算機で用いられる情報コード
もディジタル信号の形で記憶或は伝送処理されている。

これらの記録再生機器及び伝送機器では記録媒体のゴミ
、キズ、或は伝送路の状態の変動による誤りの発生に対
しては、元の情報信号に誤り検出、誤り訂正符号を付加
し、再生成は受信時に誤り訂正処理を行って元の情報の
復元を図っている。

しかしながら、誤り検出、訂正符号の能力を越える誤り
が発生した場合や、誤り検出、訂正能力を十分に発揮出
来ない使い方をした場合、誤検出及び誤訂正が発生し、
元の情報とは無関係な誤った情報が得られる。

一例として、第２図、第３図に示す信号フォーマットを
用いて誤り訂正を行う場合について述べる。

第２図は連続したディジタル信号データをブロック化し
た例で、一つのブロックは先頭からブロツク毎にビット
同期をとるだめのブロック同期（ＳＹＮＣ）、ブロック
シーケンスの識別を行うブロックアドレス（ムＤＲ８）
、ブロックアドレスの誤りチェックを行うアドレスチェ
ッカー（ＯＲＣＧ）、符号長ｎのデータ列、誤り検出及
び訂正符号であるパリティＣ２、パリティ０１（７）順
に構成される。

第３図は第２図に示されたブロック構成の信号列を複数
個並べたもので、縦方向の矢印の順序で記録或は伝送さ
れる。図中のライン（ａ）　、　（ｂ）はパリティＣ１
及びＣ２の生成組み合わせを示し、（ｂ）に示す斜め方
向に配されたｎ個のデータから生成されたパリティＣ２
は図示された領域に、（ＩＬ）に示すブロック長方向の
データ及びパリティＣ２から生成されたパリティＣ１も
所定の領域に置かれる。

この様に二つの符号系列を互いに交錯させる事により、
一方の符号系列で訂正出来なくとも他方の符号系列で訂
正が出来る場合が生じ、誤り訂正能力が向上させる事が
できる。なお、ここで用いる誤り検出及び訂正符号Ｃ１
，Ｃ２は二重誤り訂正が可能な符号距離が６として説明
を行うが一般性を失うものでは無い。具体的には例えば
、コンパクトディスク等、一般的に用いられるガロア体
（２８）の元からなるリードソロモン符号とする。

その場合、データ８ピツトを１シンボルとし、ｎシンボ
ルのデータに対し、ハリティＣ１，Ｃ２は各４シンボル
の構成となる。

以上述べた誤り検出及び訂正符号を用いて訂正操作を行
う際、受信されたデータ及びパリティ列に対し一つの符
号系列毎にシンドロームの生成を行い、シンドロームパ
ターンにより誤りの有無及び個数、誤り位置が求められ
る。更に、誤りパターンを計算し受信データとの排他的
論理和をとって誤り訂正が実行される。ＣＩ　、Ｃ２と
各符号系列毎にこの操作を繰り返し訂正の実行を行う。

また各シンボルのエラー情報はボイ／りの形で受渡しを
行う。また、ブロック同期（ＳＹＮＣ）及びブロックア
ドレス領域（ムＤＲ８、ＣＲＣｊＣ）に発生した誤りに
ついてはビット同期の欠如、ブロック識別不能のため、
そのブロック全体が誤っているとみなし、ブロックエラ
ーポインタを立てる方法が一般的である。

上記の誤り訂正操作における誤検出及び検出見逃しの確
率について考えてみると、符号距離が６のため最初に訂
正操作を行うＣ１系列については、ランダム状態でのシ
ンボル誤り率をＰｓ　として、（１）５個以上の誤りが
有るのに誤り無しと誤判定する確率は Ｐｇ　５Ｘ　ｙｌ＋４ｃ　５　Ｘ　（１／　２５５　）
’＋Ｐ８６×ｎ＋４Ｃ６×（１／２６５）５＋・・・・
（２）４個以上の誤りが有るのに１個の誤りと誤判定す
る確率は ＰＳ’Ｘ１４４Ｃ４Ｘ（１／２５５）’＋Ｐｇ５Ｘ　ｎ
４４０５Ｘ（１／２５５）’十”　・・（３）３個以上
の誤りが有るのに２個の誤りと誤判定する確率は Ｐｓ’　Ｘ　ｎ＋４０５　Ｘ　（１／２５５　）２＋Ｐ
ｇ’Ｘ１＋４Ｃ４Ｘ　（１／２５５　）’＋　・・・・
（１）　、　（２）　、　（３）の中で確率的に最も大
きいのは（３）の最初の項である３個の誤りが有るのに
２個の誤りと誤判定する場合である。誤りの原因となる
ドロップアウトの分布がバースト性を帯びる時には、相
関係数ｐｓ５の値が大きくなり誤訂正の発生が避けられ
なくなる。従来、この誤訂正を避けるためには、最初に
訂正を行うＣ１系列では誤り訂正より誤り検出機能に重
きを置き、二重誤り訂正を行わず、単−誤り訂正に留め
ると言った例が多かった。

発明が解決しようとする問題点 しかしながら、従来の方法では誤検出の頻度は低減はさ
れるが、（２）　、　（１）の場合の確率を下げる様な
大幅な効果は得られず、一方誤り訂正能力を犠牲にしな
ければならない。

問題点を解決するだめの手段 本発明は上記の問題点を解決するために、ブロック毎に
受信されたコード化ディジタルデータ列を復調する復調
手段にコード化規則に該当しない受信データの入力を検
出する検出手段を設け、前記検出手段による検出結果を
計数する計数手段と、この計数手段による計数値がある
閾値を越えた時にエラーフラグを発生するエラーフラグ
発生手段と、前記エラーフラグ発生手段の出力をブロッ
ク単位の誤り識別結果として誤り検出を行う誤り検出手
段と、この誤り検出手段による誤り検出結果に基づいて
受信データの訂正を行う手段とを備えた誤り訂正回路で
ある。

作用 上記の構成により、符号語毎の誤りを高い確率で検出す
る事ができ、ブロック単位で閾値を越える誤りが発生し
ている場合はブロック全体を誤りと見なす事により、誤
検出、誤訂正の頻度を大幅に低減する事が可能になる。

実施例 本発明の実施例について以下図面に従って説明を行う。

第１図は本発明による誤り訂正回路の構成図である。

図中、１は受信信号の入力端子、２はクロック再生回路
、３はＳ／Ｐ　（シリアル−パラレル）変換回路、４は
ブロック同期（ＳＹＮＣ）の検出を行う同期検出回路、
５は復調回路、６は時間軸変動を除去するタイムペース
コレクタ（ＴＢＣ）、７はブロック誤り検出回路、８は
プリセットカウンタ、９はオアゲート、１０はブロック
ポインタメモリ、１１はデータバス、１２はデータメモ
リ、１３は誤り訂正回路、１４は誤り訂正コントローラ
、１６はデータ出力端子である。

次に、本発明で用いられるディジタル変調方式について
、簡単に説明を行う。ディジタル信号を記録再生、或は
伝送する場合、記録再生媒体或は伝送路の特性に応じて
一旦信号の変換、いわゆる変調を行う事は周知である。

例えば、低周波を通過させにくい伝送路に対しては、低
域成分の少ないいわゆるＩＧアフリ−−ドに変換する等
である。

Ｍビットの情報をＮビットのコードに変換するＭ／Ｎ　
（Ｍ（Ｎ　）変換は一般性を失わない変調方式である。

その場合、２Ｍ個の情報に対して割り当てられるコード
パター／は２Ｎから所望のアルゴリズムに基づいて選択
される。従って情報データと変調コードとが１対１の対
応をとるなら、２　Ｎ　　２　Ｍ個のパターンは用いら
れる事が無い。

（厳密に述べると、ブロック同期を変換規則から外れる
パター／から選んだ場合は、熱論その分は除く必要があ
る。） 次に、第１図に示す本発明の実施例の動作説明を行う。

入力端子１から入力される信号列は第２図、第３図に示
したブロック化され、変調を受けた信号列である。クロ
ック再生回路２ではクロック成分の抽出と安定化がＰＬ
Ｌ等により行われ、Ｓ／Ｐ変換回路３の入力をリサンプ
リングし、併せて入力信号列はＮビットパラレル形式に
変換される。ブロック同期（ＳＹＮＣ）の抜き取りは、
同期検出回路４において、同期ビットパターンと　゛の
照合により行われる。検出されたブロック同期信号と同
期しだクロックパルスｔ−用いて、Ｓ／Ｐ変換回路３で
のパラレル変換のタイミングをとる。

Ｎビットパラレルの変調コードはＲＯＭ或はＰＩ、ム（
プログラマブルロジックアレイ）等で構成される復調回
路５により元のＭビットデータに戻される。その際、２
”−２’個の変換規則に該当しないＮビットの入力があ
った時だけ、復調回路５はクロック信号をプリセットカ
ウンタ８に送出する。

復調されたＶビットパラレルの受信データはタイムベー
スコレクタ６で時間軸の補償、を受け、データバス１１
を経てデータメモリ１２に入力される。

また、従来技術の項で述べた様に、ブロック同期（ＳＹ
ＮＣ）及びブロックアドレス領域（ムＤＲ８゜ＣＲＣＣ
）に発生した誤りについては、ブロック誤り検出回路７
でＣＲＣＣによる誤り検出が行われ、その結果はオアゲ
ート９を経てブロックポインタメモリ１ｏに蓄えられる
。一方、復調回路６で検出された誤り個数に対応するク
ロック信号をプリセットカウンタ８でブロック毎にイニ
シャライズしながらカウントを行う。本実施例の場合、
プリセット値を３とし、３個以上の誤りが検出された時
、そのブロック全体を誤りと見なして出力パルスをオア
ゲート９に送るものとする。

更に詳しく述べると、従来技術の説明で述べた様に、最
初の０１系列の誤り検出において、一つのブロックで３
個以上の誤りが検出された場合、シンドロームチェック
による誤り検出では誤検出、検出もれの確率が大きいた
め、更にそのまま０２．０１と各符号系列毎にシンドロ
ームチェック結果に基づく誤り訂正を行うと誤訂正の危
険が大きくなる。このような符号自体の信頼度が低いと
予想される状態では、以降の訂正操作を禁止した方が誤
訂正を防げる。本発明では復調時の誤り検出結果に基づ
き、ブロックボイ／りを生成し、前記結果をシンドロー
ムチェック結果より信頼度が高いものとして扱う。何故
ならば、復調時の誤り検出結果は別のコードに変化した
コードに対する検出漏れは存在するが、誤りコードを正
しいと見なす誤検出は発生し得ないからである。以上述
べた様に、本発明では、プリセットカウンタ８の閾値を
この場合は、３に設定する事により、従来訂正能力を定
常的に低下させていた方式に比べ、従来技術で述べた各
場合（１）　、　（２）　、　（３）の確率を低減する
効果的な処理が可能となる。

データメモリ１２．ブロックポインタメモリ１゜に蓄え
られたデータ及びブロックボイ／りは誤り訂正操作の開
始とともに再び読み出され、誤り訂正コントローラ１４
の制御に従って、シ／ドロ−ムの生成、誤りの有無、誤
り個数の計算と誤り位置が求められ、ブロックポインタ
メモリの内容を参照しながら最初の０１系列での訂正処
理内容の決定が行われる。決定内容に従って、誤り訂正
回路１３では誤りパターンと誤りデータとの排他的論理
和がとる事によシ訂正が実行され、再びデータメモリ１
２には訂正されたデータが書き込まれる。以降Ｃ２系列
、更にＣ１と繰り返し訂正操作が実行される。各訂正段
階の受渡しには、各シンボル毎にエラー状態を示すポイ
ンタ情報を誤り訂正処理結果に基づいて付加する。訂正
操作終了後は、データは出力端子１５より出力される。

以上が本発明による、誤り訂正回路の動作内容であるが
、本発明に適用できる変調方式の例として、−例を挙げ
ると、Ｍ＝ａ　、Ｈ＝１４の８／１４変調方式の場合、
２５６個のデータに対して。

２”＝１６３８４個のコード組み合わせが存在し、１対
２対応のコード化方式を用いても１５８７２通りの剰余
コードパターンが存在する。これはドロップアウト等に
よるランダムな誤りの発生に対して、他のコードに変化
する確率にくらべ、剰余コードに変化する確率が極めて
大きいと言う事である。言い替えれば、復調時の誤り検
出の検出確率は極めて高いと言える。

また、本発明ではＮビット毎の復調誤りを全シンボルに
対して持たずブロックポインタとしてまとめて処理可能
な形にする事によシ、回路構成上の規模を小さくでき得
られる効果は大きい。

発明の効果 本発明では、復調回路に誤り検出機能を付加し、検出結
果をカウントする手段を設ける簡単な構成で、誤り訂正
能力を殆ど低減する事なく、誤り検出における誤検出、
検出漏れの頻度を従来に比べ大幅に低減でき、誤り訂正
処理を発生させない効果は大きい。

【図面の簡単な説明】

第１図は本発明の一実施例による誤り訂正回路の構成図
、第２図は一般的な信号フォーマットのブロック構成図
、第３図は第２図に示す信号フォーマットの全体図であ
る。 ６・・・・・・復調回路、７・・・・・・ブロック誤り
検出回路、８・・・・・・プリセットカウンタ、９・・
・・・・オアゲート、１ｏ・・・・・・ブロックポイン
タメモリ、１４・・・・・・誤り訂正コントローラ。

Claims (1)

【特許請求の範囲】
1. ブロック毎に受信されたコード化ディジタルデータ列を
   復調する復調手段にコード化規則に該当しない受信デー
   タの入力を検出する検出手段を設け、前記検出手段によ
   る検出結果を計数する計数手段と、この計数手段による
   計数値がある閾値を越えたときにエラーフラグを発生す
   るエラーフラグ発生手段と、前記エラーフラグ発生手段
   の出力をブロック単位の誤り識別結果として誤り検出を
   行う誤り検出手段と、前記誤り検出手段による誤り検出
   結果に基づいて受信データの訂正を行う手段とを備えた
   誤り訂正回路。