JPS63224527A - ジヨセフソン・アナログ／デジタル変換装置 - Google Patents
ジヨセフソン・アナログ／デジタル変換装置Info
- Publication number
- JPS63224527A JPS63224527A JP62059491A JP5949187A JPS63224527A JP S63224527 A JPS63224527 A JP S63224527A JP 62059491 A JP62059491 A JP 62059491A JP 5949187 A JP5949187 A JP 5949187A JP S63224527 A JPS63224527 A JP S63224527A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- pulse
- josephson
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 44
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000013016 damping Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract description 2
- 101100449517 Arabidopsis thaliana GRH1 gene Proteins 0.000 abstract 1
- 101000795350 Homo sapiens Tripartite motif-containing protein 59 Proteins 0.000 abstract 1
- 101150030952 RRF1 gene Proteins 0.000 abstract 1
- 101100380517 Rattus norvegicus Atf3 gene Proteins 0.000 abstract 1
- 101100292100 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PHO92 gene Proteins 0.000 abstract 1
- 101100478213 Schizosaccharomyces pombe (strain 972 / ATCC 24843) spo5 gene Proteins 0.000 abstract 1
- 101100417964 Streptococcus mutans serotype c (strain ATCC 700610 / UA159) frr gene Proteins 0.000 abstract 1
- 102100029717 Tripartite motif-containing protein 59 Human genes 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- 230000004907 flux Effects 0.000 description 6
- 241000543381 Cliftonia monophylla Species 0.000 description 1
- 241001663154 Electron Species 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000008014 freezing Effects 0.000 description 1
- 238000007710 freezing Methods 0.000 description 1
- OOYGSFOGFJDDHP-KMCOLRRFSA-N kanamycin A sulfate Chemical group OS(O)(=O)=O.O[C@@H]1[C@@H](O)[C@H](O)[C@@H](CN)O[C@@H]1O[C@H]1[C@H](O)[C@@H](O[C@@H]2[C@@H]([C@@H](N)[C@H](O)[C@@H](CO)O2)O)[C@H](N)C[C@@H]1N OOYGSFOGFJDDHP-KMCOLRRFSA-N 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明はアナログ信号をデジタル信号に変換する装置に
おいて、アナログ信号量に比例した数の非常に高速のパ
ルスを生成させることのできるパルサーを単接合量子干
渉計により構成し、またそのパルス数の偶奇を非常に高
速で判断することのできるパルス数偶奇検出回路を非ラ
ッチ型２接合量子干渉計により構成することにより、超
高速のジョセフソン争アナログ／デジタル変換装置を実
現したものである。
おいて、アナログ信号量に比例した数の非常に高速のパ
ルスを生成させることのできるパルサーを単接合量子干
渉計により構成し、またそのパルス数の偶奇を非常に高
速で判断することのできるパルス数偶奇検出回路を非ラ
ッチ型２接合量子干渉計により構成することにより、超
高速のジョセフソン争アナログ／デジタル変換装置を実
現したものである。
本発明はアナログ／デジタル変換装置に関する。
アナログ／デジタル変換装置は各種のアナログ信号をコ
ンピュータで処理する場合に必要不可欠なものであるが
、特に最近ではアナログ信号の高速化に伴い、デジタル
信号への高速変換および高帯域のアナログ信号に対応で
きるアナログ／デジタル変換装置が要求されている。
ンピュータで処理する場合に必要不可欠なものであるが
、特に最近ではアナログ信号の高速化に伴い、デジタル
信号への高速変換および高帯域のアナログ信号に対応で
きるアナログ／デジタル変換装置が要求されている。
第６図は従来例に係るジョセフソン・アナログ／デジタ
ル変換装置の構成を示す図である（ＩＥＥＥ Ｅｌｅｃ
ｔｒｏｎ Ｄｅｖｉｓｅ Ｌｅｔｔｅｒｓ Ｖａｔ、
Ｅ（ｌＬ−３，Ｎｏ、 １１．（１９８２） Ｐｐ３３
５、ＩＥＥＥ Ｔｒａｍｓ、 ｏｎ Ｅｌｅｃｔｒｏｎ
ＤｅｖｉｃｅｇＪｏｌ、ＥＤ−２７，Ｎｏ、１０（１９
８０） ｐｐ１８８７）。
ル変換装置の構成を示す図である（ＩＥＥＥ Ｅｌｅｃ
ｔｒｏｎ Ｄｅｖｉｓｅ Ｌｅｔｔｅｒｓ Ｖａｔ、
Ｅ（ｌＬ−３，Ｎｏ、 １１．（１９８２） Ｐｐ３３
５、ＩＥＥＥ Ｔｒａｍｓ、 ｏｎ Ｅｌｅｃｔｒｏｎ
ＤｅｖｉｃｅｇＪｏｌ、ＥＤ−２７，Ｎｏ、１０（１９
８０） ｐｐ１８８７）。
図において、５は単接合量子干渉計（インダクタンスＬ
Ｓ 、ジョセフソン接合素子Ｊｓ）からなるパルス発
生回路であり、ＩＡＮ＾ （アナログ信号電流）がΦｏ
／Ｌｓだけ増加するたびに、超高速のパルスを出力する
。なおΦ０は磁束量子を示しており、Φｏ ＝ ２．０
８７９Ｘ １０゛５ｗ ｂ テある。
Ｓ 、ジョセフソン接合素子Ｊｓ）からなるパルス発
生回路であり、ＩＡＮ＾ （アナログ信号電流）がΦｏ
／Ｌｓだけ増加するたびに、超高速のパルスを出力する
。なおΦ０は磁束量子を示しており、Φｏ ＝ ２．０
８７９Ｘ １０゛５ｗ ｂ テある。
６は非ラッチ型２接合量子干渉計（インダクタンスＬＣ
＋”’ＬＣ４，ジ１セフソン接合素子ＪＣＩ。
＋”’ＬＣ４，ジ１セフソン接合素子ＪＣＩ。
Ｊ ｃ２）からなる１段目のパルス数偶奇検出回路であ
り、パルス発生回路５から出力するパルスの数の偶奇を
検出する。この検出原理について。
り、パルス発生回路５から出力するパルスの数の偶奇を
検出する。この検出原理について。
第７図および第８図を参照しながら説明する。
非ラッチ型２接合量子干渉計の回路パラメータは原理的
にはある程度の範囲で変化させることができるが、ここ
では簡単のため、ＬＣ＋”’ ＬＣ２１ＬＣ３＝’ Ｌ
Ｃ４、Ｍ＋ ＝Ｍ２ ＝Ｍ／２とし、ＪＣＩとＪＨ
２は臨界電流Ｉｃｏをもつ同一特性の接合であるとする
。この場合の非ラッチ型２接合量子干渉計の内偵特性は
第８図に示すようになる。
にはある程度の範囲で変化させることができるが、ここ
では簡単のため、ＬＣ＋”’ ＬＣ２１ＬＣ３＝’ Ｌ
Ｃ４、Ｍ＋ ＝Ｍ２ ＝Ｍ／２とし、ＪＣＩとＪＨ
２は臨界電流Ｉｃｏをもつ同一特性の接合であるとする
。この場合の非ラッチ型２接合量子干渉計の内偵特性は
第８図に示すようになる。
先ず、相互インダクタンスＭを介してＬＣＩ〜Ｌｃｓ、
ＪＣＩ、ＪＨ２による超伝導ループ内にΦｏ／２の外部
磁束を与える。つまりＬｌ、Ｌ２ にΦａ ／２Ｍの電
流Ｉｃ５ｔ＋を流す、その後、バイアス電流ＩＢ＋を、
Ｒ８０を越えないところまで流す、つまり第８図の斜線
で示した領域に量子干渉計をバイアスする。このときジ
ョセフソン接合ＪＣ１，ＪＣ２にはバイアス電流から分
岐した電流がＩａ＋／２ずつ流れる。さらに超伝導ルー
プには、第７図に示すように、コントロール電１ＱＩｃ
ｎｒ＋により左回りの循環電流が誘起されている。 Ｉ
ＣＮＴｌによる誘起電流は、２接合量子干渉計内の自己
インダクタンスや相互インダクタンスにより変化するが
、それらの値を適当に選ぶことにより、誘起電流の値を
ほぼＩ ｃｅ／２程度にすることができる。すなわち、
非ラッチ型２接合量子干渉計内において、ＪＨには臨界
電流ＩＣＩＩ近くの超伝導電流が流れ、ＪＨ２にはほと
んど電流が流れないという状態にしておく。
ＪＣＩ、ＪＨ２による超伝導ループ内にΦｏ／２の外部
磁束を与える。つまりＬｌ、Ｌ２ にΦａ ／２Ｍの電
流Ｉｃ５ｔ＋を流す、その後、バイアス電流ＩＢ＋を、
Ｒ８０を越えないところまで流す、つまり第８図の斜線
で示した領域に量子干渉計をバイアスする。このときジ
ョセフソン接合ＪＣ１，ＪＣ２にはバイアス電流から分
岐した電流がＩａ＋／２ずつ流れる。さらに超伝導ルー
プには、第７図に示すように、コントロール電１ＱＩｃ
ｎｒ＋により左回りの循環電流が誘起されている。 Ｉ
ＣＮＴｌによる誘起電流は、２接合量子干渉計内の自己
インダクタンスや相互インダクタンスにより変化するが
、それらの値を適当に選ぶことにより、誘起電流の値を
ほぼＩ ｃｅ／２程度にすることができる。すなわち、
非ラッチ型２接合量子干渉計内において、ＪＨには臨界
電流ＩＣＩＩ近くの超伝導電流が流れ、ＪＨ２にはほと
んど電流が流れないという状態にしておく。
このような状態において、初めてのパルスが入ると、Ｊ
ＣＩを流れる電流は臨界電流Ｉｃｅを越えるので、ＪＣ
Ｉは瞬間的に電圧状態となる。このためＪＣＩに流れて
いた循環電流が反転し、こんどはＪＨ２にはＩＣＯ近く
の超伝導電流が流れ、ＪＣＩにはほとんど電流が流れな
いという状態になる。
ＣＩを流れる電流は臨界電流Ｉｃｅを越えるので、ＪＣ
Ｉは瞬間的に電圧状態となる。このためＪＣＩに流れて
いた循環電流が反転し、こんどはＪＨ２にはＩＣＯ近く
の超伝導電流が流れ、ＪＣＩにはほとんど電流が流れな
いという状態になる。
そして次のパルスが入ると、ＪＨ２を流れる電流が臨界
電流ＩＣＯを越えるので、ＪＨ２は瞬間的に電圧状態と
なる。このためＪＨ２に流れていた循環電流が反転し、
こんどはＪＣＩにはＩＣＯ近くの超伝導電流が流れ、Ｊ
Ｈ２にはほとんど電流が流れないという状態、すなわち
元の状態に戻る。モしてＪＨ２が瞬間的に電圧状態にな
るとき、電流パルスが発生し、股間抵抗Ｒ２および浮遊
インダクタンスＬＰを通して２段目の非ラッチ型２接合
量子干渉計（パルス数偶奇検出回路８）に注入される。
電流ＩＣＯを越えるので、ＪＨ２は瞬間的に電圧状態と
なる。このためＪＨ２に流れていた循環電流が反転し、
こんどはＪＣＩにはＩＣＯ近くの超伝導電流が流れ、Ｊ
Ｈ２にはほとんど電流が流れないという状態、すなわち
元の状態に戻る。モしてＪＨ２が瞬間的に電圧状態にな
るとき、電流パルスが発生し、股間抵抗Ｒ２および浮遊
インダクタンスＬＰを通して２段目の非ラッチ型２接合
量子干渉計（パルス数偶奇検出回路８）に注入される。
この４うに、非ラッチ型２接合量子干渉計内の循環電流
の方向が左回りのとき“０”、右回りのとき“１″に対
応させることにより、入力パルス数の偶奇を検出するこ
とができる。
の方向が左回りのとき“０”、右回りのとき“１″に対
応させることにより、入力パルス数の偶奇を検出するこ
とができる。
７は非対称な２接合量子干渉計（インダクタンスＬＲＩ
、ジョセフソン接合ａ子Ｊ ＋＋＋ 、 Ｊ Ｒ２）
によって構成される１段目の読み出し回路であり、相互
インダクタンスＭＲ１を介して非ラッチ型２接合量子干
渉計内に流れる循環電流の方向、すなわちパルスの偶奇
を検出することができる。
、ジョセフソン接合ａ子Ｊ ＋＋＋ 、 Ｊ Ｒ２）
によって構成される１段目の読み出し回路であり、相互
インダクタンスＭＲ１を介して非ラッチ型２接合量子干
渉計内に流れる循環電流の方向、すなわちパルスの偶奇
を検出することができる。
このようにして、パルス数偶奇検出回路に２つのパルス
が入力するごとに、該回路は次段のパルス数偶奇検出回
路に１つのパルスを出力することができるので、Ｎ段構
成にすれば、ＩＡＨ＾ （アナログ信号型ｍ）を該電流
値に対応するＮビットのデジタル量に変換することので
きる超高速アナログ／デジタル変換装置を得ることがで
きる。
が入力するごとに、該回路は次段のパルス数偶奇検出回
路に１つのパルスを出力することができるので、Ｎ段構
成にすれば、ＩＡＨ＾ （アナログ信号型ｍ）を該電流
値に対応するＮビットのデジタル量に変換することので
きる超高速アナログ／デジタル変換装置を得ることがで
きる。
ところで、従来のアナログ／デジタル変換装置によれば
、各段のパルス数偶奇検出回路は曲設のパルス数偶奇検
出回路から出力されるパルスの偶奇を検出する回路構成
となっているので１段間の浮遊インダクタンスＬｐや非
ラッチ型２接合量子干渉計内の浮遊容量Ｃｐ＋やＣＦ２
の値が回路動作に大きく影響する。
、各段のパルス数偶奇検出回路は曲設のパルス数偶奇検
出回路から出力されるパルスの偶奇を検出する回路構成
となっているので１段間の浮遊インダクタンスＬｐや非
ラッチ型２接合量子干渉計内の浮遊容量Ｃｐ＋やＣＦ２
の値が回路動作に大きく影響する。
浮遊インダクタンス、浮遊容量が大きいと前段からのパ
ルスが後段に伝わらなくなるため、回路動作しなくなる
ことも考えられる。
ルスが後段に伝わらなくなるため、回路動作しなくなる
ことも考えられる。
本発明はかかる従来例の問題点に鑑みて創作されたもの
であり、ビット数が増加しても適正な動作が１７１１１
なＭｉ高速のジョセフソン・アナログ／デジタル変換装
置の提供を目的とする。
であり、ビット数が増加しても適正な動作が１７１１１
なＭｉ高速のジョセフソン・アナログ／デジタル変換装
置の提供を目的とする。
第１図は、本発明のジョセフソン・アナログ／デジタル
変換装置の原理構成を示す図である。
変換装置の原理構成を示す図である。
ｌはアナログ信号電流Ｉを分割してＮ番目の出力から１
／２Ｎ ＸＩの電流量を出力する信号電流分割回路であ
る。２は信号電流分割回路１の１番目の出力電流１／２
ＸＩを入力し、該入力電流値に対応するパルス発生回路
２である。３はパルス発生回路２から出力するパルスの
数の偶奇を検出するパルス数偶奇検出回路であり、４は
該パルス数偶奇検出回路の偶奇検出状態を読み出すため
の読み出し回路である。
／２Ｎ ＸＩの電流量を出力する信号電流分割回路であ
る。２は信号電流分割回路１の１番目の出力電流１／２
ＸＩを入力し、該入力電流値に対応するパルス発生回路
２である。３はパルス発生回路２から出力するパルスの
数の偶奇を検出するパルス数偶奇検出回路であり、４は
該パルス数偶奇検出回路の偶奇検出状態を読み出すため
の読み出し回路である。
また５は信号電流分割回路ｌの２番目の出力電流の電流
値１／２２ ＸＩに対応する数のパルスを出力するパル
スａ発生回路、６はそのパルスの数の偶奇を検出するパ
ルス数偶奇検出回路、７は該パルス数偶奇検出回路の偶
奇状態を読み出すための読み出し回路である。
値１／２２ ＸＩに対応する数のパルスを出力するパル
スａ発生回路、６はそのパルスの数の偶奇を検出するパ
ルス数偶奇検出回路、７は該パルス数偶奇検出回路の偶
奇状態を読み出すための読み出し回路である。
モして８は信号電流分割回路ｌのＮ番目の出力電流の電
流値１／２ＮＸＩに対応する敬のパルスを出力するパル
ス発生回路、９はそのパルスの数の偶奇を検出するパル
ス数偶奇検出回路、ｌＯは該パルス数偶奇検出回路の偶
奇状態を読み出すための読み出し回路である。
流値１／２ＮＸＩに対応する敬のパルスを出力するパル
ス発生回路、９はそのパルスの数の偶奇を検出するパル
ス数偶奇検出回路、ｌＯは該パルス数偶奇検出回路の偶
奇状態を読み出すための読み出し回路である。
これらパルス発生回路、パルス数偶奇検出回路および読
み出し回路は、単接合量子干渉計や２接合量子干渉計に
よって構成される。
み出し回路は、単接合量子干渉計や２接合量子干渉計に
よって構成される。
信号電流分割回路ｌは、入力するアナログ信号電流Ｉを
分割して出力する。すなわち該回路ｌのＮ番目の出力か
らはｌ／２ＮＸＩの電流が出力する。この分割回路１の
各出力にはパルス発生回路２．５．Ｂが接続されており
、各パルス発生回路は入力電流に比例した数の非常に急
峻な電流パルスを発生する。電流パルスはパルス発生回
路に接続されたパルス数偶奇検出回路３，８．９に注入
される。このパルス数偶奇検出回路の偶奇検出状態は次
段の読み出し回路４．７．１０によって知ることができ
る。
分割して出力する。すなわち該回路ｌのＮ番目の出力か
らはｌ／２ＮＸＩの電流が出力する。この分割回路１の
各出力にはパルス発生回路２．５．Ｂが接続されており
、各パルス発生回路は入力電流に比例した数の非常に急
峻な電流パルスを発生する。電流パルスはパルス発生回
路に接続されたパルス数偶奇検出回路３，８．９に注入
される。このパルス数偶奇検出回路の偶奇検出状態は次
段の読み出し回路４．７．１０によって知ることができ
る。
このような回路構成によれば、各ビットのパルス数偶奇
検出回路３，６．９は互いに独立な状態にある。このた
めジ、セフセン量子干渉計により各該偶奇検出回路を構
成する場合にも、浮遊インダクタンスや浮遊容量による
回路動作への影響は個々の偶奇検出回路に限られ、他の
偶奇検出回路に及ぼｑない。
検出回路３，６．９は互いに独立な状態にある。このた
めジ、セフセン量子干渉計により各該偶奇検出回路を構
成する場合にも、浮遊インダクタンスや浮遊容量による
回路動作への影響は個々の偶奇検出回路に限られ、他の
偶奇検出回路に及ぼｑない。
（実施例〕
次に図を参照しながら本発明の実施例について説明する
。第２図は本発明の実施例に係るジョセフソン・アナロ
グ／デジタル変換装置の回路構成図である。
。第２図は本発明の実施例に係るジョセフソン・アナロ
グ／デジタル変換装置の回路構成図である。
図において、信号電流分割回路ｌは抵抗のハシゴ段で構
成されており、抵抗２Ｒは抵抗Ｒの２倍の抵抗値である
ことを示している。またパルス発生回路２は単接合量子
干渉計（自己インダクタン／（ＬＲＦＩ 、 ＬＲＦ
８ 、ジョセフソン接合素子Ｊ＊ｒ＋ 、ダンピン
グ抵抗ＲＲＦＩ 、相互インダクタンスＭＲＦＩ
、 ＭＲｒｓ＋）により構成されており、該干渉計に含
まれるジョセフソン接合素子Ｊ ＲＦＩ の臨界電流値
ＩＮＦと自己インダクタンスＬＲＦＩ ＋ＬＲｒｓ と
の関係は、 （ＬＲＦＩ ＋ＬｌｌＦＢ ） ＸＩＲＦ＞Φｏ／２π
として、内部磁束−外ｔ′Ａｍ束特性にヒステリシスを
有するようになっている。つまり、内部磁束と信号電流
分割回路１の出力電流との関係は、第３図（ａ）のよう
である、これに単接合量子干渉計コントロール電流ＩＣ
ｌ３を流すことにより、第３図（ｂ）に示すような内部
磁束と信−号電流分割回路の出力電流の関係になるよう
にする（単接合量子干渉計の状態を、図中、Ｐで示され
る状態にする。）。
成されており、抵抗２Ｒは抵抗Ｒの２倍の抵抗値である
ことを示している。またパルス発生回路２は単接合量子
干渉計（自己インダクタン／（ＬＲＦＩ 、 ＬＲＦ
８ 、ジョセフソン接合素子Ｊ＊ｒ＋ 、ダンピン
グ抵抗ＲＲＦＩ 、相互インダクタンスＭＲＦＩ
、 ＭＲｒｓ＋）により構成されており、該干渉計に含
まれるジョセフソン接合素子Ｊ ＲＦＩ の臨界電流値
ＩＮＦと自己インダクタンスＬＲＦＩ ＋ＬＲｒｓ と
の関係は、 （ＬＲＦＩ ＋ＬｌｌＦＢ ） ＸＩＲＦ＞Φｏ／２π
として、内部磁束−外ｔ′Ａｍ束特性にヒステリシスを
有するようになっている。つまり、内部磁束と信号電流
分割回路１の出力電流との関係は、第３図（ａ）のよう
である、これに単接合量子干渉計コントロール電流ＩＣ
ｌ３を流すことにより、第３図（ｂ）に示すような内部
磁束と信−号電流分割回路の出力電流の関係になるよう
にする（単接合量子干渉計の状態を、図中、Ｐで示され
る状態にする。）。
このような状態にしておくことにより、信号電流分割回
路ｌからの出力電流がＩｃｅ増すごとに。
路ｌからの出力電流がＩｃｅ増すごとに。
パルス発生回路２の出力からパルスが出力され。
段間抵抗ＲＰＩを介してパルス数偶ｈｆ検出回路３に送
られる。
られる。
パルス数偶奇検出回路３は非ラッチＪ５２接合量子干渉
計からなり、該２接合量子干渉計はインダクタンスＬｓ
＋ 、Ｌｓ２．ジョセフソン接合素子Ｊｓ＋ 、 ＪＳ
２ 、ダンピング抵抗Ｒｄにより構成される。またコン
トロールラインは、Ｌｅ９ 、 Ｌｃ＋ｏ により構成
され、各々がＬｓ＋ 、 ＬＳ２と相互インダクタンス
Ｍ５．Ｍ６で磁気的に結合されている。また、バイアス
ｉｌｉＭＬＩａｔは抵抗Ｒ３３を経、パルス電流ＩＰは
抵抗ＲＰＩを経て、量子干渉計に注入される。各回路パ
ラメータ値は原理的にはある程度の範囲で変化させるこ
とができるが、ここでは１７１１のため、 ＬＳＩ＝
ＬＳ２ 、 ＬＣ９＝ ＬＣＩＯ、Ｍｓ ＝Ｍ６＝Ｍ／
２とし、ジョセフソン接合素子ＪＨとＪＳ２は同一の臨
界電流Ｉｃｅを有するものとする。
計からなり、該２接合量子干渉計はインダクタンスＬｓ
＋ 、Ｌｓ２．ジョセフソン接合素子Ｊｓ＋ 、 ＪＳ
２ 、ダンピング抵抗Ｒｄにより構成される。またコン
トロールラインは、Ｌｅ９ 、 Ｌｃ＋ｏ により構成
され、各々がＬｓ＋ 、 ＬＳ２と相互インダクタンス
Ｍ５．Ｍ６で磁気的に結合されている。また、バイアス
ｉｌｉＭＬＩａｔは抵抗Ｒ３３を経、パルス電流ＩＰは
抵抗ＲＰＩを経て、量子干渉計に注入される。各回路パ
ラメータ値は原理的にはある程度の範囲で変化させるこ
とができるが、ここでは１７１１のため、 ＬＳＩ＝
ＬＳ２ 、 ＬＣ９＝ ＬＣＩＯ、Ｍｓ ＝Ｍ６＝Ｍ／
２とし、ジョセフソン接合素子ＪＨとＪＳ２は同一の臨
界電流Ｉｃｅを有するものとする。
次にバイアス状態について、第４図および第５図を参照
しながら説明する。
しながら説明する。
先ずコントロール電流ＩＣＮＴ４を、Φｏ ／２Ｍまで
上げた後、バイアス電流をＩＢＯ近くまで印加する。
上げた後、バイアス電流をＩＢＯ近くまで印加する。
つまり、バイアス範囲として、図中の斜線部をとる。そ
の後はコントロール電流およびバイアス電流は変化させ
ない、このとき２接合量子干渉計は次のようになってい
る。すなわちコントロール電流ＩＣＮＩ４が印加される
ことにより、ＬＳＩ−ＬＳ４５ＪＳＩ 、 ＪＳ２で構
成される超伝導ループには、コントロール電流により生
ずる磁束を遮蔽するため、左回りの超伝導循環電流Ｉ
ＬＯＯＰが生ずる。この電流イ１も回路パラメータによ
り決定される着であるが、この値がほぼＩｏ／２となる
ようにしておく（Ｉ ｒｏｏｐ： Ｉ ｏ／２ ） ＠
ソノ後、ｔ＜イ７ス電流Ｉｆ１３を所定の値まで印加
する。バイアス電流１８３は、ＬＨ，ＬＳ２に等分配さ
れる（２接合量子干渉計が対称であるため）、つまり約
ｒｏ／２ずつＬＨ，ＬＳ２に流れ込む、その結果、ＪＳ
Ｉにはその臨界電流値に近いほぼＩＯの超伝導電流が流
れ、ＪＳ２にはほとんど零に近い超伝導電流しか流れて
いない状態となっている。
の後はコントロール電流およびバイアス電流は変化させ
ない、このとき２接合量子干渉計は次のようになってい
る。すなわちコントロール電流ＩＣＮＩ４が印加される
ことにより、ＬＳＩ−ＬＳ４５ＪＳＩ 、 ＪＳ２で構
成される超伝導ループには、コントロール電流により生
ずる磁束を遮蔽するため、左回りの超伝導循環電流Ｉ
ＬＯＯＰが生ずる。この電流イ１も回路パラメータによ
り決定される着であるが、この値がほぼＩｏ／２となる
ようにしておく（Ｉ ｒｏｏｐ： Ｉ ｏ／２ ） ＠
ソノ後、ｔ＜イ７ス電流Ｉｆ１３を所定の値まで印加
する。バイアス電流１８３は、ＬＨ，ＬＳ２に等分配さ
れる（２接合量子干渉計が対称であるため）、つまり約
ｒｏ／２ずつＬＨ，ＬＳ２に流れ込む、その結果、ＪＳ
Ｉにはその臨界電流値に近いほぼＩＯの超伝導電流が流
れ、ＪＳ２にはほとんど零に近い超伝導電流しか流れて
いない状態となっている。
次にこのバイアス状態に設定された非ラッチ型２Ｉａ合
！１１′Ｔ−干渉計に最初のパルスが入力する場合につ
いて考える。パルス電流ＩＰは、バイアス電流ＩＩＮと
同様、Ｌｓ＋ 、 Ｌｅ、２に等分配される。これによ
って、接合ＪＳＩは瞬間的に電圧状態となるため、ＪＳ
Ｉに流れていた超伝導循環電流は方向を反転する。接合
ＪＳ２はパルス電流が印加されても超伝導状態が破れる
ことはない、結果的にＪｓ＋にはほとんど電流が流れず
、ＪＳ２にはその臨界電流に近い超伝導電流が流れるよ
うになる。更に、次のパルス電流が注入されると、同様
のことが起こり、ＪＳＩにはほぼ臨界電流近くの超伝導
電流が流れ、ＪＳ２にはほとんど電流が流れないという
状態になる。以後、パルス電流が注入される度に同様の
ことが起こる。つまり注入されたパルス数の偶奇により
、Ｌｓ＋側に電流が流れるのか、Ｌｓｚ側に流れるのか
が決まる。
！１１′Ｔ−干渉計に最初のパルスが入力する場合につ
いて考える。パルス電流ＩＰは、バイアス電流ＩＩＮと
同様、Ｌｓ＋ 、 Ｌｅ、２に等分配される。これによ
って、接合ＪＳＩは瞬間的に電圧状態となるため、ＪＳ
Ｉに流れていた超伝導循環電流は方向を反転する。接合
ＪＳ２はパルス電流が印加されても超伝導状態が破れる
ことはない、結果的にＪｓ＋にはほとんど電流が流れず
、ＪＳ２にはその臨界電流に近い超伝導電流が流れるよ
うになる。更に、次のパルス電流が注入されると、同様
のことが起こり、ＪＳＩにはほぼ臨界電流近くの超伝導
電流が流れ、ＪＳ２にはほとんど電流が流れないという
状態になる。以後、パルス電流が注入される度に同様の
ことが起こる。つまり注入されたパルス数の偶奇により
、Ｌｓ＋側に電流が流れるのか、Ｌｓｚ側に流れるのか
が決まる。
なお、ジョセフソン接合素子ＪＳＩ、ＪＳ２はパルス電
流が注入された時のどちらかが過渡的に電圧状態になる
だけで、それ以外は超伝導状態を保つ。
流が注入された時のどちらかが過渡的に電圧状態になる
だけで、それ以外は超伝導状態を保つ。
読み出し回路２は非対称な２接合量子干渉計（自己イン
ダクタンスＬＲ３、ＬＲＩ 、ジ璽セフソン接合素子Ｊ
Ｒ５Ｉ ＪＲ６、相互インダクタンスＭＲ３）により構
成されており、適当な読み出し用バイアス電流ＩＢ４を
加えることにより、非ラッチ型２接合量子干渉計内の循
環電流の向きを容易に知ることができる。
ダクタンスＬＲ３、ＬＲＩ 、ジ璽セフソン接合素子Ｊ
Ｒ５Ｉ ＪＲ６、相互インダクタンスＭＲ３）により構
成されており、適当な読み出し用バイアス電流ＩＢ４を
加えることにより、非ラッチ型２接合量子干渉計内の循
環電流の向きを容易に知ることができる。
なおパルス発生回路は各ビット共通の回路構成であり、
またパルス数偶奇検出回路および読み出し回路も、各ビ
ット共通の回路構成である。
またパルス数偶奇検出回路および読み出し回路も、各ビ
ット共通の回路構成である。
次に本発明の実施例に係るジョセフソン・アナログ／デ
ジタル変換装置の動作を、表１を参照し、なから説明す
る。但し、Ｎ＝３であるとする。
ジタル変換装置の動作を、表１を参照し、なから説明す
る。但し、Ｎ＝３であるとする。
表−１
アナログ信号型ＭｉｄＡｅｔ＾が増加して２１ｃａに達
すると、１ビツト目のパルス発生回路２にＩＣＩＩの’
ｉ＋を流が流れ込むので、該パルス発生回路２から１つ
口のパルスが出力し、抵抗ＲＦＩを介してパルス数偶奇
検出回路３に入力する。このためパルス数偶奇検出回路
３は“０″′状態からｌ”に変化する。
すると、１ビツト目のパルス発生回路２にＩＣＩＩの’
ｉ＋を流が流れ込むので、該パルス発生回路２から１つ
口のパルスが出力し、抵抗ＲＦＩを介してパルス数偶奇
検出回路３に入力する。このためパルス数偶奇検出回路
３は“０″′状態からｌ”に変化する。
次にアナログ信号型ｔＩｔＩ口＾が増加して４Ｉｃｏに
達すると、１ビツト目のパルス発生回路２には２Ｉｃｏ
の電流が流れ込むことになるので。
達すると、１ビツト目のパルス発生回路２には２Ｉｃｏ
の電流が流れ込むことになるので。
２つ口のパルスが発生する。このため、パルス数例〜検
出回路３は“１″′状態から“Ｏ″に変化する。
出回路３は“１″′状態から“Ｏ″に変化する。
なお、アナログ信号電流ＩＡＮ＾が増加して４Ｉｃｏに
達するとき、２ビツト目のパルス発生回路２には２Ｉｃ
ｏの電流が流れ込むので、該パルス発生回路から１つ目
のパルスが出力する。このため、２ビツト目のパルス数
偶奇検出回路の状態は、“０”状態から“１′″に変化
する。
達するとき、２ビツト目のパルス発生回路２には２Ｉｃ
ｏの電流が流れ込むので、該パルス発生回路から１つ目
のパルスが出力する。このため、２ビツト目のパルス数
偶奇検出回路の状態は、“０”状態から“１′″に変化
する。
このように、ＩＡＩＩＩＩは１表１に示すように、バイ
ナリ−コードに従ってデジタイズされることになる。
ナリ−コードに従ってデジタイズされることになる。
ところで本発明の実施例によれば、パルス数偶奇検出回
路は各ビット毎に独立に構成されているので、浮遊容量
や浮遊インダクタンスを考慮する場合にも、各回路毎に
考慮すれば足りる。これにより１回路設計が容易になる
とともに、かかる浮遊容量や浮遊インダクタンスによる
誤動作を防止することが可能となる。
路は各ビット毎に独立に構成されているので、浮遊容量
や浮遊インダクタンスを考慮する場合にも、各回路毎に
考慮すれば足りる。これにより１回路設計が容易になる
とともに、かかる浮遊容量や浮遊インダクタンスによる
誤動作を防止することが可能となる。
特に本発明の実施例によれば、パルス発生回路、パルス
数偶奇検出回路、読み出し回路を各ビット間で全く同一
の構成にすることができるので１回路設計が容易になり
、集積回路化に適している。
数偶奇検出回路、読み出し回路を各ビット間で全く同一
の構成にすることができるので１回路設計が容易になり
、集積回路化に適している。
以上説明したように１本発明の回路構成によれば、浮遊
インダクタンスや浮遊容量の影響を個々のパルス数偶奇
検出回路に限定することができるので、浮遊インダクタ
ンスや浮遊容量を考慮した回路設計が容易となる。また
各ビットを構成する各回路は、ビット間で共通の回路構
成でよいので、集積回路化に適している。
インダクタンスや浮遊容量の影響を個々のパルス数偶奇
検出回路に限定することができるので、浮遊インダクタ
ンスや浮遊容量を考慮した回路設計が容易となる。また
各ビットを構成する各回路は、ビット間で共通の回路構
成でよいので、集積回路化に適している。
第１図は本発明のジョセフソン・アナログ／デジタル変
換装置の原理構成を説明する図、第２図は本発明の実施
例に係る本発明のジョセフソン・アナログ／デジタル変
換装置の回路図。 １１７５３図は第２図に示すパルス発生回路の特性を示
す図、 第４図は第２図に示すパルス数偶奇検出回路に用いる非
ラッチ５！２接合量子干渉計の回路図、第５図は第３図
に示す非ラッチＪ！！２接合量子干渉計の’２４め特性
を示す図。 第６図は従来例に係るジョセフソン・アナログ／デジタ
ル変換装置の回路図、 第７図は２接合量子干渉計の動作原理を説明する図。 第８は第７図の回路の内偵特性を示す図である。 （符号の説明） ｌ・・・信号電流分割回路、 ２・・・パルス発生回路、 ３・・・パルス数偶奇検出回路、 ４・・・読み出し回路、 ５・・・パルス発生回路・ ６・・・１段目のパルス数偶奇検出回路、７・・・１段
目の読み出し回路、 ８・・・２段目のパルス数偶奇検出回路、９・・・２段
目の読み出し回路、 Ｊ ｃｓＮＪ ｃｓ 、 Ｊ ｓ 、 Ｊ ａｔ〜Ｊ
Ｒ＆、Ｊｔ１日 。 ＪＳｌ、ＪＳ２・・・ジョセフソン接合素子、Ｌｓ
、ＬＩ ＮＬ４ 、Ｌｃ＋〜ＬＣＩＯ、ＬＲＩ〜ＬＲ
４，ＬＳＩＮＬＳ５．ＬＲＦＩ 、ＬＲＦ８ピ・・自
己インダクタンス、 Ｍｌ〜Ｍ６．ＭＲＩ〜ＭＲ３、ＭＩＩＦＩ 、 ＭＲ
ＦＩＩ＋・・・相互インダクタンス、 ＬＰ・・・浮遊インダクタンス、 ＣＰＩ Ｉ ＣＦ２”’浮遊容量、 Ｒ２，ＲＰＩ・・・段間結合抵抗、 ■＾Ｉ・・・アナログ信号″Ｉｔｔ流。 Ｉ ｃＮ＋＋ＮＩ ｃｓ■ｓ−＋＋コントロール電流、
１１１１”’Ｉ［＋４・・・バイアス電流。 信引し叱 木）ｆＩ！−朗ハ凍捏橿べ因 第１図 ＪＪ’ｉ１ＭｒＩｊこ乏そシイσすａ 、％ ｌ謂ａ第
２図 ・信引１勝側回蹟−土η電シ糺 １ａ） パノＬ、；ス；ノ日曙亡５住回８ｒ１５ヒｔグ）ン日ロ
！ト１士づｔ：因第３図 バイアス電、；Ｊｔ、ＩＢ３ 叩う−、ＪＴ型２填１１畳子千弗叶 第４図 １Ａ２＠ｒ回前／１ｇ１１儒姓困 第５図
換装置の原理構成を説明する図、第２図は本発明の実施
例に係る本発明のジョセフソン・アナログ／デジタル変
換装置の回路図。 １１７５３図は第２図に示すパルス発生回路の特性を示
す図、 第４図は第２図に示すパルス数偶奇検出回路に用いる非
ラッチ５！２接合量子干渉計の回路図、第５図は第３図
に示す非ラッチＪ！！２接合量子干渉計の’２４め特性
を示す図。 第６図は従来例に係るジョセフソン・アナログ／デジタ
ル変換装置の回路図、 第７図は２接合量子干渉計の動作原理を説明する図。 第８は第７図の回路の内偵特性を示す図である。 （符号の説明） ｌ・・・信号電流分割回路、 ２・・・パルス発生回路、 ３・・・パルス数偶奇検出回路、 ４・・・読み出し回路、 ５・・・パルス発生回路・ ６・・・１段目のパルス数偶奇検出回路、７・・・１段
目の読み出し回路、 ８・・・２段目のパルス数偶奇検出回路、９・・・２段
目の読み出し回路、 Ｊ ｃｓＮＪ ｃｓ 、 Ｊ ｓ 、 Ｊ ａｔ〜Ｊ
Ｒ＆、Ｊｔ１日 。 ＪＳｌ、ＪＳ２・・・ジョセフソン接合素子、Ｌｓ
、ＬＩ ＮＬ４ 、Ｌｃ＋〜ＬＣＩＯ、ＬＲＩ〜ＬＲ
４，ＬＳＩＮＬＳ５．ＬＲＦＩ 、ＬＲＦ８ピ・・自
己インダクタンス、 Ｍｌ〜Ｍ６．ＭＲＩ〜ＭＲ３、ＭＩＩＦＩ 、 ＭＲ
ＦＩＩ＋・・・相互インダクタンス、 ＬＰ・・・浮遊インダクタンス、 ＣＰＩ Ｉ ＣＦ２”’浮遊容量、 Ｒ２，ＲＰＩ・・・段間結合抵抗、 ■＾Ｉ・・・アナログ信号″Ｉｔｔ流。 Ｉ ｃＮ＋＋ＮＩ ｃｓ■ｓ−＋＋コントロール電流、
１１１１”’Ｉ［＋４・・・バイアス電流。 信引し叱 木）ｆＩ！−朗ハ凍捏橿べ因 第１図 ＪＪ’ｉ１ＭｒＩｊこ乏そシイσすａ 、％ ｌ謂ａ第
２図 ・信引１勝側回蹟−土η電シ糺 １ａ） パノＬ、；ス；ノ日曙亡５住回８ｒ１５ヒｔグ）ン日ロ
！ト１士づｔ：因第３図 バイアス電、；Ｊｔ、ＩＢ３ 叩う−、ＪＴ型２填１１畳子千弗叶 第４図 １Ａ２＠ｒ回前／１ｇ１１儒姓困 第５図
Claims (5)
- （１）アナログ信号電流を入力し、Ｎ番目の出力端子か
ら該信号電流の１／２＾Ｎを出力するＮ個の出力を備え
る信号電流分割回路と、 前記信号電流分割回路の特定の出力の電流を入力し、該
出力電流の大きさに比例した数のパルスを出力するＮ個
のパルス発生回路と、 前記パルス発生回路から出力するパルスの数が偶数か奇
数かを判断するＮ個のパルス数偶奇検出回路とを有する
ことを特徴とするジョセフソン・アナログ／デジタル変
換装置。 - （２）前記パルス発生回路は単接合量子干渉計により構
成されていることを特徴とする特許請求の範囲第１項に
記載のジョセフソン・アナログ／デジタル変換装置。 - （３）前記パルス数偶奇検出回路は非ラッチ型２接合量
子干渉計により構成されていることを特徴とする特許請
求の範囲第１項又は第２項に記載のジョセフソン・アナ
ログ／デジタル変換装置。 - （４）前記パルス数偶奇検出回路には該検出回路の偶奇
検出状態を読み出すための読み出し回路が備えられてい
ることを特徴とする特許請求の範囲第１項に記載のジョ
セフソン・アナログ／デジタル変換装置。 - （５）前記読み出し回路は非対称な２接合量子干渉計か
ら構成されていることを特徴とする特許請求の範囲第４
項に記載のジョセフソン・アナログ／デジタル変換装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62059491A JPS63224527A (ja) | 1987-03-13 | 1987-03-13 | ジヨセフソン・アナログ／デジタル変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62059491A JPS63224527A (ja) | 1987-03-13 | 1987-03-13 | ジヨセフソン・アナログ／デジタル変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63224527A true JPS63224527A (ja) | 1988-09-19 |
Family
ID=13114815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62059491A Pending JPS63224527A (ja) | 1987-03-13 | 1987-03-13 | ジヨセフソン・アナログ／デジタル変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63224527A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03174817A (ja) * | 1989-08-24 | 1991-07-30 | Trw Inc | ４接合ｓｑｕｉｄ双方向カウンタを有する超電導アナログデジタル変換器 |
-
1987
- 1987-03-13 JP JP62059491A patent/JPS63224527A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03174817A (ja) * | 1989-08-24 | 1991-07-30 | Trw Inc | ４接合ｓｑｕｉｄ双方向カウンタを有する超電導アナログデジタル変換器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10389336B1 (en) | Josephson transmission line (JTL) system | |
| US6734699B1 (en) | Self-clocked complementary logic | |
| US4646060A (en) | Superconducting analog-to-digital converter with bidirectional counter | |
| Polonsky et al. | Single flux, quantum B flip-flop and its possible applications | |
| Gheewala | Josephson-logic devices and circuits | |
| Soloviev et al. | Superconducting circuits without inductors based on bistable Josephson junctions | |
| JPH0413312A (ja) | 非ヒステリシス性超電導論理回路 | |
| JPH03197886A (ja) | 超伝導装置 | |
| China et al. | Design and demonstration of interface circuits between rapid single-flux-quantum and adiabatic quantum-flux-parametron circuits | |
| Salameh et al. | Superconductive logic using 2ϕ—Josephson junctions with half flux quantum pulses | |
| US6486694B1 (en) | Universal delay-insensitive logic cell | |
| JPS63224527A (ja) | ジヨセフソン・アナログ／デジタル変換装置 | |
| Myoren et al. | Design of digital DROS with SFQ up/down counter for wide dynamic operation range | |
| EP0505250B1 (en) | Superconducting circuit having a rectifier for converting a bipolar signal to a unipolar signal | |
| Silver et al. | A new concept for ultra-low power and ultra-high clock rate circuits | |
| JPH0785104B2 (ja) | 超伝導量子干渉素子 | |
| JPS5846726A (ja) | ジヨセフソン効果を用いた電流注入型論理ゲ−ト回路 | |
| US20240039541A1 (en) | SFQ-based Pulse-conserving Logic Gates | |
| Fourie et al. | A single-clock asynchronous input COSL set-reset flip-flop and SFQ to voltage state interface | |
| JP2871772B2 (ja) | 超伝導回路 | |
| JP2590313B2 (ja) | 両方向計数器を有する超伝導アナログ−デジタル変換器及び両方向計数器 | |
| JPS62217680A (ja) | 超伝導回路 | |
| Myoren et al. | Double relaxation oscillation SQUID with a 4JL on-chip digital flux locked-loop circuit | |
| Semenov et al. | Ring oscillators for clocking reversible superconducting circuits and fabrication process benchmarking | |
| JPS6182533A (ja) | インバ−タ |