JPH03174817A - ４接合ｓｑｕｉｄ双方向カウンタを有する超電導アナログデジタル変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は全体としてアナログ・デジタル変換器、殊に超
電導ジョセフソン接合を使用した高速・高精度のアナロ
グ・デジタル変換器に関する。

〔従来の技術およびその課題〕

今日、種々の商用・軍事電子デバイスにおいて高性能の
アナログ・デジタル（Ａ／Ｄ）変換器が求められている
。Ａ／Ｄ変換器の性能のより重要な尺度の２つは、１秒
あたりに変換されるサンプル数で測定されるその速度と
、１つのアナログ信号中に検出可能な最小変化増分によ
り測定される精度である。

超電導技術は、超電導電子デバイス中に使用される基本
的なスイッチング素子であるジョセフソン接合が速度、
感度、および周期応答特性のユニークな組合せを備えて
いるために、高速高精度のＡ／Ｄ変換を実行する上でと
りわけ好適である。

ジョセフソン接合は簡単な双安定スイッチングデバイス
で２個の超電導電極間にサンドインチ状となったすこぶ
る薄い絶縁層を備えている。ジョセフソン接合に供給さ
れる電流が同接合の臨界電流を超えて大きくなると、デ
バイスは超電導ゼロ電圧状態から抵抗性電圧状態へと切
替えられる。

上記抵抗性電圧はデバイスを横切る電圧降下が超電導体
材料のエネルギーギャップと等しくなり、接合に供給さ
れる電流をほぼゼロにまで少なくすることよってスイッ
チオフされる。このスイッチング動作は僅か数ピコセカ
ンド中に発生可能であるために、ジョセフソン接合は真
に高速のスイッチング素子であるといえる。超電導Ａ／
Ｄ変換器では一個もしくはそれ以上のジョセフソン接合
が一個もしくはそれ以上の誘導負荷と結合されることに
よってＳＱＵＩＤ、即ち超電導量子干渉装置と称される
論理回路が形成される。

超電導Ａ／Ｄ変換の基礎を提供するＳＱＵＩＤの特性は
単接合ＳＱＵＩＤについて述べることによって最もよく
理解することができよう。単接合ＳＱＵＩＤはインダク
タンスを横切って接続されるジョセフソン接合に過ぎな
いが、インダクタンス内へ注入される電流とループ内の
磁束との間に周期的な多値関係を呈する。ループ内の磁
束は、電流が小さく正確に反復可能な増分値で増大する
場合は常に微小量子だけ増加する。この磁束量子は接合
を横切って小さいが測定可能な電圧パルスを発生させる
。電流が上記と同等の増分で小さくなると、ループ内の
磁束は微小量子だけ減少し接合を横切ってそれに対応す
る逆極性の電子パルスがつくりだされる。

単接合ＳＱＵＩＤを使用して信号をアナログ形からデジ
タル形に変換するためにはアナログ信号を可変電流とし
てＳＱＵＩＤ内へ導入する。電流が所定値だけ増減する
毎に、接合を横切って測定可能な電圧パルスがつくりだ
される。このようにしてＳＱＵＩＤは量子化器として作
用し、その際、台底パルスが一つもしくはそれ以上の２
進カウンタ内に検出されカウントされる。この超電導計
数Ａ／Ｄ変換器の主要な利点はその線形性が殆ど完全で
あって感度と速度が高いことである。電流の増減分はデ
バイスの精度を決定するものであるが極度に小さくする
ことができる。これは一つの、磁束量子が２，０７　ｘ
　１０−ＩＳウニバーにすぎず、電流の増減分はインダ
クタンス（ヘンリー単位で測定される）の値により除さ
れた磁束量子となるためである。

米国特許第４．６４６．０６０号（フィリップス外）は
２重接合ＳＱＵＩＤ量子化器とｎ段の２重接合ＳＱＵＩ
Ｄフリップフロップより構成される双方向２進カウンタ
を備える超電導計数Ａ／Ｄ変換器について開示している
（但し、ｎはカウンタの精度ビット数である）量子化器
は単接合ＳＱＵＩＤの場合のように同一出力ライン上に
逆極性の電圧パルスを生成するのではなく、２本の異な
る出力ライン上に同一極性のアップカウントとダウンカ
ウント電圧パルスを生成する。双方向２進カウンタは電
圧パルスを代数的にカウントして、アップカウントパル
スを受け取った時に２進計数値を増加し、ダウンカウン
トパルスを受取った時に２進計数値を減少させる。超電
導論理回路は、多数のＡＮＤゲートとＯＲゲートを含ん
でおり、カウンタのキャリーとボロー作用を提供するよ
うになっている。

前記フィリップ外によるＡ／Ｄ変換器は以上のように一
定の利点を備えているが、それと同時に若干の欠点をも
っている。そのうちの一つは、論理回路が追加されるた
めにＡ／Ｄ変換器の速度が落ち、そのデバイス計数値が
大きくなることである。デバイス計数値が大きくなると
、Ａ／Ｄ変換器の信頼性が低下すると共にそのコストも
大きくなる。従って、この論理回路を追加する必要のな
い超電導アナログ・デジタル変換器に対する必要が従来
より存在している。本発明は以上の必要を充たそうとす
るものである。

〔課題を解決するための手段〕

本発明の主題はデバイス計数値が低く変換速度が著しく
大きな高速で高精度の超電導計数Ａ／Ｄ変換器を提供す
ることである。超電導計数Ａ／Ｄ変換器は、２重接合Ｓ
ＱＵＩＤ量子化器と、浮動形又は接地形の何れかの４接
合ＳＱＵＩＤフリップフロップをｎ段備えた双方向２進
カウンタを備えている。（但し、ｎは、カウンタの精度
ビット数である。）量子化器はアナログ信号を連続的に
トラッキングして２本の異なる出力ライン上に同一極性
のアップカウントとダウンカウントの電圧パルスを生成
しアナログ電流の値をそれぞれ増減するようになってい
る。双方向２進カウンタは電圧パルスを代数的にカウン
トして、アップカウントパルスを受取った時には２進計
数値を増加させ、ダウンカウントパルスを受取った時に
は２進計数値を減少させるようになっている。

量子化器は２個のジョセフソン接合と共に接続された２
つのセンタータップインダクタンスを備え、超電導ルー
プを槽底する。一定のゲート電流がインダクタンスのセ
ンタータップ端子内に注入される一方、アナログ信号は
巻線を経由してインダクタンスへトランス結合される。

双方向２進カウンタは最下位ビット（ＬＳＢ）から最上
位ビット　（ＭＳＢ）へとカスケード状に共に接続され
た浮動形の４接合ＳＱＵＩＤフリップフロップをｎ段備
えている。それぞれの浮動形４接合ＳＱＵＩＤフリップ
フロップは共に接続された４個のジョセフソン接合と２
個のセンタータップ付インダクタンスを備えることによ
って一つの超電導ループを槽底している。

上記４接合ＳＱＵＩＤフリップフロップは双安定論理回
路であって、循環電流の方向が回路の状態を決定するよ
うになっている。“Ｏ”ビットは左廻りの循環超電流に
より表現され、“１”ビットは右廻り循環超電流により
表わされる。ＳＱＵＩＤフリツプフロツプに対してアッ
プカウント又はダウンカウントパルスが印加されると、
ジョセフソン接合のうちの一つを流れる電流が瞬間的に
同接合の臨界電流を超えて上昇する。このため、ジョセ
フソン接合が電圧パルスを発生することになり、循環電
流の方向が逆転する。続いてＳＱＵＩＤに対してパルス
が印加されることによってフリップフロップは状態をト
グルもしくは反転することになる。このようにして、二
個のアップカウントパルスはフリップフロップからもう
一つのフリップフロップへと脈動することにより、各段
の２進状態は変化し段の初期状態が“１”であればキャ
リーパルスが生成されることになろう。同様にして１５
のダウンカウントパルスもフリップフロップからフリッ
プフロップへと脈動して各段の２進状態が変更され段の
初期状態が“０”である場合にはボローパルスが生成す
ることになろう。

本発明によるハイ−２０スピード、高精度の超電導計数
Ａ／Ｄ変換器の別の実施例では、量子化器は単接合ＳＱ
ＵＩＤ量子化器である。単接合量子化器はそれぞれアナ
ログ電圧の正値と負値について一本の出力ライン上に逆
極性のアップカウント電圧パルスとダウンカウント電圧
パルスを生成する。上記量子化器はジョセフソン接合の
交流効果を利用してアナログ電流ではなくてアナログ電
圧をデジタル化する。一つのジョセフソン接合に対して
電圧が印加されると、同接合を横切って交流が発生する
。同電流の周波数は電圧の大きさに依存するため、サン
プリング間隔中の平均電圧は交流の周波数をその時間間
隔にわたってカウントすることによってデジタル化する
ことができる。

本発明による高速・高精度の超電導計数Ａ／Ｄ変換器の
もう一つの実施例によれば、ＳＱＵＩＤフリツプフロツ
プは接地形３接合ＳＱＵＩＤフリップフロップである。

それぞれの接地形３接合ＳＱＵＩＤフリップフロップは
２個のインダクタンスと３個のジョセフソン接合を備え
る。上記ジョセフソン接合のうちの２個は４接合ＳＱＵ
ＩＤフリップフロップにおける２個のジョセフソン接合
と同じで、第３番目のジョセフソン接合は正もしくは負
の何れかにパルス化することによって他の２個のジョセ
フソン接合に取って代わっている。

更に本発明のもう一つの例では、量子化器とＬＳＢ４接
合ＳＱＵＩＤフリップフロップを組合わせて感度ビット
を一個追加した４接合ＳＱＵＩＤｉ量子化器を提供する
ようにしている。

同様にして、本発明による高速・高精度超電導計数Ａ／
Ｄ変換器は、それぞれのサンプリング間隔の終りにカウ
ンタの内容を読取る手段を備えている。カウンタの内容
を読取るための技法の一つは、トグリング量子化器を一
つと、双方向２進カウンタを２個使用することである。

量子化器は各サンプリング間隔の終りに２個のカウンタ
間をトグルすることによって、１方のカウンタが読取ら
れる間に他方のカウンタがカウント中であり、また逆の
場合は逆となるようにすることが可能である。アダーが
上記２個のカウンタの出力を結合する。２進カウンタの
内容を読取るためのもう一つの技法は、可変ヒステリシ
ス量子化器を活用することである。可変ヒステリシス量
子化器は読取り時期における電圧パルスの発生を抑止す
ることによってアナログ信号の変化を見落とすことなく
カウンタを読取ることができるようになっている。

〔発明の効果〕

本発明のＡ／Ｄ変換器はＡ／Ｄ変換速度がすこぶる高速
であってデバイス計数値が低いことを含めて数多くの利
点を備えている。これらの利点はカウンタの数段の２進
状態とカウンタの双方向遷移と伝播とを共に制御するこ
とができる４接合ＳＱＵ　Ｉ　Ｄフリップフロップの能
力によるものである０通常この論理を処理するゲートで
は所要速度が動作することはできない、それ故、論理ゲ
ートを除去すると、極度に高速のカウンタが得られるこ
とになり、１０ピコセカンド毎に１力ウント以上の大き
さの速度で、即ち１００　Ｇ）Ｉｚのカウント速度でカ
ウントアツプもしくはカウントダウンすることが可能に
なる。同様にして、論理ゲートを除去すると、デバイス
カウントが少なくなり、信頼性が著しく向上し消費電力
とコストも小さくなる利点がある。

上記より本発明は超電導アナログ・デジタル変換器の分
野で相当な前進を示すものであることが理解されよう０
本発明の有するその他の特徴と利点は本発明の原理を例
解する添附図面と相俟って以下の詳細な説明より明らか
となるはずである。

〔実施例〕

第１図は１個のジョセフソン接合１２が１個のインダク
タンス１４を横切って接続され超電導ループを構成する
ようになった単接合ＳＱＵＩＤ１０を示す。インダクタ
ンス１４の一端子は、１６で示した電流源に接続され、
他方の端子はアース接続されている。第２図はループ内
の注入電流と磁束間の関係を簡潔に表示したものである
。

電流が増加するにつれて、磁束も同様に増加し、１８で
示すように、最終的に曲線の多値領域に達する。電流反
転点２０に達すると、電流の一層の増加によって磁束は
２２で示すように多価領域の高準位へ飛躍する。このよ
うに突然磁束が増分する結果、ジョセフソン接合１２を
横切って小さいが測定可能な電圧パルスが得られる。

第２図の曲線は曲線中の継起するピークどうしの間の電
流増分値が電流増分の結果として生ずる磁束増分値の場
合と同様に均一である点で完全に周期性を備えている０
回路を流れる電流が下降すると、ループ内の磁束は減少
し、それに対応して逆極性の電圧パルスがジョセフソン
接合１２を横切って発生する。これらのＳＱＵＩＤ特性
は超電導デバイスを使用するＡ／Ｄ変換の基礎である。

第３Ａ図と第３Ｂ図に関する以下の説明において、同じ
参照番号は同じ回路素子を示すものとする。第３Ａ図と
第３Ｂ図における回路は浮動接続であるかアース接続で
あるかの点は別として同様であることが理解されよう、
第３Ａ図と第３Ｂ図は、本発明による高速・高精度超電
導Ａ／Ｄ計数変換器を示す。第３Ａ図は浮動形４接合Ｓ
ＱＵＩＤフリップフロップ３６をｎ段備えた双方向カウ
ンタ３４を示し、第３Ｂ図では、４接合ＳＱＵＩＤフリ
ップフロップ２３６が接地されている。第３Ａ図は本発
明による高速・高精度の超電導Ａ／Ｄ計数変換器を示す
。

超電導計数Ａ／Ｄ変換器は２重接合ＳＱＵＩＤ量子化器
３２を１個と、ｎ段の浮動形４接合ＳＱＵＩＤフリップ
フロップ３６を備える双方向２進カウンタ３４を１個備
えている。（但し、ｎはカウンタの精度ビット数である
。）第３Ｂ図において、Ａ／Ｄ変換器は２重接合５Ｑｔ
ＪＩＤ量子化器２３２と接地形４接合ＳＱＵＩＤフリッ
プフロップ２３６をｎ段備える双方向２進カウンタ２３
４を備える。量子化器２３２はライン２３８上でアナロ
グ信号を連続的にトラッキングして、２本の異なる出力
ライン上に同一極性のアップカウントとダウンカウント
の電圧パルスを生成してアナログ電流の値をそれぞれ増
減する。双方向２進カウンタ３４（第３Ａ図）と２３４
（第３Ｂ図）とは電圧パルスを代数的にカウントし、ア
ップカウントパルスを受取った時に２進カウントを増加
し、ダウンカウントパルスを受取った時に２進カウント
を減少させる。

第３Ａ図について述べると、量子化器３２は２個のジョ
セフソン接合４０．４２と、−個のセンタトラップイン
ダクタンス４４を共に接続して一つの超電導ループを構
成している。それぞれのジョセフソン接合４０．４２の
一端子はインダクタンス４４の異なる端部の端子に接続
され、各ジョセフソン接合４０．４２の他方の端子はア
ース接続されている。ライン４６上の一定のゲート電流
はインダクタンス４４のセンタートラップ端子内へ注入
される。ライン３８上のアナログ信号は巻線４８を経由
してインダクタンス４４ヘトランス結合される。その代
わりに、ライン３８上のアナログ信号を直接インダクタ
ンス４４内へ結合してもよい。アナログ信号が正に増分
変化するとジョセフソン接合４０を横切ってアップカウ
ント電圧パルスが発生し、アナログ電流が負に増分変化
するとジョセフソン接合４２を横切ってダウンカウント
電圧パルスが発生する。これらのアップカウントとダウ
ンカウントの信号は、それぞれインダクタンス４４とジ
ョセフソン接合４０．４２間の端子から２進カウンタ３
４へ出力され、それぞれ抵抗器５０を経てカウンタへ印
加される。

双方向２進カウンタ３４は最下位ビット（ＬＳＢ）から
最上位ビット（ＭＳＢ）へカスケード構成で接続される
浮動形４接合ＳＱＵＩＤフリップフロップ３６をｎＧ（
ｉｌえている。それぞれの浮動形４接合ＳＱＵＩＤフリ
ップフロップ３６は、４個のジョセフソン接合５２．５
４．５６．５８と、２個のセンタータップインダクタン
ス６０：６２を共に接続しており、−個の超電導ループ
を形成している。それぞれのジョセフソン接合５２．５
４の一端子はインダクタンス６０の異なる端の端子に接
続され、ジョセフソン接合６５．５８の各々の一端子は
インダクタンス６２の異なる端の端子に接続されている
。ジョセフソン接合５２．５６の他方の端子は共に接続
され、ジョセフソン接合５４．５８の他方の端子５は共
に接続されている。ジョセフソン接合５２．５４．５６
．５８の各々は同様に、その端子を横切って接続された
分流器６４を備えている。

もし、４接合ＳＱＵＩＤフリップフロップがＬＳＢフリ
ップフロップであるならばインダクタンス６０のセンタ
ータップ端子は先行する４接合ＳＱＵＩＤフリップフロ
ップ３６．３６′からキャリー信号を受取るか、アップ
カウント信号を受取り、インダクタンス６２のセンター
タップ端子はダウンカウント又はボロー信号を受取る。

キャリ−信号とボロー信号はそれぞれ、ジョセフソン接
合５４とインダクタンス６０との間の端子と、ジョセフ
ソン接合５８とインダクタンス６２間の端子とから後続
の４接合ＳＱＵＩＤフリップフロップ３６へ出力され、
それぞれ抵抗器６６を経由して後続のＳＱＵＩＤフリツ
プフロツプへ印加される。

それぞれの４接合ＳＱＵＩＤフリップフロップ３６には
抵抗器６９（第３Ａ図）に非接地の非接地が一定電圧源
３６を印加することによって一定のゲート電流が供給さ
れる。上記一定のゲート電流はジョセフソン接合５２．
５６間の端子から各ＳＱＵＩＤフリツプフロツプを経由
してジョセフソン接合５４．５８間の端子へと流れ、そ
こで抵抗器７０を経由して一定電圧源６８へ復帰する。

電圧源６８と４接合ＳＱＵＩＤフリップフロップ３６と
はアースされていないため、ＳＱＵＩＤフリツプフロツ
プは浮動モードで動作する。このため４個のジョセフソ
ン接合は全て同一とすることができ、対称的なＳＱＵＩ
Ｄフリツプフロツプが得られる。Φｏ　／　２の磁束バ
イアス（但し、Φ０は磁束量子ｈ／２　ｅ＝２．０７Ｘ
　１０−”ウェーバである。）が磁束バイアスラインと
インダクタンス７２により各ＳＱＵ　Ｉ　Ｄフリップフ
ロップ内に発生する。その代わり、１本の磁束バイアス
ライン７１によらずに個々の磁束バイアスラインによっ
て磁束バイアスをＳＱＵＩＤフリツプフロツプに印加す
ることもできる。磁束バイアスはそれぞれのＳＱＵＩＤ
フリツプフロツプ内に磁束バイアス電流を誘導する。ジ
ョセフソン接合５２．５４．５６．５８は抵抗器でシャ
ントされることによってＳＱＵＩＤフリツプフロツプ３
６がノンラッチングモードで動作し、ＳＱＵＩＤフリツ
プフロツプがラッチングモードで動作する場合よりもず
っと高速で動作できるようになっている。

それぞれの４接合ＳＱＵＩＤフリップフロップ３６（第
３Ａ図）は双安定論理回路で、循環電流の方向が回路の
状態を決定する。“Ｏ”ビットは左廻り循環超電流によ
り表わされ、“１”ビットは右廻り循環超電流によって
表われる。ＳＱＵＩＤフリツプフロツプに対してアップ
カウント／キャリーパルス又はダウンカウント／ボロー
パルスが印加されると、ジョセフソン接合の一つを流れ
る電流は瞬間的に同接合の臨界電流を超えて上昇する。

このためジョセフソン接合によって電圧パルスが発生さ
せられ、循環電流の方向は逆転する。

次いでＳＱＵＩＤフリツプフロツプにパルスが印加され
ることによってフリップフロップはトグルもしくは状態
を反転させる。このようにして、アップカウント又はキ
ャリー信号はフリップフロップ間を脈動して各段の２進
状態を変化させ当該段の初期状態が“１”の場合、更に
一つのキャリー信号を発生させる。同様にして、ダウン
カウント又はボロー信号がフリップフロップ間を脈動す
ることによって、各段の２進状態を変化させ、当該段の
初期状態が０”の場合、更にボロー信号を発生させる。

更に第３Ａ図について述べると、“０”から°“ｌ′”
へ上向し、“０”から“１′”へ下向し、“ｌ”から°
“Ｏ”まで上向し、および１　＋＋から“０゛へ下向す
る４つの可能な遷移状態がＳＱＵＩＤフリツプフロツプ
３６の各々について存在する。一つのＳＱＵＩＤフリツ
プフロツプが“Ｏ１１を表示している時、アップカウン
ト又はキャリー信号は、ジョセフソン接合５６に対して
、またダウンカウント又はボロー信号はジョセフソン接
合５８に対して、ボロー信号を続＜ＳＱＵＩＤフリツプ
フロツプにパルス発振し出力させる。あるＳＱＵＩＤフ
リツプフロツプが“１″を表示している場合には、アッ
プカウント又はキャリー信号が、ジョセフソン接合５４
にパルスを発生させ、続くＳＱＵＩＤフリツプフロツプ
へキャリー信号を出力させる一方、ダウンカウント又は
ボロー信号がジョセフソン接合５２に対しパルス発振さ
せる。

従って、ジョセフソン接合５４はキャリー付き加算接合
であり、ジョセフソン接合５６はキャリーなしの加算接
合であり、ジョセフソン接合５８はボローによる減算接
合であり、ジョセフソン接合５２はボローなしの減算接
合である。

第３Ａ図の遷移をそれぞれより詳しく見ると、１ビツト
が“Ｏ″を示している場合、磁束バイアス電流とゲート
電流はジョセフソン接合５６．５８で正の組合せになっ
ており、ジョセフソン接合５２．５４内では負の組合せ
になっている。従って、ジョセフソン接合５６と５８は
相対的に大きな電流をサポートすることによってそれら
がキ中リー又はボロー信号によってパルス発振できるよ
うになっている。アップカウント又はキャリー信号は電
流をループへ供給し、ジョセフソン接合５６を流れる電
流と正結合されジョセフソン接合５８を流れる電流を正
結合されることになろう。

それ故、ジョセフソン接合５６を流れる電流はその臨界
電流を上廻り、同接合に電圧パルスを発生させることに
なろう。ＳＱＵＩＤフリツプフロツプの循環状態は右廻
り方向へ変化し、“°１°°を表示し、次のビットには
キャリー信号もボロー信号も伝播されることはない。

ダウンカウントもしくはボロー信号は電流をループへ供
給し、同電流はジョセふソン接合５８を流れる電流と正
結合し、ジョセフソン接合５６内を流れる電流と負結合
する。それ故、ジョセフソン接合５８を流れる電流はそ
の臨界電流を上廻り、同接合は電流パルスを発生させる
ことになろう。

ＳＱＵＩＤフリツプフロツプの循環状態は右廻り方向へ
変化し、ボロー信号が次のビットに伝播されることにな
ろう。

１ビツトが“１”を表示している場合、磁束バイアス電
流とゲート電流とはジョセフソン接合５２．５４内で正
結合し、ジョセフソン接合５６．５８内では負結合する
。従って、ジョセフソン接合５２．５４は相対的に大き
なｔ流をサポートし、同電流はキャリー又はボロー信号
のために接合をしてパルス発振させることができよう。

アップカウントもしくはキャリー信号は電流をループに
供給する。同電流はジョセフソン接合５４を流れる電流
を正結合し、ジョセフソン接合５２を流れる電流と負結
合する。それ故、ジョセフソン接合５４を流れる電流は
その臨界電流を上廻り、同接合によって電圧パルスが発
生されることになろう。

ＳＱＵＩＤフリツプフロツプの循環状態は左廻り方向へ
変化して“０”を表示し、キャリー信号が次のビットへ
伝播されることになろう。

ダウンカウント又はボロー信号はループへ電流を供給し
、同電流はジョセフソン接合５２を流れる電流と正結合
し、ジョセフソン接合５４内を流れる電流と負結合する
ことになる。それ故、ジョセフソン接合５２を流れる電
流はその臨界電流を上廻り、同接合をして電圧パルスを
発生させることになろう、ＳＱＵＩＤフリツプフロツプ
の循環状態は左廻り方向へ変化し、次のビットに対して
はキャリー信号もボロー信号も伝播されることはないで
あろう。

第３Ｂ図の以下の説明においては、ジョセフソン接合２
３６が、電気的にアースされている点を除き、その動作
は第３Ａ図における回路と同様であることが理解できよ
う。更に第３Ｂ図について述べると、アースされた定電
圧源２６８を抵抗器２６９に印加することによって一定
のゲート電流がそれぞれの４接合ＳＱＵＩＤフリップフ
ロップ２３６に供給される。上記の一定ゲート電流はジ
ョセフソン接合２５２．２５６間の端子からそれぞれの
ＳＱＵＩＤフリツプフロツプを経てジョセフソン接合２
５４．２５８間の端子へ流れ、そこでアースされる。電
圧源２６８と４接合ＳＱＵＩＤフリップフロップ２３６
とはアースされているために、ジョセフソン接合２５２
．２５６の臨界電流はジョセフソン接合２５４．２５８
のそれより小さなほぼ３０％となる筈である。

Φ０／２の磁束バイアス（但し、ΦＯは磁束量子ｈ／２
　ｅ＝２．０７Ｘ　１０−”ウェーバである）が個々の
磁束バイアスライン２７０とインダクタンス２７２によ
り各ＳＱＵＩＤフリツプフロツプ内に発生する。その代
わり、磁束バイアスを個々の磁束バイアスラインによっ
てではなく一本の磁束バイアスラインによってＳＱＵＩ
Ｄフリツプフロツプへ印加することも可能である。磁束
バイアスは各ＳＱＵＩＤフリツプフロツプ内に磁束バイ
アス電流を誘導する。ジョセフソン接合２５２．２５４
．２５６．２５８は抵抗でシャントされることによって
ＳＱＵＩＤフリツプフロツプ２３６がノンラッチングモ
ードで動作し、ＳＱＵＩＤフリツプフロツプがラッチン
グモードで動作する場合よりもずっと高速で動作するこ
とができるようになっている。

それぞれの４接合ＳＱＵＩＤフリップフロップ２３６は
双安定論理回路で第３Ａ図に関し説明したと同じ方法で
動作する。ＳＱＵＩＤフリツプフロツプ２３６の各々に
つき、“Ｏｏ“から“１”へ上向し、“０”から“１”
へ下向し、“１”から“０″へ下向し、また“１”から
“Ｏ”へ下向する４つの可能な遷移が第３Ａ図のフリッ
プフロップ３６と同一に作用する。

本発明による高速・高精度超電導Ａ／Ｄ計数変換器のも
う一つの例では、量子化器３５は第４図に示すように単
接合ＳＱＵＩＤ量子化器７４である。単接合量子化器７
４は一本のライン上に逆極性のアップカウントとダウン
カウント電圧パルスを発生し、ライン７６上におけるア
ナログ電圧値を正と負にするようになっている。双方向
２進５カウンタ３４のＬＳＢＳＱＵＩＤフリップフロッ
プ３６の場合、量子化器７４の一本の出力ラインがイン
ダクタンス６０のセンタータップ端子に付加され、一方
、インダクタンス６２のセンタータップ端子はアースさ
れる。

単接合量子化器７４は、ジョセフソン接合７８、インダ
クタンス８０、および抵抗器８２が共に接続されること
によって一つの超電導ループを構成する。インダクタン
ス８０の一端子はジョセフソン接合７８の一端子に接続
され、インダクタンス８０の他方の端子は抵抗器８２の
一端子に接続され、抵抗器８２の他方の端子はジョセフ
ソン接合７８の他方端子に接続される。ジョセフソン接
合７８、と抵抗器８２間の端子はアースされ、インダク
タンス８０と抵抗器８２間の端子はアナログ信号を受取
る。アップカウント／ダウンカウント信号はインダクタ
ンス８０とジョセフソン接合７８間の端子から２進カウ
ンタへ出力され、抵抗器８４を介してカウンタへ印加さ
れる。

単接合ＳＱＵＩＤ量子化器７４はジョセフソン接合の交
流効果を利用して、アナログ電流でなくアナログ電圧を
デジタル化する。電圧がジョセフソン接合に印加される
場合、同接合に横切って交流が発生する。同電流の周波
数は電圧の大きさに依存するため、サンプリング間隔中
の平均電圧は交流の周波数をその時間間隔にわたってカ
ウントすることによってデジタル化することができる。

同様にして、本発明による高速、高精度の超電導Ａ／Ｄ
計数変換器はそれぞれのサンプリング間隔の終りにカウ
ンタの内容を読取るための手段を備えている。カウンタ
の内容を読取るための一つの方法は１個のトグリング量
子化器１２０と２個の双方向２進カウンタ３４（第５図
に図示する）を活用することである。量子化器１２０は
それぞれのサンプリング間隔の終りに２個のカウンタど
うしの間をトグルすることによってカウンタＢがカウン
ト中にカウンタＡを読取ることができるようにし、また
逆の場合は逆となるようにすることである。アダー（図
示せず）が上記２個のカウンタの出力を結合する。

トゲリグ量子化器１２０は、４個のジョセフソン接合５
２．５４．５６．５８と４接合ＳＱＵＩＤフリップフロ
ップ３６の２個のインダクタンス６０．６２と、第１と
第２の抵抗器１２２を備える。第１の抵抗器１２２の一
端子はインダクタンス６０のセンタータップ端子に接続
され、第２の端子１２２の一端子はインダクタンス６２
のセンタータップ端子に接続され、抵抗器１２２の他方
端子は共に接続される。ライン１２４上のアナログ信号
は巻線１２６を経てインダクタンス６０．６２ヘトラン
ス結合される。ライン１２８上の一定ゲート電流は２個
の抵抗器１２２間の端子において量子化器内へ注入され
る。

カランたＡはジョセフソン接合５２．５６間の端子をア
ースすることによってカウント用に選択され、カウンタ
Ｂはジョセフソン接合５４．５８間の端子をアースする
ことにってカウント用に選択される。ゲート電流はアー
ス端子を有する２個のジョセフソン接合内を流れること
によって２個のジョセフソン接合がアナログ電流により
スイッチングできるようになっている。量子化器を流れ
るゲート電流を時間の関数として示すダイアグラムが第
６図に示されている。電流ＡとＢが等しい、クロスオー
バー点で一方又は他方のカウンタがパルスを受取るため
にトグル中に情報が失われることはない。

カウンタＡが選択されると、アナログ電流中の正の増分
変化によってジョセフソン接合５２を横切ってアップカ
ウント電圧パルスが発生し、負の増分変化によってジョ
セフソン接合５６を横切ってダウンカウント電圧パルス
が発生する。カウンタＢが選択されると、アナログ電流
の正の増分変化によってジョセフソン接合５４を横切っ
てアンプカウント電圧パルスが発生し、負の増分変化に
によってジョセフソン接合５８を横切ってダウンカウン
ト電圧パルスが発生する。アップカウント信号はインダ
クタンス６０とジョセフソン接合５２間の端子からカウ
ンタＡに出力され、インダクタンス６０とジョセフソン
接合５４間の端子からカウンタＢへ出力される。ダウン
カウント信号はインダクタンス６２とジョセフソン接合
５６間の端子からカウンタＡへ出力され、インダクタン
ス６２とジョセフソン接合５８間の端子からカウンタＢ
へ出力される。

２進カウンタ３４の内容を読取るためのもう一つの手段
は第７図に示すような可変ヒステリシス量子化器１３０
を活用することである。可変ヒステリシス量子化器１３
０は、読取り期間中における電圧パルスの発生を抑止し
、アナログ信号内における変化を逸することなくカウン
タに読取らせる。可変ヒステリシス量子化器１３０は２
重接合ＳＱＵＩＤ量子化器３２の２個のジョセフソン接
合４０，４２と一つのセンタータップインダクタンス１
３２とを備えている。それぞれのジョセフソン接合４０
．４２の一端子は、インダクタンス１３２の異なる端の
端子へ接続され、各ジョセフソン接合４０．４２の他方
端子はアース接続されている。ライン４６上の一定のゲ
ート電流は変調器１３４により変調され、その際、変調
されたゲート電流はインダクタンス１３２のセンタータ
ップ端子内へ注入される。ライン３８上のアナログ信号
は巻線４８を経てインダクタンス１３２ヘトランス結合
される。

インダクタンス１３２は大きいため、量子化器１３０が
βＬ＞ｘ　（但し、βＬは２ｘＬＩｃ／Φ０として定義
され、Ｌは量子化器１３０のインダクタンスであり、Ｉ
ｃはジョセフソン接合４０．４２の臨界電流であり、Φ
０は磁束量子である。

量子化器１３０のヒステリシスは変調されたゲート電流
により制御され、その際小さなゲート電流は大きなヒス
テリシスをつくりだし、大きなゲート電流は小さなヒス
テリシスをつくりだすようになっている。

第８図と第９図に示すように、サンプリング間隔中に、
小さなヒステリシスによって量子化器がアップカウント
とダウンカウント信号を双方向２進カウンタ３４へ出力
することが可能になる。サンプリング間隔の終りに、ヒ
ステリシスは急速に増加してそれ以上の余分の電圧パル
スの発生を抑止する。この読取り期間中、カウンタのビ
ットはＬＳＢから開始して順次読取られる。読取り期間
中のアナログ信号の変化は何れも磁束として量子化器ル
ープ内にストアされる。量子化器ヒステリシスは、その
後減少し、電圧パルスの発生が再開される。ヒステリシ
スを緩慢に減少させることによって、量子化器からの出
力パルス列は第９図に示すように若干圧縮される。この
ため、量子化器は新たなパルスを出力すると共に読取り
期間中に量子化器内にストアされていたパルスを回復す
ることができる。

本発明のもう一つの例では、ＳＱＵＩＤフリツプフロツ
プは第１０図に示すような接地形３接合ＳＱＵＩＤフリ
ップフロップ２９０である。それぞれの接地形３接合Ｓ
ＱＵＩＤフリップフロップ２９０は２個のインダクタン
ス２６０．２６２と接地形４接合ＳＱＵＩＤフリップフ
ロップ２３６の２個のジョセフソン接合２５４．２５８
を備える。同様に、３接合ＳＱＵＩＤフリップフロップ
２９０も第３のジョセフソン接合２９２と、第１と第２
の抵抗器２９４と分流器２９６を備える。

第１の抵抗器２９４の一端子は、インダクタンス２６０
の他方端子に接続され、第２の抵抗器２９４の一端子は
インダクタンス２６２の他方端子へ接続され、第１と第
２の抵抗器２９４の他方端子は共に接続される。分流器
２９６の一端子とジョセフソン接合２９２の一端子は第
１の抵抗器２９４とインダクタンス２６０間の端子に接
続され、分流器２９６の他方端子とジョセフソン接合２
９２の他方端子とは第２抵抗器２９４とインダクタンス
２６２間の端子に接続される。一定のゲート電流が第１
と第２の抵抗器２９４間の端子の３接合ＳＱＵＩＤフリ
ップフロップ２９０内へ注入される。

第１の抵抗器２９４とインダクタンス２６０間の端子は
先行する３接合ＳＱＵＩＤフリップフロップ２９０から
キャリー信号を受取るか、あるいは３接合５ＱｔＪＩＤ
フリップフロップがＬＳＢフリップフロップである場合
、量子化器からアップカウント信号を受取る。第２の抵
抗器２９４とインダクタンス２６２間の端子はダウンカ
ウント又はボロー信号を受取る。キャリーとボローの信
号は４接合ＳＱＵＩＤフリップフロップ２３６の場合の
如く、後続の３接合ＳＱＵＩＤフリップフロップ２９０
へ出力される。

３接合ＳＱＵＩＤフリップフロップ２９０の場合、ジョ
セフソン接合２５４．２５８は４接合ＳＱＵＩＤフリッ
プフロップ２３６の場合の如く、動作し、ジョセフソン
接合２９２はジョセフソン接合２５２．２５６と取って
代わる。ジョセフソン接合２９２は正負何れか一方にパ
ルス発振することによって２個のジョセフソン接合の動
作を実行する。ジョセフソン接合２９２はゲート電流を
何ら粗搬送せず、ただ電流を循環させるだけであるから
、ジョセフソン接合２９２の臨界電流は他の２個のジョ
セフソン接合２５４．２５８のそれより少ないほぼ６０
％となるはずである。

更にもう一つの本発明の実施例では、量子化器とＬＳＢ
４接合ＳＱＵＩＤフリップフロップが組合わされて一つ
余分の感度ビットを備えた一個の４接合ＳＱＵＩＤ量子
化器３００を提供するようになっている。第１１図に示
す如く、４接合ＳＱＵＩＤ量子化器３００は４個のジョ
セフソン接合２５２．２５４．２５６．２５８と接地形
４接合ＳＱＵＩＤフリップフロップ２３６の分流器２６
４を備える。同様にして、４接合ＳＱＵＩＤ量子化器３
００は２個のセンタータップインダクタンス３０２．３
０４と１個のインダクタンス３０６を備えている。それ
ぞれのジョセフソン接合２５２．２５４の一端子は異な
る端のインダクタンス３０２端子に接続され、それぞれ
のジョセフソン接合２５６．２５８の一端子は異なる端
のインダクタンス３０４端子に接続される。ジョセフソ
ン接合２５２．２５６の他方端子は共に接続され、ジョ
セフソン接合２５４．２５８の他方端子は共に接続され
る。

本発明のＡ／Ｄ変換器はＡ／Ｄ変換速度がすこぶる高速
なことと、デバイスカウントが低いことを含めて多くの
利点を備えている。これらの利点は４接合ＳＱＵＩＤフ
リップフロップがカウンタの段の２進状態とカウンタの
双方向遷移に伝播の双方を制御することができる能力に
よるものである。通常の場合この論理を処理するゲート
は所要速度では動作することはできない。それ故、論理
ゲートを除去することによって極度に高速のカウンタが
得られ、１０ピコセカンド毎に１力ウント以上の速度で
、即ちＩ　Ｑ　ＯＧＨｚのカウント速度でカウントアツ
プ、カウントダウンをすることが可能になる。また論理
ゲートを除去するとデバイスカウントも小さくなり、信
頼性は著しく向上し消費電力とコストは少なくなる。

以上より、本発明は超電導アナログ、デジタル変換器分
野で著しく前進を示すことが理解できよう。これまで本
発明の好ましい実施例を幾つか示し解説してきたが、本
発明の精神と範囲を逸脱せずに他の適応と変更を施こす
ことが可能なことも明らかであろう。

【図面の簡単な説明】

第１図は単接合ＳＱＵＩＤデバイスの回路線図、第２図
は単接合ＳＱＵＩＤについて磁束を注入電流の関数とし
てグラフ化した図、 第３Ａ図は、浮動式４接合ＳＱＵＩＤを有する高速・高
精度超電導Ａ／Ｄ変換器の回路線図、第３Ｂ図は、接地
形４接合ＳＱＵＩＤを有する高速・高精度の超電導Ａ／
Ｄ変換器の回路線図、第４図は単接合ＳＱＵＩＤ量子化
器の回路線図、第５図は１個のトグリング量子化器と２
個の双方向カウンタの回路線図、 第６図はトグリング量子化器内を流れる電流を時間の関
数として示す線図、 第７図は可変ヒステリシス量子化器の回路線図、第８図
は可変ヒステリシス量子化器のヒステリシスを時間の関
数として示す線図、 第９図は可変ヒステリシス量子化器により発生させられ
る電圧パルスを時間の関数として示す線図、 第１０図は単接合ＳＱＵＩＤフリツプフロツプの回路線
図、 第１１図は、４接合ＳＱＵＩＤ量子化器の回路線図。 ５２．５４．５６．５８．１２０・・・ジョセフソン接
合、１４．１６２・・・インダクタンス、１０・・・単
接合ＳＱＵＩＤ、１６・・・電流源、３６・・・４接合
ＳＱＵＩＤフリップフロンブ、３４・・・２進カウンタ
、２３２・・・量子化器、６０．６２・・・センタータ
ップ付インダクタンス、６４・・・分流器、６８・・・
電圧源、７１・・・磁束バイアスライン。 量子化器正側電圧（ｍＶ） ＦＩＧ。 ０ ６Ｕリ ドＩＧ。 ＋１ 手 続 補 正 書 （方式〉 １、事件の表示 平底２年特許願第２１４４５２号 ３、補正をする者 事件との関係

Claims (1)

1. 【特許請求の範囲】 １、超電導量子干渉デバイス（ＳＱＵＩＤ）量子化器と
   、 可変アナログ信号を上記ＳＱＵＩＤ量子化器へ印加する
   手段と、最下位ビット（ＬＳＢ）から最上位ビット（Ｍ
   ＳＢ）へカスケード構成で共に接続された４接合ＳＱＵ
   ＩＤフリップフロップを複数段備える双方向２進カウン
   タと、より成り、 上記量子化器が上記アナログ信号値の増減につきアップ
   カウントとダウンカウント電圧パルスを発生し、 上記双方向２進カウンタが電圧パルスを代数的にカウン
   トし、アップカウントパルスを受取った時に２進カウン
   トを増加させ、ダウンカウントパルスを受取った時に２
   進カウントを減少させる超電導計数アナログ・デジタル
   変換器。 ２、それぞれの４接合ＳＱＵＩＤフリップフロップが、
   第１、第２、第３および第４のジョセフソン接合と、第
   １と第２のセンタータップインダクタンスと、 上記４接合ＳＱＵＩＤフリップフロップに対して一定の
   ゲート電流を供給する手段と、を備え、 それぞれの４接合ＳＱＵＩＤフリップフロップが双安定
   論理回路であって、循環電流の方向が回路の状態を決定
   し、 カップカウントパルスがフリップフロップ間を脈動し、
   各段の２進状態を変化させ、もし当該段の初期状態が“
   １”である場合にはキャリーパルスを発生し、もし当該
   段の初期状態が“０”であるば、ボローパルスを生成す
   る請求項１の超電導計数アナログデジタル変換器。 ３、第１と第２のジョセフソン接合の各々の一端が第１
   のインダクタンスの異なる端の一端子に接続され、第３
   と第４のジョセフソン接合の各々の一端子が第２のイン
   ダクタンスの異なる端の端子に接続され、 第１と第３のジョセフソン接合の他方端子が共に接続さ
   れ、 第２と第４のジョセフソン接合の他方端子が共に接続さ
   れ、 ゲート電流が第１と第３のジョセフソン接合間の端子で
   それぞれのＳＱＵＩＤフリップフロップ内へ注入される
   請求項２の超電導計数アナログデジタル変換器。 ４、上記複数の４接合ＳＱＵＩＤフリップフロップの段
   が電気的に流動する形式の請求項１の超電導アナログ・
   デジタル計数変換器。 ５、上記複数の４接合ＳＱＵＩＤフリップフロップの段
   が電気的にアースされる請求項１の超電導アナログ・デ
   ジタル計数変換器。 ６、４接合ＳＱＵＩＤフリップフロップがＬＳＢフリッ
   プフロップである場合に、第１のインダクタンスのセン
   タータップ端子が先行する４接合ＳＱＵＩＤフリップフ
   ロップからキャリーパルスを受取るか、量子化器からア
   ップカウントパルスを受取り、４接合ＳＱＵＩＤフリッ
   プフロップがＬＳＢフリップフロップの場合に、第２の
   インダクタンスのセンタータップ端子が先行する４接合
   ＳＱＵＩＤフリップフロップからボローパルスを受取る
   か、量子化器からダウンカウントパルスを受取り、キャ
   リーパルスが第１のインダクタンスと第２のジョセフソ
   ン接合間の端子から後続の４接合ＳＱＵＩＤフリップフ
   ロップへ出力され、ボローパルスが第２のインダクタン
   スと第４のジョセフソン接合間の端子から後続の４接合
   ＳＱＵＩＤフリップフロップへ出力される請求項２の超
   電導計数のアナログ・デジタル変換器。 ７、一つの４接合ＳＱＵＩＤフリップフロップ“０”を
   表示中に、アップカウントもしくはキャリーパルスが第
   ３のジョセフソン接合をしてパルス発振させ、ダウンカ
   ウントもしくはボローパルスが第４のジョセフソン接合
   をしてパルス発振させボローパルスを後続のＳＱＵＩＤ
   フリップフロップへ出力させ、 一つのＳＱＵＩＤフリップフロップが“１”を表示中に
   、アップカウント又はキャリーパルスが第２のジョセフ
   ソン接合をしてパルス発振させ、 キャリーパルスを後続のＳＱＵＩＤフリップフロップへ
   出力させ、 一つのダウンカウント又はボローパルスが第１のジョセ
   フソン接合をしてパルス発振させる請求項２の超電導計
   数アナログ・デジタル変換器。 ８、更に、それぞれのジョセフソン接合の端子を横切っ
   て接続された分流器を備えることによってそれぞれの４
   接合ＳＱＵＩＤフリップフロップがノンラッチングモー
   ドで動作する請求項２の超電導計数アナログ・デジタル
   変換器。 ９、更に、それぞれのＳＱＵＩＤフリップフロップ内に
   磁束バイアス電流を誘導する手段を備える請求項２の超
   電導計数アナログ・デジタル変換器。 １０、量子化器が２重接合ＳＱＵＩＤ量子化器であって
   、 第１と第２のジョセフソン接合と、 センタータップインダクタンスと、 同インダクタンスのセンタータップ端子に一定のゲート
   電流を供給する手段と、を備え、アナログ電流の正の増
   分変化によって第１のジョセフソン接合を横切ってアッ
   プカウント電圧パルスが発生し、アナログ電流の負の増
   分変化によって第２のジョセフソン接合を横切って同一
   極性のダウンカウント電圧パルスが発生する請求項１の
   超電導計数アナログ・デジタル変換器。 １１、量子化器が単接合ＳＱＵＩＤ量子化器であって、 一個のジョセフソン接合と、 一個のインダクタンスと、を備え、 正のアナログ電圧によって上記ジョセフソン接合を横切
   ってアップカウント電圧パルスが発生し、負のアナログ
   電圧によってジョセフソン接合を横切って逆極性のダウ
   ンカウント電圧パルスが発生する請求項１の超電導計数
   アナログ・デジタル変換器。 １２、最下位ビット（ＬＳＢ）から最上位ビット（ＭＳ
   Ｂ）へカスケード構成で共に接続された複数段の浮動式
   ４接合超電導量子干渉デバイス（ＳＱＵＩＤ）フリップ
   フロップを備え、双方向２進カウンタがアップカウント
   とダウンカウントの電圧パルスを代数的にカウントし、
   アップカウントパルスを受け取った時２進カウントを増
   加し、ダウンカウントパルスを受取った時に２進カウン
   トを減少させる、アップカウントならびにダウンカウン
   ト電圧パルスをカウントするための超電導双方向２進カ
   ウンタ。 １３、各浮動式４接合ＳＱＵＩＤフリップフロップが、 第１、第２、第３、および第４のジョセフソン接合と、 第１と第２のセンタータップインダクタンスと、 ４接合ＳＱＵＩＤフリップフロップに対して一定の非接
   地ゲート電流を供給する手段と、を備え、 それぞれの４接合ＳＱＵＩＤフリップフロップが双安定
   論理回路であって、循環電流の方向が回路の状態を決定
   し、 アップカウントパルスがフリップフロップ間を脈動し、
   各段の２進状態を変化させ、当該段の初期状態が“１”
   の場合にキャリーパルスを発生し、ダウンカウントパル
   スがフリップフロップ間を脈動し、各段の２進状態を変
   化させ、当該段の初期状態が“０”である場合にボロー
   パルスを発生する請求項１２の超電導双方向２進カウン
   タ。 １４、可変ヒステリシス超電導量子干渉デバイス（ＳＱ
   ＵＩＤ）量子化器と、 可変アナログ信号を上記ＳＱＵＩＤ量子化に印加する手
   段と、 ２進カウンタと、を備え、 量子化器がアナログ信号の値を増減するためにアップカ
   ウントとダウンカウントの電圧パルスを発生し、２進カ
   ウンタが電圧パルスを代数的にカウントし、 アップカウントパルスを受取った時に２進カウントを増
   加し、ダウンカウントパルスを受取った時に２進カウン
   トを減少させ、 量子化器のヒステリシスが制御され、小さなヒステリシ
   スが量子化器をしてアップカウントとダウンカウントパ
   ルスをして２進カウンタへ出力させ、 大きなヒステリシスが電圧パルスの発生を抑止し、カウ
   ンタの読取り期間を提供する超電導計数アナログ・デジ
   タル変換器。 １５、可変ヒステリシス量子化器が、 第１と第２のジョセフソン接合と、 センタータップインダクタンスと、 可変ゲート電流を量子化器へ供給する手段と、を備え、 量子化器のヒステリシスがゲート電流により制御される
   請求項１４の超電導計数アナログ・デジタル変換器。 １６、ＳＱＵＩＤ量子化器と、 ＳＱＵＩＤ量子化器のヒステリシスを変化させる手段と
   、を備え、 小さなヒステリシスが量子化器をしてアップカウントと
   ダウンカウント電圧パルスを発生させ、大きなヒステリ
   シスが電圧パルスの発生を抑止する可変ヒステリシス超
   電導量子干渉デバイス（ＳＱＵＩＤ）量子化器。 １７、トグリング超電導量子干渉デバイス（ＳＱＵＩＤ
   ）量子化器と、 可変アナログ信号をＳＱＵＩＤ量子化器へ印加する手段
   と、 第１と第２の２進カウンタと、から成り、 量子化器がアナログ信号の値を増減させるためのアップ
   カウントとダウンカウント電圧パルスを発生し、２進カ
   ウンタが電圧パルスを代数的にカウントし、アップカウ
   ントパルスを受取った時に２進カウントを増加し、ダウ
   ンカウントパルスを受取った時に２進カウントを減少し
   、量子化器がそれぞれのサンプリング間隔の終りに２個
   のカウンタ間でトグルすることによって一方のカウンタ
   がカウント中に他方のカウンタが読取り可能になった超
   電導計数アナログ・デジタル変換器。 １８、トグリング量子化器が 第１、第２、第３、および第４のジョセフソン接合と、 第１および第２のセンタータップインダクタンスと、 上記２個のインダクタンスのセンタータップ端子どうし
   の間に直列に接続された２個の抵抗器と、 一定のゲート電流を２個の抵抗器間の端子内へ注入する
   手段と、から成り、 第１のカウンタが第１と第３のジョセフソン接合間の端
   子をアースさせることによってセレクトされてカウント
   し、第２のカウンタが第２と第４のジョセフソン接合間
   の端子をアースさせることによってセレクトされてカウ
   ントし、第１のカウンタがセレクトされてカウントする
   時、アナログ信号の正の増分変化によって第１のジョセ
   フソン接合を横切ってアップカウント電圧パルスが発生
   し、負の増分変化によって第３のジョセフソン接合を横
   切るダウンカウント電圧パルスが発生し、第２のカウン
   タがセレクトされてカウントする際、アナログ信号の正
   の増分変化によって第２のジョセフソン接合を横切って
   アップカウント電圧パルスが発生し、負の増分変化によ
   って第４のジョセフソン接合を横切ってダウンカウント
   電圧パルスが発生する請求項１７の超電導計数アナログ
   ・デジタル変換器。 １９、２分岐ＳＱＵＩＤ量子化器と、 ２分岐間をトグルする手段と、から成るトグリング超電
   導量子干渉（ＳＱＵＩＤ）量子化器。 ２０、第１、第２、第３、および第４のジョセフソン接
   合と、 第１と第２のセンタータップインダクタンスと、 上記２個のインダクタンスのセンタータップ端子どうし
   の間に直列に接続された２個の抵抗器と、 上記２個の抵抗器間の端子内へ一定のガード電流を注入
   する手段と、 可変アナログ信号を量子化器へ印加する手段と、から成
   り、 第１カウンタが第１と第３のジョセフソン接合間の端子
   をアースさせることによってセレクトされてカウントし
   、第２のカウンタが第２と第４のジョセフソン接合間の
   端子をアースさせることによってセレクトされてカウン
   トし、第１のカウンタがセレクトされてカウントする際
   、アナログ信号の正の増分変化によって第１のジョセフ
   ソン接合を横切ってアップカウント電圧パルスが発生し
   、負の増分変化によって第３のジョセフソン接合を横切
   ってダウンカウント電圧パルスが発生し、 第２のカウンタがセレクトされてカウントする際、アナ
   ログ信号の正の増分変化によって第２のジョセフソン接
   合を横切ってアップカウント電圧パルスが発生し、負の
   増分変化によって第４のジョセフソン接合を横切ってダ
   ウンカウント電圧パルスが発生するようになった第１と
   第２の２進カウンタ間をトグルするためのトグリング超
   電導量子干渉（ＳＱＵＩＤ）量子化器。