JP2590313B2 - 両方向計数器を有する超伝導アナログ−デジタル変換器及び両方向計数器 - Google Patents
両方向計数器を有する超伝導アナログ−デジタル変換器及び両方向計数器Info
- Publication number
- JP2590313B2 JP2590313B2 JP61053519A JP5351986A JP2590313B2 JP 2590313 B2 JP2590313 B2 JP 2590313B2 JP 61053519 A JP61053519 A JP 61053519A JP 5351986 A JP5351986 A JP 5351986A JP 2590313 B2 JP2590313 B2 JP 2590313B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- stage
- state
- counting
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は高性能アナログ−デジタル（A/D）変換器に
関し、更には詳細には超伝導ジョセフソン接合素子を用
いるA/D変換技術に関する。
関し、更には詳細には超伝導ジョセフソン接合素子を用
いるA/D変換技術に関する。
（従来の技術） 軍用、商用の両方において、高機構A/D変換器が望ま
れている。A/D変換器の性能を測る二つの重要な物差し
は、速度、即ち秒毎に変換されるサンプルのサンプリン
グ速度と、アナログ信号によって検出することができる
変化の最小増加分によって測定される分解能とである。
多くの応用において、高サンプリング速度と高分解能と
が要求される。半導体回路を使用する従来の技術は、こ
の要求を満足しなかった。
れている。A/D変換器の性能を測る二つの重要な物差し
は、速度、即ち秒毎に変換されるサンプルのサンプリン
グ速度と、アナログ信号によって検出することができる
変化の最小増加分によって測定される分解能とである。
多くの応用において、高サンプリング速度と高分解能と
が要求される。半導体回路を使用する従来の技術は、こ
の要求を満足しなかった。
ジョセフソン接合を使用するA/D変換器は、技術文献
に記載されている。John P.Hurrell等はこのような技術
の一つを“Analog-to-Digital Conversion with Unlatc
hed SQUID's,"IEEE Transactions on Electron Devices
出版、Vol,ED-27,No,10,pp.1887-96（1980年10月）にお
いて記述した。SQUIDはSuperconducting Quantum Inter
ference Device（超伝導量子干渉素子）の頭字語であ
る。
に記載されている。John P.Hurrell等はこのような技術
の一つを“Analog-to-Digital Conversion with Unlatc
hed SQUID's,"IEEE Transactions on Electron Devices
出版、Vol,ED-27,No,10,pp.1887-96（1980年10月）にお
いて記述した。SQUIDはSuperconducting Quantum Inter
ference Device（超伝導量子干渉素子）の頭字語であ
る。
A/D変換器に使用されるSQUIDの動作原理は、このHurr
ell等の文献に詳細に説明されているので、ここでは簡
単な説明のみが行われる。同様に、ジョセフソン接合の
動作の理論は、現在広く知られており、多くに技術文献
のメインテーマである。例えば、B.D.Josephson,“Supe
rcurrents through Barriers,"Advan.Phys.,Vol.14,pp.
419-51（1965）および上掲のHurrell等の文献に引用さ
れた他の文献を参照せよ。
ell等の文献に詳細に説明されているので、ここでは簡
単な説明のみが行われる。同様に、ジョセフソン接合の
動作の理論は、現在広く知られており、多くに技術文献
のメインテーマである。例えば、B.D.Josephson,“Supe
rcurrents through Barriers,"Advan.Phys.,Vol.14,pp.
419-51（1965）および上掲のHurrell等の文献に引用さ
れた他の文献を参照せよ。
ジョセフソン接合は、零から急速に電流が増大する
が、素子間にかかる電圧にこれに対応する増大がないと
いう領域を含む電流−電圧特性を有する。SQUIDは、一
つ以上のジョセフソン接合と、一つ以上のインダクタン
スを横切って接続されたジョセフソン接合を含む。電流
がインダクタンスの一方の端部に注入され、他方の端部
が接地された場合に得られる特性が、Hurrell等の文献
に詳細に説明されているようにA/D変換器の基礎を与え
る。
が、素子間にかかる電圧にこれに対応する増大がないと
いう領域を含む電流−電圧特性を有する。SQUIDは、一
つ以上のジョセフソン接合と、一つ以上のインダクタン
スを横切って接続されたジョセフソン接合を含む。電流
がインダクタンスの一方の端部に注入され、他方の端部
が接地された場合に得られる特性が、Hurrell等の文献
に詳細に説明されているようにA/D変換器の基礎を与え
る。
単一接合SQUIDの最も適した特性は、A/D変換器の観点
からは、SQUID内の磁束と注入電流の値との間の関係に
あると考えられる。この磁束と電流との関係は、選ばれ
た回路パラメータに依存する多価関数である。この関係
の最も重要な点は、電流が、小さいが正確に繰り返され
る増加量毎に増加する際に常に、磁束が小さな量子ごと
に変化するとういうことにある。磁束のこの量子は、小
さいが測定可能な電圧パルスを接合に発生する。電流が
減少した時に、正の極性の磁束が、電流の各正確な減少
量毎に生成され、正の極性の対応する電圧パルスがジョ
セフソン接合に発生される。
からは、SQUID内の磁束と注入電流の値との間の関係に
あると考えられる。この磁束と電流との関係は、選ばれ
た回路パラメータに依存する多価関数である。この関係
の最も重要な点は、電流が、小さいが正確に繰り返され
る増加量毎に増加する際に常に、磁束が小さな量子ごと
に変化するとういうことにある。磁束のこの量子は、小
さいが測定可能な電圧パルスを接合に発生する。電流が
減少した時に、正の極性の磁束が、電流の各正確な減少
量毎に生成され、正の極性の対応する電圧パルスがジョ
セフソン接合に発生される。
単一接合SQUIDのこの特定はHurrell等の上掲の文献に
記述されたA/D変換器の基礎を形成する。アナログから
デジタル形式に変換される信号は変動電流として単一接
合SQUIDに導入される。電流が所定の増加分毎に増大あ
るいは減少する各時間毎に、測定可能な電圧パルスが接
合に発生する。この様にして、単一接合SQUIDが量子化
器として機能する。得られたパルスは次に一つ以上の計
数器によって検出され、計数される。この構成の主要な
利点は、ほとんど完全な直線性を有していることにあ
る。他の利点は感度である。分解能を決める電流増加分
は極めて小さくすることができる。磁束量子はたった2.
07×10-15weberであり、電流増加分はこの値を（ヘンリ
ーの単位で測定された）負荷インダクタンス値で割るこ
とにより与えられる。
記述されたA/D変換器の基礎を形成する。アナログから
デジタル形式に変換される信号は変動電流として単一接
合SQUIDに導入される。電流が所定の増加分毎に増大あ
るいは減少する各時間毎に、測定可能な電圧パルスが接
合に発生する。この様にして、単一接合SQUIDが量子化
器として機能する。得られたパルスは次に一つ以上の計
数器によって検出され、計数される。この構成の主要な
利点は、ほとんど完全な直線性を有していることにあ
る。他の利点は感度である。分解能を決める電流増加分
は極めて小さくすることができる。磁束量子はたった2.
07×10-15weberであり、電流増加分はこの値を（ヘンリ
ーの単位で測定された）負荷インダクタンス値で割るこ
とにより与えられる。
単一接合SQUID量子化器から発生されたパルスの検出
および記録のための簡単な二段計数器が同様にHurrell
等の上掲の文献に記述されている。この記述された計数
器は単一方向二段型であり、計数素子として機能する二
接合SQUIDを使用している。この二接合SQUIDは２つのジ
ョセフソン接合とセンタータップされた一つのインダク
タンスとから構成されている。インダクタンスの端部端
子は各ジョセフソン接合の一方の端子に接続されてお
り、ジョセフソン接合の他方の端子は一緒にグランド接
続されている。磁束バイアス電流（制御電流）はインダ
クタンスを横切って注入され、ゲート電流はインダクタ
ンスのセンタータップに注入される。
および記録のための簡単な二段計数器が同様にHurrell
等の上掲の文献に記述されている。この記述された計数
器は単一方向二段型であり、計数素子として機能する二
接合SQUIDを使用している。この二接合SQUIDは２つのジ
ョセフソン接合とセンタータップされた一つのインダク
タンスとから構成されている。インダクタンスの端部端
子は各ジョセフソン接合の一方の端子に接続されてお
り、ジョセフソン接合の他方の端子は一緒にグランド接
続されている。磁束バイアス電流（制御電流）はインダ
クタンスを横切って注入され、ゲート電流はインダクタ
ンスのセンタータップに注入される。
Hurrell等の文献に開示されるA/D変換においては、単
一接合SQUID量子化器のインダクタンスとジョセフソン
接合との一方の接続部は、二段計数器を構成する第１段
の計数素子のインダクタンスのセンタータップに接続さ
れており、単一接合SQUID量子化器のインダクタンスと
ジョセフソン接合との他方の接続部が、グランド接続さ
れている。これによって、二段計測器を構成する第一段
の計数素子のインダクタンスのセンタータップとグラン
トとの間で、単一接合SQUID量子化器のジョセフソン接
合に発生する電圧を受けるよう両者が接続されている。
二段計数器を構成する第一段の二接合SQUID計数素子の
インダクタンスと一方のジョセフソン接合との接続部
が、第二段の二接合SQUID計数素子のインダクタンスの
センタータップに接続されている。これによって、二段
計数器を構成する第二段の計数素子のインダクタンスの
センタータップとグラントとの間で、第一段の計数素子
の一方のみのジョセフソン接合を横切って発生する電圧
を受けるように両者が接続されている。
一接合SQUID量子化器のインダクタンスとジョセフソン
接合との一方の接続部は、二段計数器を構成する第１段
の計数素子のインダクタンスのセンタータップに接続さ
れており、単一接合SQUID量子化器のインダクタンスと
ジョセフソン接合との他方の接続部が、グランド接続さ
れている。これによって、二段計測器を構成する第一段
の計数素子のインダクタンスのセンタータップとグラン
トとの間で、単一接合SQUID量子化器のジョセフソン接
合に発生する電圧を受けるよう両者が接続されている。
二段計数器を構成する第一段の二接合SQUID計数素子の
インダクタンスと一方のジョセフソン接合との接続部
が、第二段の二接合SQUID計数素子のインダクタンスの
センタータップに接続されている。これによって、二段
計数器を構成する第二段の計数素子のインダクタンスの
センタータップとグラントとの間で、第一段の計数素子
の一方のみのジョセフソン接合を横切って発生する電圧
を受けるように両者が接続されている。
Hurrell等の文献に説明されるように、磁束バイアス
電流が適当に選ばれ制御される場合は、二接合SQUID回
路は双安定である。基本的には、二つの安定状態の各々
において、接合およびインダクタンスの両方を流れる循
環電流の成分が回路に依存する。循環電流成分の方向は
回路の状態を決める。ゲート電流がしきい値を越えた瞬
間に、ジョセフソン接合の一つが電圧パルスを発生し、
循環電流の方向が反転する。ゲート電流に与えられる一
連のパルスはSQUIDの状態を切り換え、即ち反転する。
この原理で動く複数の回路を直列につないで、量子化器
からの複数のパルスを二進法で計数するようにすること
ができる。
電流が適当に選ばれ制御される場合は、二接合SQUID回
路は双安定である。基本的には、二つの安定状態の各々
において、接合およびインダクタンスの両方を流れる循
環電流の成分が回路に依存する。循環電流成分の方向は
回路の状態を決める。ゲート電流がしきい値を越えた瞬
間に、ジョセフソン接合の一つが電圧パルスを発生し、
循環電流の方向が反転する。ゲート電流に与えられる一
連のパルスはSQUIDの状態を切り換え、即ち反転する。
この原理で動く複数の回路を直列につないで、量子化器
からの複数のパルスを二進法で計数するようにすること
ができる。
（発明が解決しようとする問題点） SQUID A/D変換が基づくこの論理はHurrell等によって
すでに述べられているが、彼等の素子はいくつかの点で
理想的ではない。第１に、Hurrell等の量子化器は、単
一接合のSQUIDを使用しており、変換される信号の変化
方向に依存して、二つの異なる極性のパルスが発生され
る。第２に、開示された関連の計数器は、例えば電流の
上昇には応じるが減少には応じないで、一種類のパルス
計数することができる単一方向二進スケーラのみであ
る。実用となるためには、電流の減少回数を記録するた
めの、反対極性のパルスを検出することのできるもう一
つの計数器が必要とされる。二つの計数器内の値は、次
に各サンプルのデジタル値が発生した時に減算される必
要がある。明らかに、この二つの計数器を必要とするこ
とによる複雑化が除去され、両方向に変化する入力信号
から単一デジタル出力サンプルを発生することのできる
A/D変換器を提供することが望まれている。本発明はこ
の目的のために向けられている。
すでに述べられているが、彼等の素子はいくつかの点で
理想的ではない。第１に、Hurrell等の量子化器は、単
一接合のSQUIDを使用しており、変換される信号の変化
方向に依存して、二つの異なる極性のパルスが発生され
る。第２に、開示された関連の計数器は、例えば電流の
上昇には応じるが減少には応じないで、一種類のパルス
計数することができる単一方向二進スケーラのみであ
る。実用となるためには、電流の減少回数を記録するた
めの、反対極性のパルスを検出することのできるもう一
つの計数器が必要とされる。二つの計数器内の値は、次
に各サンプルのデジタル値が発生した時に減算される必
要がある。明らかに、この二つの計数器を必要とするこ
とによる複雑化が除去され、両方向に変化する入力信号
から単一デジタル出力サンプルを発生することのできる
A/D変換器を提供することが望まれている。本発明はこ
の目的のために向けられている。
（問題点を解決するための手段） 本発明は単一極性のパルスを出力する超伝導SQUID型
の両方向信号量子化器に関する。本発明の別の側面から
は、両方向単一磁束量子リップル計数器が提供される。
この計数器は量子化器を有して完成し、完全なA/D変換
器構造を提供するが、本発明の計数器は同様に他のA/D
変換への応用に使用することができる。
の両方向信号量子化器に関する。本発明の別の側面から
は、両方向単一磁束量子リップル計数器が提供される。
この計数器は量子化器を有して完成し、完全なA/D変換
器構造を提供するが、本発明の計数器は同様に他のA/D
変換への応用に使用することができる。
本発明は、量子化器として、 第１及び第２のジョセフソン接合とセンタータップさ
れた負荷インダクタンスとを有する二接合超伝導量子干
渉素子（SQUID）、及び 変化するアナログ信号電流を前記負荷インダクタンス
に加える手段であり、前記アナログ信号電流が正の方向
に変化すると前記第１の接合にアップカウント信号とし
て扱われる電圧パルスが発生され、前記アナログ信号電
流が負の方向に変化すると前記第２の接合に、第１の接
合に発生されたのと同一の極性のダウンカウント信号と
して扱われる電圧パルスが発生される、前記アナログ信
号電流を加える手段、を備え、 また、本発明は、計数器として、 前記第１および第２の接合に発生された電圧パルスを
計数する手段であり、この手段が i.複数の計数段であり、各段が双安定素子として構成さ
れたSQUIDを含み、段の状態を切り換える信号を受けと
る信号入力端子と、段が「１」状態から「０」状態に切
り換わる時にキャリー信号を出力するためのキャリー出
力端子と、段が「０」状態から「１」状態に切り換わる
時ボロウ信号を出力するボロウ出力端子とを各々有する
複数の計数段、 ii.前記アップカウント信号とダウンカウント信号とを
前記計数段の第１段へクロック信号と同期して入力する
手段、 iii.前記アップカウント信号に応答して、ある段から次
の段へキャリー信号を順次伝達させる手段、および iv.前記ダウンカウント信号に応答して、ある段から次
の段へボロウ信号を順次伝達させる手段、からなる前記
電圧パルスを計数する手段を備えている。
れた負荷インダクタンスとを有する二接合超伝導量子干
渉素子（SQUID）、及び 変化するアナログ信号電流を前記負荷インダクタンス
に加える手段であり、前記アナログ信号電流が正の方向
に変化すると前記第１の接合にアップカウント信号とし
て扱われる電圧パルスが発生され、前記アナログ信号電
流が負の方向に変化すると前記第２の接合に、第１の接
合に発生されたのと同一の極性のダウンカウント信号と
して扱われる電圧パルスが発生される、前記アナログ信
号電流を加える手段、を備え、 また、本発明は、計数器として、 前記第１および第２の接合に発生された電圧パルスを
計数する手段であり、この手段が i.複数の計数段であり、各段が双安定素子として構成さ
れたSQUIDを含み、段の状態を切り換える信号を受けと
る信号入力端子と、段が「１」状態から「０」状態に切
り換わる時にキャリー信号を出力するためのキャリー出
力端子と、段が「０」状態から「１」状態に切り換わる
時ボロウ信号を出力するボロウ出力端子とを各々有する
複数の計数段、 ii.前記アップカウント信号とダウンカウント信号とを
前記計数段の第１段へクロック信号と同期して入力する
手段、 iii.前記アップカウント信号に応答して、ある段から次
の段へキャリー信号を順次伝達させる手段、および iv.前記ダウンカウント信号に応答して、ある段から次
の段へボロウ信号を順次伝達させる手段、からなる前記
電圧パルスを計数する手段を備えている。
上述から明らかなように、本発明は高機能A/D変換器
と二進計数器の分野において重要な発展をもたらす。特
に、本発明によると、両方向に変化するアナログ入力信
号と、一対の出力端子に単一極性の出力パルスを発生
し、アナログ入力信号の増大および減少を示す超伝導量
子化器が提供される。さらに、本発明は、単一極性のア
ップカウントおよびダウンカウント信号を扱うことがで
き、累積アップカウントおよびダウンカウント信号を示
す累積された二進計数値を発生する両方向計数器を提供
する。本発明の他の特徴および利点は、添付図面ととも
に以下のより詳細な説明から明らかになろう。
と二進計数器の分野において重要な発展をもたらす。特
に、本発明によると、両方向に変化するアナログ入力信
号と、一対の出力端子に単一極性の出力パルスを発生
し、アナログ入力信号の増大および減少を示す超伝導量
子化器が提供される。さらに、本発明は、単一極性のア
ップカウントおよびダウンカウント信号を扱うことがで
き、累積アップカウントおよびダウンカウント信号を示
す累積された二進計数値を発生する両方向計数器を提供
する。本発明の他の特徴および利点は、添付図面ととも
に以下のより詳細な説明から明らかになろう。
（実施例） 図示されるように、本発明は超伝導アナログ−デジタ
ル（A/D）変換器に関する。超伝導量子干渉素子（SQUI
D）を用いるA/D変換器の原理は、上掲のHurrell等の技
術文献に記述されている。
ル（A/D）変換器に関する。超伝導量子干渉素子（SQUI
D）を用いるA/D変換器の原理は、上掲のHurrell等の技
術文献に記述されている。
第1a図は、参照番号10で示され、負荷インダクタンス
12によって接続されたジョセフソン接合からなる簡単な
単一接合SQUID回路を示す。負荷インダクタンスの一方
の端子はグランドされており、他方の端子は14で示され
る電流源に接続される。第1b図は、接合10とインダクタ
ンス12とに関係する注入電流と磁束との関係を簡単に示
している。電流が増大すると、曲線の多価部分16に到達
するまで磁束が同様に増大することが分かる。電流逆転
位置18に到達して、電流がさら増大すると、磁束は曲線
のより高いレベルにジャンプされる。この突然の磁束の
増加は小さいが測定可能な電圧パルスをジョセフソン接
合10に発生する。第1b図は完全に周期的である。換言す
ると、曲線における隣接するピーク間の電流増加は一定
であり、電流の増加によって生じる磁束の増加量も同様
に一定している。このことが超伝導素子を使用するA/D
変換器の基礎の基礎である。回路を流れる電流が降下す
ると、反対方向での磁束の増加が生じ、対応する電圧パ
ルスがジョセフソン接合10に発生する。
12によって接続されたジョセフソン接合からなる簡単な
単一接合SQUID回路を示す。負荷インダクタンスの一方
の端子はグランドされており、他方の端子は14で示され
る電流源に接続される。第1b図は、接合10とインダクタ
ンス12とに関係する注入電流と磁束との関係を簡単に示
している。電流が増大すると、曲線の多価部分16に到達
するまで磁束が同様に増大することが分かる。電流逆転
位置18に到達して、電流がさら増大すると、磁束は曲線
のより高いレベルにジャンプされる。この突然の磁束の
増加は小さいが測定可能な電圧パルスをジョセフソン接
合10に発生する。第1b図は完全に周期的である。換言す
ると、曲線における隣接するピーク間の電流増加は一定
であり、電流の増加によって生じる磁束の増加量も同様
に一定している。このことが超伝導素子を使用するA/D
変換器の基礎の基礎である。回路を流れる電流が降下す
ると、反対方向での磁束の増加が生じ、対応する電圧パ
ルスがジョセフソン接合10に発生する。
単一接合SQUIDをこの様にA/D変換器として使用するこ
とができるが、これだとアナログ電流における増大と減
少とが異なった極性のパルスによって示される。結局、
二つのタイプのパルスを検出および計数し、二つの得ら
れた累積計数値の減算を行うための更なる別の手段が設
けられる必要がある。
とができるが、これだとアナログ電流における増大と減
少とが異なった極性のパルスによって示される。結局、
二つのタイプのパルスを検出および計数し、二つの得ら
れた累積計数値の減算を行うための更なる別の手段が設
けられる必要がある。
本発明に従う超伝導A/D変換器は、量子化器を有して
いる。この量子化器は、同一の極性のアップカウントパ
ルスとダウンカウントパルスとを二つの異なった出力端
子に発生し、アナログ入力信号の増大及び減少を示す。
この量子化器に関連する両方向計数器は、アップカウン
トパルスとダウンカウントパルスとの両方を結果を結合
して累算する。
いる。この量子化器は、同一の極性のアップカウントパ
ルスとダウンカウントパルスとを二つの異なった出力端
子に発生し、アナログ入力信号の増大及び減少を示す。
この量子化器に関連する両方向計数器は、アップカウン
トパルスとダウンカウントパルスとの両方を結果を結合
して累算する。
第２図は、電圧否保持二接合SQUID量子化器24と両方
向計数器（この図の残り部分）を含む本発明のA/D変換
器を示している。量子化器24は二つのジョセフソン接合
26、28およビセンタータップを有する負荷インダクタン
ス30を含んでいる。各ジョセフソン接合26、28の一方の
端子はグランド接続されており、各接合の他方の端子は
インダクタンス30の異なる端部端子に接続されている。
ゲート電流32は、インダクタンスのセンタータップ端子
に注入し、アナログ入力信号は、捲線34を通過すること
により、この捲線34と変成器結合しているインダクタン
ス30へ送られる。アナログ信号は。代替的に直接インダ
クタンスに与えることができるが、いずれにしても、イ
ンダクタンス30とジョセフソン接合26、28から構成され
る回路中へ変動アナログ電流として注入される。量子化
器24は、アナログ信号が増大した場合にジョセフソン接
合26、28の一方に電圧出力パルスを与え、アナログ信号
が減少した場合にジョセフソン接合26、28の他方に出力
パルスを与えるように作動する。これは回路要素間の比
較的複雑は関係の結果として得られるものであるが、こ
の結果をいわゆる振動子からの類推から直観的に説明す
ることができる。この類推は引用されたHurrell等の文
献において双安定素子における二接合SQUIDの動作を説
明するのに使用された。量子化器の場合は、しかしなが
ら、二接合SQUIDは双安定素子として使用されていな
い。
向計数器（この図の残り部分）を含む本発明のA/D変換
器を示している。量子化器24は二つのジョセフソン接合
26、28およビセンタータップを有する負荷インダクタン
ス30を含んでいる。各ジョセフソン接合26、28の一方の
端子はグランド接続されており、各接合の他方の端子は
インダクタンス30の異なる端部端子に接続されている。
ゲート電流32は、インダクタンスのセンタータップ端子
に注入し、アナログ入力信号は、捲線34を通過すること
により、この捲線34と変成器結合しているインダクタン
ス30へ送られる。アナログ信号は。代替的に直接インダ
クタンスに与えることができるが、いずれにしても、イ
ンダクタンス30とジョセフソン接合26、28から構成され
る回路中へ変動アナログ電流として注入される。量子化
器24は、アナログ信号が増大した場合にジョセフソン接
合26、28の一方に電圧出力パルスを与え、アナログ信号
が減少した場合にジョセフソン接合26、28の他方に出力
パルスを与えるように作動する。これは回路要素間の比
較的複雑は関係の結果として得られるものであるが、こ
の結果をいわゆる振動子からの類推から直観的に説明す
ることができる。この類推は引用されたHurrell等の文
献において双安定素子における二接合SQUIDの動作を説
明するのに使用された。量子化器の場合は、しかしなが
ら、二接合SQUIDは双安定素子として使用されていな
い。
量θはジョセフソン接合に発生する量子位相角であ
り、磁束φと、関係式φ／φ0＝θ/2πによって結び付
いている。ここで、φ0は磁束の一磁束量子である。第1
b図のグラフにおいて、位相角は、磁束が一量子増大す
る毎に２π増大する。同様な関係は二接合SQUIDにも存
在し、第３図に振動子との類推により示される位相角
は、アナログ信号が徐々に増大した場合の一連の位相角
関係を示す。文字ＲおよびＬは「右」および「左」接合
を示しており、二つの接合26、28のどちらに対応するか
は任意である。
り、磁束φと、関係式φ／φ0＝θ/2πによって結び付
いている。ここで、φ0は磁束の一磁束量子である。第1
b図のグラフにおいて、位相角は、磁束が一量子増大す
る毎に２π増大する。同様な関係は二接合SQUIDにも存
在し、第３図に振動子との類推により示される位相角
は、アナログ信号が徐々に増大した場合の一連の位相角
関係を示す。文字ＲおよびＬは「右」および「左」接合
を示しており、二つの接合26、28のどちらに対応するか
は任意である。
接合を流れる電流の値は位相角の値に比例し、接合の
電流の向きが位相角の符号に比例する。二接合SQUIDを
構成する第１及び第２のジョセフソン接合を流れる電流
J1、J2は、その接合の臨界電流をJ0とおくと、それぞれ
J1＝J0sinθ1、J0sinθ2と表すことができる。ゲート電
流が零であり、アナログ信号電流が零である場合は、二
接合SQUIDの両ジョセフソン接合には何ら電流が流れ
ず、θ1、θ2ともに、零となる。アナログ電流が、ゲー
ト電流無しで、増大する場合は、循環電流およびこれに
対応する循環磁束が、二つの接合26、28を含むループ内
に発生する。この場合二つの接合26、28には互いに逆方
向の電流が流れる。ゲート電流注入部（センタータッ
プ）からグランド方向を正と、接合26をＲとし、接合28
をＬとし、二接合SQUIDに反時計廻り方向の循環電流が
流れるとすると、位相角は第３図42に示される状態とな
る。即ち、位相角は、一方が正方向に、他方が負方向に
互いに移動し始める。ゲート電流の無い状態で、アナロ
グ電流信号がこの状態よりもさらに増大して、二接合SQ
UIDへの磁束量子の流入出が生じると、ジョセフソン接
合の状態は、ある意味で不確定である。即ち、両接合
に、同じ電流が流れるので、電圧パルスが一方あるいは
他方のジョセフソン接合に発生するかは定かでは無く、
回路の動作を信頼性よく操作することができない。適当
なゲート電流が次に、インダクタンス30のセンタータッ
プを通して与えられる場合は、二つの接合の位相角44に
示されるように、アナログ電流信号による位相角を保っ
た状態で、いずれも正に移動する。すなわち、２つの角
度の相対的な変位は一定であるが、Ｌで示される接合の
位相角を略90度とし、Ｒで示される接合の位相角を略零
に減少される状態を作りだすことが出来る。これは、こ
の状態においての磁束の量子変化が、ジョセフソン接合
の選択された一方のみに影響するように、二接合SQUID
をバイアス即ち偏らせたことの効果である。
電流の向きが位相角の符号に比例する。二接合SQUIDを
構成する第１及び第２のジョセフソン接合を流れる電流
J1、J2は、その接合の臨界電流をJ0とおくと、それぞれ
J1＝J0sinθ1、J0sinθ2と表すことができる。ゲート電
流が零であり、アナログ信号電流が零である場合は、二
接合SQUIDの両ジョセフソン接合には何ら電流が流れ
ず、θ1、θ2ともに、零となる。アナログ電流が、ゲー
ト電流無しで、増大する場合は、循環電流およびこれに
対応する循環磁束が、二つの接合26、28を含むループ内
に発生する。この場合二つの接合26、28には互いに逆方
向の電流が流れる。ゲート電流注入部（センタータッ
プ）からグランド方向を正と、接合26をＲとし、接合28
をＬとし、二接合SQUIDに反時計廻り方向の循環電流が
流れるとすると、位相角は第３図42に示される状態とな
る。即ち、位相角は、一方が正方向に、他方が負方向に
互いに移動し始める。ゲート電流の無い状態で、アナロ
グ電流信号がこの状態よりもさらに増大して、二接合SQ
UIDへの磁束量子の流入出が生じると、ジョセフソン接
合の状態は、ある意味で不確定である。即ち、両接合
に、同じ電流が流れるので、電圧パルスが一方あるいは
他方のジョセフソン接合に発生するかは定かでは無く、
回路の動作を信頼性よく操作することができない。適当
なゲート電流が次に、インダクタンス30のセンタータッ
プを通して与えられる場合は、二つの接合の位相角44に
示されるように、アナログ電流信号による位相角を保っ
た状態で、いずれも正に移動する。すなわち、２つの角
度の相対的な変位は一定であるが、Ｌで示される接合の
位相角を略90度とし、Ｒで示される接合の位相角を略零
に減少される状態を作りだすことが出来る。これは、こ
の状態においての磁束の量子変化が、ジョセフソン接合
の選択された一方のみに影響するように、二接合SQUID
をバイアス即ち偏らせたことの効果である。
アナログ電流信号を、接合Ｌの位相角を90度、接合Ｒ
の位相角を−90度さらに進める様さらに増大すると、磁
束量子が接合Ｌを介して二接合SQUID内に流入する。磁
束量子はループの単一方向に対して２πの位相角を生じ
るので、位相−πが接合し、πが接合Ｒに加えられるこ
とになる。この磁束量子の流入の際には、接合Ｌは遷移
電圧パルスを発生する。結果として、接合Ｌの位相角は
略270度の遷移を行ない略０（零電流）となり、接合Ｒ
の位相角は略90度となり、46に示される状態が達成され
る。アナログ電流がさらに増大すると、接合Ｒの電流が
減少し、且つ接合Ｌの電流が増大する。即ち、θＬは増
加し（反時計廻り方向に動き）、θＲは減少する。これ
によって、位相角は相対差が零である位置48（略45度）
を通過し、次に位置50に移動する。この位置は位置44と
同じである。アナログ電流がさらに増大すると、同じ接
合に別の電圧が発生する。同様の理屈によって、アナロ
グ信号電流が減少すると、ジョセフソン接合26、28の他
方に電圧パルスが発生する。量子化器24は、アナログ信
号電流の漸増に応じて、接合26のグランドされていない
端子から、ライン52上に電圧パルスを発生し、アナログ
信号電流の漸減に応じて、他方の接合28のグランドから
ライン54上に同一の極性のパルスを発生する。以下にお
いて、さらに詳細に説明さるように、これらのパルス
は、複数の段を有する両方向計数器に入力される。初め
の二つの56.1と56.2で示され、最後の、即ち最大桁の段
が56.nで示されている。各計数段56は一対の入力ANDゲ
ート58と60とを有しており、これらの出力はレジスタを
介して、段の共通入力に入力される。各段は、二つのジ
ョセフソン接合66、68およびセンタータップを有するイ
ンダクタンス70を有する電圧否保持二接合SQUIDを有し
ている。各SQUIDは量子化器SQUID24と同様の仕方で接続
されている。入力はインダクタンス70のセンタータップ
であり、二つの抵抗62、64の間の接続部に接続されてい
る。「キャリー」出力はインダクタンス70の一端からラ
イン72に与えられ、「ボロウ」出力はインダクタンスの
他方の出力の端部からライン74に与えられる。各段56は
また関連するORゲート76、78を有しており、これらの目
的は以下に説明される。第２図においては、明瞭化のた
めに、各インダクタンス70のセンタータップにバイアス
を与える回路および各インダクタンスを流れる制御電流
を与える回路は図示されていない。
の位相角を−90度さらに進める様さらに増大すると、磁
束量子が接合Ｌを介して二接合SQUID内に流入する。磁
束量子はループの単一方向に対して２πの位相角を生じ
るので、位相−πが接合し、πが接合Ｒに加えられるこ
とになる。この磁束量子の流入の際には、接合Ｌは遷移
電圧パルスを発生する。結果として、接合Ｌの位相角は
略270度の遷移を行ない略０（零電流）となり、接合Ｒ
の位相角は略90度となり、46に示される状態が達成され
る。アナログ電流がさらに増大すると、接合Ｒの電流が
減少し、且つ接合Ｌの電流が増大する。即ち、θＬは増
加し（反時計廻り方向に動き）、θＲは減少する。これ
によって、位相角は相対差が零である位置48（略45度）
を通過し、次に位置50に移動する。この位置は位置44と
同じである。アナログ電流がさらに増大すると、同じ接
合に別の電圧が発生する。同様の理屈によって、アナロ
グ信号電流が減少すると、ジョセフソン接合26、28の他
方に電圧パルスが発生する。量子化器24は、アナログ信
号電流の漸増に応じて、接合26のグランドされていない
端子から、ライン52上に電圧パルスを発生し、アナログ
信号電流の漸減に応じて、他方の接合28のグランドから
ライン54上に同一の極性のパルスを発生する。以下にお
いて、さらに詳細に説明さるように、これらのパルス
は、複数の段を有する両方向計数器に入力される。初め
の二つの56.1と56.2で示され、最後の、即ち最大桁の段
が56.nで示されている。各計数段56は一対の入力ANDゲ
ート58と60とを有しており、これらの出力はレジスタを
介して、段の共通入力に入力される。各段は、二つのジ
ョセフソン接合66、68およびセンタータップを有するイ
ンダクタンス70を有する電圧否保持二接合SQUIDを有し
ている。各SQUIDは量子化器SQUID24と同様の仕方で接続
されている。入力はインダクタンス70のセンタータップ
であり、二つの抵抗62、64の間の接続部に接続されてい
る。「キャリー」出力はインダクタンス70の一端からラ
イン72に与えられ、「ボロウ」出力はインダクタンスの
他方の出力の端部からライン74に与えられる。各段56は
また関連するORゲート76、78を有しており、これらの目
的は以下に説明される。第２図においては、明瞭化のた
めに、各インダクタンス70のセンタータップにバイアス
を与える回路および各インダクタンスを流れる制御電流
を与える回路は図示されていない。
量子化器24からのライン52、54は、第１の計数段56.1
のANDゲート58.1、60.1に入力として接続している。各A
NDゲート58.1、60.1への他の入力80はクロック信号であ
る。計数器の後の段において、ライン72、74上の出力は
入力として、次の段の各ANDゲート58、60に接続されて
いる。最終段からの、ライン72.n、74.n上の出力は、図
示されているようにそれぞれグランド接続されている。
各ゲートに対するANDゲートの出力は次の段の入力に接
続されており、対応するORゲート76、78の単一入力でも
ある。ROゲート76、78の出力は、次の段内のANDゲート
の第２の入力端子に接続されている。計数器の説明を行
う前に、二進加算および減算のいくつかの基本概念を再
考すると有益である。リップル計数器を使用するアップ
カウントは、最小桁に二進「１」を加え、生じたキャリ
ービットをより上位の桁の段に伝達即ち波及することを
可能にすることにより達成される。このように計数され
た結果として、第１（最小桁）ビットは１から０へある
いは０から１へ変化し、一連の各桁の二進状態は、次に
０が１に変化するまで変化される。この時点で操作は終
了する。例示すると、 10101＋１＝10110 11100＋１＝11101 00111＋１＝01000 である。
のANDゲート58.1、60.1に入力として接続している。各A
NDゲート58.1、60.1への他の入力80はクロック信号であ
る。計数器の後の段において、ライン72、74上の出力は
入力として、次の段の各ANDゲート58、60に接続されて
いる。最終段からの、ライン72.n、74.n上の出力は、図
示されているようにそれぞれグランド接続されている。
各ゲートに対するANDゲートの出力は次の段の入力に接
続されており、対応するORゲート76、78の単一入力でも
ある。ROゲート76、78の出力は、次の段内のANDゲート
の第２の入力端子に接続されている。計数器の説明を行
う前に、二進加算および減算のいくつかの基本概念を再
考すると有益である。リップル計数器を使用するアップ
カウントは、最小桁に二進「１」を加え、生じたキャリ
ービットをより上位の桁の段に伝達即ち波及することを
可能にすることにより達成される。このように計数され
た結果として、第１（最小桁）ビットは１から０へある
いは０から１へ変化し、一連の各桁の二進状態は、次に
０が１に変化するまで変化される。この時点で操作は終
了する。例示すると、 10101＋１＝10110 11100＋１＝11101 00111＋１＝01000 である。
１減少即ちダウンカウントも略同様である。第１即ち
最小桁の状態が変化され、次に１が０に変化するまで一
連の各桁の状態が変化され、この時点で操作は終了す
る。例示すると、 10110−１＝10101 11101−１＝11100 01000−１＝00111 である。
最小桁の状態が変化され、次に１が０に変化するまで一
連の各桁の状態が変化され、この時点で操作は終了す
る。例示すると、 10110−１＝10101 11101−１＝11100 01000−１＝00111 である。
第２図の両方向計数は、ライン52、54を介して量子化
器24からアップカウントおよびダウンカウントを受け取
ると、自動的にこれらの操作を行うように構成されてい
る。以下に詳細に記載されるように、段56の各々はフリ
ッププロップと類似の仕方で機能して、二つの二進状態
の間を切り換わることができる。クロックあるいはイネ
ーブル信号と共に入力パルスが段56の一つに与えられる
毎に、出力パルスがライン72、74に交互に発生される。
即ち、第１の入力パルスがライン72上に出力を発生する
と、次に第２のパルスはライン74上に出力を発生する。
計数段56の「１」状態が、次の入力パルスがライン72上
に「キャリー」出力を作り出す時に存在する状態である
と規定すると、段の「０」状態は、次の入力パルスが次
の「ボロウ」出力をライン74に作りだす。
器24からアップカウントおよびダウンカウントを受け取
ると、自動的にこれらの操作を行うように構成されてい
る。以下に詳細に記載されるように、段56の各々はフリ
ッププロップと類似の仕方で機能して、二つの二進状態
の間を切り換わることができる。クロックあるいはイネ
ーブル信号と共に入力パルスが段56の一つに与えられる
毎に、出力パルスがライン72、74に交互に発生される。
即ち、第１の入力パルスがライン72上に出力を発生する
と、次に第２のパルスはライン74上に出力を発生する。
計数段56の「１」状態が、次の入力パルスがライン72上
に「キャリー」出力を作り出す時に存在する状態である
と規定すると、段の「０」状態は、次の入力パルスが次
の「ボロウ」出力をライン74に作りだす。
ここで、「アップカウント」信号が量子化器24から出
力ライン52上に現れた時、これに続いて生じる一連の現
象を考える。「アップカウント」信号は第１段56.1に入
力される。第１段「１」状態にある場合は、キャリー信
号が出力ライン72.1上に発生され、第２段56.2に伝達さ
れる。さらに、ANDゲート58.1からの元のアップカウン
ト信号がORゲート76.1を介して第２段56.2に伝達され
る。このORゲートの出力は、適当な時刻に第２段ANDゲ
ート58.2が、ライン72.1上のキャリー信号を第２段へ送
ることを可能トスル。第２段56.2が同様に「１」状態に
ある場合は、この過程が繰り返され、キャリー信号が第
３段（図示せず）に伝達される。しかしながら、キャリ
ー信号が受け取られる際に、第１、第２あるいは他の段
が「０」状態にある場合は、その「０」状態にある段
が、別のキャリー信号を発生しないが、代わりにライン
74上にボロウ信号を発生する。この信号はアップカウン
ト操作において意味を持たないが、これはアップカウン
ト操作においてANDゲート60は使用可能でないためであ
る。
力ライン52上に現れた時、これに続いて生じる一連の現
象を考える。「アップカウント」信号は第１段56.1に入
力される。第１段「１」状態にある場合は、キャリー信
号が出力ライン72.1上に発生され、第２段56.2に伝達さ
れる。さらに、ANDゲート58.1からの元のアップカウン
ト信号がORゲート76.1を介して第２段56.2に伝達され
る。このORゲートの出力は、適当な時刻に第２段ANDゲ
ート58.2が、ライン72.1上のキャリー信号を第２段へ送
ることを可能トスル。第２段56.2が同様に「１」状態に
ある場合は、この過程が繰り返され、キャリー信号が第
３段（図示せず）に伝達される。しかしながら、キャリ
ー信号が受け取られる際に、第１、第２あるいは他の段
が「０」状態にある場合は、その「０」状態にある段
が、別のキャリー信号を発生しないが、代わりにライン
74上にボロウ信号を発生する。この信号はアップカウン
ト操作において意味を持たないが、これはアップカウン
ト操作においてANDゲート60は使用可能でないためであ
る。
ダウンカウントも同様の原理で行われる。ボロウ信号
を受信する段がその際に「０」状態にある場合のみに、
ボロウ信号が次の段に伝達される。従って、本計数器は
量子化器24からのライン52、54上の単一極性パルスを両
方向に計数するように作動することが理解される。双安
定素子である計数段56の動作は引例されたHurrellの文
献に議論されている。本発明を理解するためにすでに紹
介された振動子からの類推によると各段を最もよく理解
することができる。
を受信する段がその際に「０」状態にある場合のみに、
ボロウ信号が次の段に伝達される。従って、本計数器は
量子化器24からのライン52、54上の単一極性パルスを両
方向に計数するように作動することが理解される。双安
定素子である計数段56の動作は引例されたHurrellの文
献に議論されている。本発明を理解するためにすでに紹
介された振動子からの類推によると各段を最もよく理解
することができる。
第３図が示すように、磁束バイアス電流をインダクタ
70に加えると、42に示されるように位相が分離される。
二接合SQUIDを計数器に使用する場合においては、イン
ダクタンスに加えられる電流は一定のバイアス電流であ
り、量子化器におけるような変動電流ではない。二接合
SQUIDの計数器と量子化器への使用の間にある他の基本
的な違いは計数段におけるゲート電流が中断されること
にある。インダクタを流れる磁束バイアス電流は、回路
をその特徴である双安定な点までもっていく。ゲート電
流がしきい値以下に保持されると、回路は一つの状態に
安定して保持される。ゲート電流がしきい値よりも上に
上げられると、二つの接合の位相状態は、第３図の46に
示されるように、反転する。ゲート電流が再び急激に減
少すると、段な新たな状態は同様に安定な状態となる。
70に加えると、42に示されるように位相が分離される。
二接合SQUIDを計数器に使用する場合においては、イン
ダクタンスに加えられる電流は一定のバイアス電流であ
り、量子化器におけるような変動電流ではない。二接合
SQUIDの計数器と量子化器への使用の間にある他の基本
的な違いは計数段におけるゲート電流が中断されること
にある。インダクタを流れる磁束バイアス電流は、回路
をその特徴である双安定な点までもっていく。ゲート電
流がしきい値以下に保持されると、回路は一つの状態に
安定して保持される。ゲート電流がしきい値よりも上に
上げられると、二つの接合の位相状態は、第３図の46に
示されるように、反転する。ゲート電流が再び急激に減
少すると、段な新たな状態は同様に安定な状態となる。
ANDゲート58、60とORゲート76、78とは通常の論理素
子と同じに議論されたが、本発明の好ましい実施例にお
いては、これらもSQUIDの形態を取ることができる。第4
a図は第２図の変換器内のORゲートあるいはANDゲートの
一つとして使用される基本的な電流注入型の電圧否保持
二接合SQUIDを示している。このSQUIDはセンタータップ
を有するインダクタンス90と通常の方法によって接合さ
れた二つのジョセフソン接合92、94からなっている。ゲ
ート電流はインダクタンスのセンタータップに加えら
れ、入力電流はインダクタンスの一方の端部に加えら
れ、出力電流は他方の端部から得られる。出力パルス
は、注入電流とゲート電流とが適当に調節された入力信
号として供給される際に、回路から得られる。ANDゲー
トとして使用するためには、論理積が取られた二つの信
号は、注入電流としして入力に対して抵抗で結合され
る。入力信号の信号レベルは、いずれの信号もSQUIDを
スイッチしないように抵抗回路によって調整されてい
る。
子と同じに議論されたが、本発明の好ましい実施例にお
いては、これらもSQUIDの形態を取ることができる。第4
a図は第２図の変換器内のORゲートあるいはANDゲートの
一つとして使用される基本的な電流注入型の電圧否保持
二接合SQUIDを示している。このSQUIDはセンタータップ
を有するインダクタンス90と通常の方法によって接合さ
れた二つのジョセフソン接合92、94からなっている。ゲ
ート電流はインダクタンスのセンタータップに加えら
れ、入力電流はインダクタンスの一方の端部に加えら
れ、出力電流は他方の端部から得られる。出力パルス
は、注入電流とゲート電流とが適当に調節された入力信
号として供給される際に、回路から得られる。ANDゲー
トとして使用するためには、論理積が取られた二つの信
号は、注入電流としして入力に対して抵抗で結合され
る。入力信号の信号レベルは、いずれの信号もSQUIDを
スイッチしないように抵抗回路によって調整されてい
る。
第4b図に示されるように、第4a図に示されるように二
接合SQUIDの動作を支配する式の静的解は重なった二つ
の葉状片として表すことができ、各葉状片は回路の一つ
の状態を表している。重なった部分は不定の部分であ
り、ORゲートあるいはANDゲートの応用において重要で
ない。ゲートとして使用するためには、回路はゲート電
流によって第4b図に示された位置96へバイアスされる。
充分な強度の正の注入電流が入力信号として回路に注入
される時、動作点は上方葉状片の外部の位置98に移動
し、出力パルスが発生する。ANDゲートとして動作する
ために、二つの入力信号は抵抗により結合され、出力パ
ルスを発生するのに充分な様に動作点を移動する様に、
両方の信号が供給されねばならない。
接合SQUIDの動作を支配する式の静的解は重なった二つ
の葉状片として表すことができ、各葉状片は回路の一つ
の状態を表している。重なった部分は不定の部分であ
り、ORゲートあるいはANDゲートの応用において重要で
ない。ゲートとして使用するためには、回路はゲート電
流によって第4b図に示された位置96へバイアスされる。
充分な強度の正の注入電流が入力信号として回路に注入
される時、動作点は上方葉状片の外部の位置98に移動
し、出力パルスが発生する。ANDゲートとして動作する
ために、二つの入力信号は抵抗により結合され、出力パ
ルスを発生するのに充分な様に動作点を移動する様に、
両方の信号が供給されねばならない。
アナログ信号のサンプルが必要となる時毎に、計数段
56の状態を検知するための回路が同様に設けられてい
る。各段の状態は、各段に入力信号を加えることによ
り、最もよく検出することができる。しかし、この方法
は計数器に記憶された値を必ず破壊する。第５図にこの
ことが概略的に示されている。この図において、検知動
作は計数器をリセットする。計数器の各段56は関連する
検知ゲートを有している。この検知ゲートは電圧保持型
二接合SQUID100、ANDげーと102、およびORゲート104を
含んでいる。前段からのセンス／リセットライン106
は、変成器結合して検知（センス）信号を段56に送るの
に使用される。検知信号は同様にORゲートを介して次の
段に入力し、そしてANDゲート102の一方の入力に入力さ
れる。段56に検知信号が与えられると、検知前の段の状
態が「１」である場合は、段のキャリー側に出力信号が
発生される。この検知されたキャリー出力はANDゲート1
02への入力としてライン107上を伝達される。このゲー
トは、ORゲート104によって適当に遅らされた元の検知
信号よって信号伝達可能状態にされている。ANDゲート1
02出力はSQUID100へ入力を供給する。このSQUIDのゲー
ト電流はクロック信号108から供給される。このクロッ
ク信号はジョセフソン接合の間にある共通点に抵抗110
を介して接続されている。SQUID100への入力はインダク
タンスの一方の端に加えられ、このインダクタの他方の
端はグランド接続されている。検出された「１」状態
は、接合間の共通点からのライン上に、小さいな正電圧
として出力される。検出された「０」状態はライン112
上に零電圧を生じる。計数器内の波及するキャリーある
いはボロウ信号と干渉するのをさけるために、検知信号
が計数器に供給される時が調節される必要がある。
56の状態を検知するための回路が同様に設けられてい
る。各段の状態は、各段に入力信号を加えることによ
り、最もよく検出することができる。しかし、この方法
は計数器に記憶された値を必ず破壊する。第５図にこの
ことが概略的に示されている。この図において、検知動
作は計数器をリセットする。計数器の各段56は関連する
検知ゲートを有している。この検知ゲートは電圧保持型
二接合SQUID100、ANDげーと102、およびORゲート104を
含んでいる。前段からのセンス／リセットライン106
は、変成器結合して検知（センス）信号を段56に送るの
に使用される。検知信号は同様にORゲートを介して次の
段に入力し、そしてANDゲート102の一方の入力に入力さ
れる。段56に検知信号が与えられると、検知前の段の状
態が「１」である場合は、段のキャリー側に出力信号が
発生される。この検知されたキャリー出力はANDゲート1
02への入力としてライン107上を伝達される。このゲー
トは、ORゲート104によって適当に遅らされた元の検知
信号よって信号伝達可能状態にされている。ANDゲート1
02出力はSQUID100へ入力を供給する。このSQUIDのゲー
ト電流はクロック信号108から供給される。このクロッ
ク信号はジョセフソン接合の間にある共通点に抵抗110
を介して接続されている。SQUID100への入力はインダク
タンスの一方の端に加えられ、このインダクタの他方の
端はグランド接続されている。検出された「１」状態
は、接合間の共通点からのライン上に、小さいな正電圧
として出力される。検出された「０」状態はライン112
上に零電圧を生じる。計数器内の波及するキャリーある
いはボロウ信号と干渉するのをさけるために、検知信号
が計数器に供給される時が調節される必要がある。
上述から明らかように、本発明はA/D変換器および高
速両方向計数器の分野において重要な進展をもたらす。
特に、本発明は、二つの出力端子に、電流が増大したか
減少したかを示す単一極性のパルスを生成するたとがで
きる超伝導量子化器が提供される。単一極性のパルスを
処理することができる両方向計数器が量子化器に付属し
ていることが望ましく、また他の計数器への応用におい
ても同様に有効である。
速両方向計数器の分野において重要な進展をもたらす。
特に、本発明は、二つの出力端子に、電流が増大したか
減少したかを示す単一極性のパルスを生成するたとがで
きる超伝導量子化器が提供される。単一極性のパルスを
処理することができる両方向計数器が量子化器に付属し
ていることが望ましく、また他の計数器への応用におい
ても同様に有効である。
本発明の特定の実施例のみが、説明のため詳細に記述
されたが、種々の改良を本発明の精神および範囲から逸
脱することなく行うことができることも同様に理解され
るであろう。従って、本発明は特許請求の範囲のみによ
って限定されるべきである。
されたが、種々の改良を本発明の精神および範囲から逸
脱することなく行うことができることも同様に理解され
るであろう。従って、本発明は特許請求の範囲のみによ
って限定されるべきである。
第1a図は単一接合SQUIDの概略図、 第1b図は単一接合SQUIDに対する磁束と電流との関係を
示しているグラフ、 第２図は本発明に従う両方向アナログ−デジタル変換器
の概略図、 第３図は二接合SQUIDにおける接合間の一例の位相関係
を示す図、 第4a図は第２図におけるANDゲートとORゲートとして採
用される二接合SQUIDの等価回路を示す概略図、 第4b図は第4a図の回路内のゲート電流と注入電流との間
の関係を示すグラフ、 第５図は第２図の変換器からのデジタル計数値を読み取
るのに使用される検知ゲートの簡略化された概略図。 10、26、28、92、94……ジョセフソン接合、12、30、70
……負荷インダクタンス、24……量子化器、56……計数
段、100……二接合SQUID
示しているグラフ、 第２図は本発明に従う両方向アナログ−デジタル変換器
の概略図、 第３図は二接合SQUIDにおける接合間の一例の位相関係
を示す図、 第4a図は第２図におけるANDゲートとORゲートとして採
用される二接合SQUIDの等価回路を示す概略図、 第4b図は第4a図の回路内のゲート電流と注入電流との間
の関係を示すグラフ、 第５図は第２図の変換器からのデジタル計数値を読み取
るのに使用される検知ゲートの簡略化された概略図。 10、26、28、92、94……ジョセフソン接合、12、30、70
……負荷インダクタンス、24……量子化器、56……計数
段、100……二接合SQUID
フロントページの続き (72)発明者 ロバート ダンラプ サンデル アメリカ合衆国 カリフオルニア州 90266 マンハツタン ビーチ ５ ス トランド 3608 (72)発明者 アーノルド ハーバート シルヴアー アメリカ合衆国カリフオルニア州 90274 ランチヨー パロス ヴアーデ ス エツデイングヒル ドライヴ 6670 (56)参考文献 特開 昭60−79828（ＪＰ，Ａ) 特開 昭57−107629（ＪＰ，Ａ)
Claims (11)
- 【請求項１】（ａ） 第１及び第２のジョセフソン接合
とセンタータップされた負荷インダクタンスとを有する
二接合超伝導量子干渉素子（SQUID）、 （ｂ） 変化するアナログ信号電流を前記負荷インダク
タンスに加える手段であり、前記アナログ信号電流が正
の方向に変化すると前記第１の接合にアップカウント信
号として扱われる電圧パルスが発生され、前記アナログ
信号電流が負の方向に変化すると前記第２の接合に、第
１の接合に発生されたのと同一の極性のダウンカウント
信号として扱われる電圧パルスが発生される、前記アナ
ログ信号電流を加える手段、および （ｃ） 前記第１および第２の接合に発生された電圧パ
ルスを計数する手段であり、この手段が i.複数の計数段であり、各段が双安定素子として構成さ
れたSQUIDを含み、段の状態を切り換える信号を受けと
る信号入力端子と、段が「１」状態から「０」状態に切
り換わる時にキャリー信号を出力するためのキャリー出
力端子と、段が「０」状態から「１」状態に切り換わる
時ボロウ信号を出力するボロウ出力端子とを各々有する
複数の計数段、 ii.前記アップカウント信号とダウンカウント信号とを
前記計数段の第１段へクロック信号と同期して入力する
手段、 iii.前記アップカウント信号に応答して、ある段から次
の段へキャリー信号を順次伝達させる手段、および iv.前記ダウンカウント信号に応答して、ある段から次
の段へボロウ信号を順次伝達させる手段、からなる前記
電圧パルスを計数する手段から構成され、 前記第１及び第２の接合に発生する電圧パルスの計数値
が、アナログ信号電流の変化に対応するデジタル値を決
める超伝導アナログ−デジタル変換器。 - 【請求項２】前記キャリーおよびボロウ信号を伝達させ
る手段が、SQUIDの形態をとる論理ゲートを含む特許請
求の範囲第１項記載の超伝導アナログ−デジタル変換
器。 - 【請求項３】前記キャリーおよびボロウ信号を伝達させ
る手段が、二接合SQUIDの形態をとる論理ゲートを含む
特許請求の範囲第１項記載の超伝導アナログ−デジタル
変換器。 - 【請求項４】前記電圧パルスを計数する手段が更に、前
記計数段に記憶された計数値を検知する手段を含む特許
請求の範囲第１項記載の超伝導アナログ−デジタル変換
器。 - 【請求項５】（ａ） センタータップ端子と二つの端部
端子とを有するインダクタンス、 （ｂ） 第１及び第２のジョセフソン接合であり、各々
第１および第２の端子を有しており、前記第１の端子が
互いに接続しており、前記第２の端子が前記インダクタ
ンスの対向する端部端子に接続されている第１および第
２ジョセフソン接合、 （ｃ） 変化するアナログ信号電流を前記インダクタン
スに与える手段であり、このアナログ信号電流が正に増
加すると前記第１の接合にアップカウント信号として扱
われる電圧パルスが発生され、前記アナログ信号電流が
負に増加すると前記第２の接合に、第１の接合に発生さ
れたのと同一の極性のダウンカウント信号として扱われ
る電圧パルスが発生される、前記アナログ信号電流を与
える手段、および （ｄ） 前記第１および第２の接合に発生された電圧パ
ルスを計数する手段であり、この手段が、 i.複数の計数段であり、各段が双安定素子として構成さ
れたSQUIDを含み、段の状態を切り換える信号を受けと
る信号入力端子と、段が「１」状態から「０」状態へ切
り換わる時にキャリー信号を出力するキャリー出力端子
と、段が「０」状態から「１」状態へ切り換わる時にボ
ロウ信号を出力するボロウ出力端子とを各々有する複数
の計数段、 ii.前記アップカウント信号とダウンカウント信号とを
前記計数段の第１段へクロック信号と同期して入力する
手段、 iii.前記アップカウント信号に応答して、ある段から次
の段へキャリー信号を順次伝達させる手段、および iv.前記ダウンカウント信号に応答して、ある段から次
の段へボロウ信号を順次伝達させる手段、からなる前記
電圧パルスを計数する手段から構成され、 アナログ信号電流の変化に対応するデジタル値を決める
超伝導アナログ−デジタル変換器。 - 【請求項６】前記キャリーおよびボロウ信号を伝達させ
る手段が、SQUIDの形態をとる論理ゲートを含む特許請
求の範囲第５項紀記載の超伝導アナログ−デジタル変換
器。 - 【請求項７】前記電圧パルスを計数する手段が更に、前
記計数器に記憶された計数値を検知する手段を含む特許
請求の範囲第５項記載の超伝導アナログ−デジタル変換
器。 - 【請求項８】（ａ） 複数の計数段であり、各段が双安
定素子として構成されたSQUIDを含み、段の状態を切り
換える信号を受けとる信号入力端子と、段が「１」状態
から「０」状態に切り換わる時にキャリー信号を出力す
るためのキャリー出力端子と、段が「０」状態から
「１」状態に切り換わる時に、ボロウ信号を出力するた
めのボロウ出力端子とを各々有する複数の計数段、 （ｂ） アップカウント信号とダウンカウント信号とを
前記計数段の第１段へクロック信号と同期して入力する
手段、 （ｃ） アップカウント信号に応答して、ある段から次
の段へキャリー信号を順次伝達させる手段、および （ｄ） ダウンカウント信号に応答して、ある段から次
の段へボロウ信号を順次伝達させる手段、からなる計数
器を備え、前記計数段へアップカウント信号およびダウ
ンカウント信号が加えられると、計数段の最小桁の２進
「１」が波及加算及び波及減算される超伝導両方向計数
器。 - 【請求項９】前記キャリー及びボロウ信号を伝達させる
手段が、SQUIDの形態をとる論理ゲートを含む特許請求
の範囲第８項記載の超伝導両方向計数器。 - 【請求項１０】前記キャリーおよびボロウ信号を伝達さ
せる手段が、二接合SQUIDの形態をとる論理ゲートを含
む特許請求の範囲第８項記載の超伝導両方向計数器。 - 【請求項１１】前記計数器が更に、前記計数段に記憶さ
れた計数値を検知する手段を含む特許請求の範囲第８項
記載の超伝導両方向計数器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61053519A JP2590313B2 (ja) | 1986-03-11 | 1986-03-11 | 両方向計数器を有する超伝導アナログ−デジタル変換器及び両方向計数器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61053519A JP2590313B2 (ja) | 1986-03-11 | 1986-03-11 | 両方向計数器を有する超伝導アナログ−デジタル変換器及び両方向計数器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62214726A JPS62214726A (ja) | 1987-09-21 |
| JP2590313B2 true JP2590313B2 (ja) | 1997-03-12 |
Family
ID=12945070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61053519A Expired - Fee Related JP2590313B2 (ja) | 1986-03-11 | 1986-03-11 | 両方向計数器を有する超伝導アナログ−デジタル変換器及び両方向計数器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2590313B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69018162T2 (de) * | 1989-08-24 | 1995-08-03 | Trw Inc | Supraleitender Analog-zu-Digital-Konverter mit einem geerdeten Vier-Übergang-Squid-Zweirichtungszähler. |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57107629A (en) * | 1980-12-25 | 1982-07-05 | Nec Corp | Analog-to-digital conversion circuit using josephson effect |
| US4551704A (en) * | 1983-09-27 | 1985-11-05 | International Business Machines Corporation | Look-back analog to digital converter |
-
1986
- 1986-03-11 JP JP61053519A patent/JP2590313B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62214726A (ja) | 1987-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4646060A (en) | Superconducting analog-to-digital converter with bidirectional counter | |
| US4672359A (en) | Superconducting analog-to-digital converter and digital magnetometer and related method for its use | |
| US5191236A (en) | System and circuits using josephson junctions | |
| JP3031895B2 (ja) | 相関型超電導体単一磁束量子アナログ・デジタル変換器 | |
| US4315255A (en) | Multiple-quantum interference superconducting analog-to-digital converter | |
| JP2838596B2 (ja) | 超伝導トグルフリップフロップ回路およびカウンタ回路 | |
| EP0435651B1 (en) | Digital superconducting quantum interference device having an extended dynamic range | |
| SE512591C2 (sv) | Anordning och förfarande avseende digital information | |
| US3983419A (en) | Analog waveform transducing circuit | |
| EP0609916B1 (en) | Superconducting analog-to-digital converter and techniques for its reading | |
| US4879488A (en) | Vernier for superconducting analog-to-digital converter | |
| JP2590313B2 (ja) | 両方向計数器を有する超伝導アナログ−デジタル変換器及び両方向計数器 | |
| US5012243A (en) | Superconducting analog-to-digital converter with floating four-junction squid bidirectional counter | |
| US5396242A (en) | Superconductivity binary odometer | |
| EP0505250B1 (en) | Superconducting circuit having a rectifier for converting a bipolar signal to a unipolar signal | |
| Fulton et al. | A Josephson logic design employing current-switched junctions | |
| JPH0785104B2 (ja) | 超伝導量子干渉素子 | |
| JP2711017B2 (ja) | 超電導双方向２進カウンタ及び超電導アナログデジタル変換器 | |
| US5227792A (en) | Superconducting analog-to-digital converter with a triple-junction reversible flip-flop bidirectional counter | |
| Kuo et al. | A superconducting tracking A/D converter | |
| Radparvar | A niobium nitride-based analog to digital converter using rapid single flux quantum logic operating at 9.5 K | |
| WO2006043300A2 (en) | Superconductng magnetometer device, and related method of measuring | |
| Myoren et al. | Proposal of a digital double relaxation oscillation SQUID | |
| Sandell et al. | Counting SFQ analog to digital converter results | |
| CN114935886A (zh) | 两段式超导时间数字转换器及超导探测器成像系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |