JPS6322353B2 - - Google Patents
Info
- Publication number
- JPS6322353B2 JPS6322353B2 JP18359082A JP18359082A JPS6322353B2 JP S6322353 B2 JPS6322353 B2 JP S6322353B2 JP 18359082 A JP18359082 A JP 18359082A JP 18359082 A JP18359082 A JP 18359082A JP S6322353 B2 JPS6322353 B2 JP S6322353B2
- Authority
- JP
- Japan
- Prior art keywords
- area
- bus
- connection
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001174 ascending effect Effects 0.000 claims description 11
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 238000011960 computer-aided design Methods 0.000 description 3
- 230000005484 gravity Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はCAD(Computer Aided Design)装
置に関し、特にプリント基板上にプリント・パタ
ーンの設計を行うプリント基板設計装置に関す
る。
置に関し、特にプリント基板上にプリント・パタ
ーンの設計を行うプリント基板設計装置に関す
る。
従来、CADによるこの種の設計はプリント基
板上での部品配置位置の決定やプリント・パター
ンの設定等を自動的に行い、プリント基板の配線
密度の分散や総配線長の短縮等を図るとともに、
設計に要する多大な労力と時間の削減を図つてい
る。
板上での部品配置位置の決定やプリント・パター
ンの設定等を自動的に行い、プリント基板の配線
密度の分散や総配線長の短縮等を図るとともに、
設計に要する多大な労力と時間の削減を図つてい
る。
この設計装置によりプリント基板の自動配線を
行う場合には、一つの同電位に接続すべきネツト
内の多数の端子をどのような順序で接続するかが
重要な問題となる。従来、このような一つのネツ
ト内の端子の接続順の付け方としては、 (イ) 座標順による方法、すなわち、X座標あるい
はY座標の昇順に接続する方法、 (ロ) ネツトの重心から求める方法、すなわち、ネ
ツトの重心から最も遠い端子を第1端子とし、
第2端子以下は残りの端子のうちの第1端子に
最も近いものから順に接続順を付ける方法、 等が知られている。
行う場合には、一つの同電位に接続すべきネツト
内の多数の端子をどのような順序で接続するかが
重要な問題となる。従来、このような一つのネツ
ト内の端子の接続順の付け方としては、 (イ) 座標順による方法、すなわち、X座標あるい
はY座標の昇順に接続する方法、 (ロ) ネツトの重心から求める方法、すなわち、ネ
ツトの重心から最も遠い端子を第1端子とし、
第2端子以下は残りの端子のうちの第1端子に
最も近いものから順に接続順を付ける方法、 等が知られている。
しかし、接続情報をもとにICやコネクタなど
の部品配置結果を考慮し、さらに上記の方法を用
いて接続順を決定し、自動配線を行つた場合で
も、必ずしも良好な結果が得られるとは限らな
い。
の部品配置結果を考慮し、さらに上記の方法を用
いて接続順を決定し、自動配線を行つた場合で
も、必ずしも良好な結果が得られるとは限らな
い。
すなわち、プリント基板の配線には、第1図に
示すように、いくつかのICの間を並列的に結ぶ
ような、複数のバス・ネツト1が並列的に配線さ
れたバス配線が存在することがあり、このような
バス配線はバス・ネツト群と呼ばれている。この
バス・ネツト群の中で一つの同電位に接続すべき
バス・ネツトに着目すると、第2図に示す点線内
の端子の結線のように、左から右へ、あるいは右
から左へと順次に結線することが望ましい。
示すように、いくつかのICの間を並列的に結ぶ
ような、複数のバス・ネツト1が並列的に配線さ
れたバス配線が存在することがあり、このような
バス配線はバス・ネツト群と呼ばれている。この
バス・ネツト群の中で一つの同電位に接続すべき
バス・ネツトに着目すると、第2図に示す点線内
の端子の結線のように、左から右へ、あるいは右
から左へと順次に結線することが望ましい。
ところが、このように平行的に接続すべき端子
が多数ある領域が存在する場合に、同電位に接続
すべき一つのネツト内の端子の接続順を他の領域
と同列にして前記の(イ),(ロ)等の方法で行うと、第
3図に示すように、点線内での配線順序が乱れて
しまい良好な結果が得られない。
が多数ある領域が存在する場合に、同電位に接続
すべき一つのネツト内の端子の接続順を他の領域
と同列にして前記の(イ),(ロ)等の方法で行うと、第
3図に示すように、点線内での配線順序が乱れて
しまい良好な結果が得られない。
すなわち、第2図の場合も第3図の場合も、一
つの接続パターンで同電位に接続される端子(〇
印)は同一であるが、X座標の昇順に接続順を定
めると第3図のようになつてしまう。複数のIC
が並べて配置された領域のように、同電位に接続
される多数の端子が一列に並ぶようなバス・ネツ
トが多数接近して存在する場合には、このような
乱れは他のバス・ネツトとの間に互いに接続パタ
ーンが交叉するようなことが起こりやすく、接続
パターンの設定不能に陥るなどの原因になつて非
常に不都合である。この乱れの原因は、一つのプ
リント基板内に直線的に結ぶべき端子とそうでは
ない端子とが存在する場合に、これらの端子を区
別しないで端子の接続順の決定を行つたためであ
る。
つの接続パターンで同電位に接続される端子(〇
印)は同一であるが、X座標の昇順に接続順を定
めると第3図のようになつてしまう。複数のIC
が並べて配置された領域のように、同電位に接続
される多数の端子が一列に並ぶようなバス・ネツ
トが多数接近して存在する場合には、このような
乱れは他のバス・ネツトとの間に互いに接続パタ
ーンが交叉するようなことが起こりやすく、接続
パターンの設定不能に陥るなどの原因になつて非
常に不都合である。この乱れの原因は、一つのプ
リント基板内に直線的に結ぶべき端子とそうでは
ない端子とが存在する場合に、これらの端子を区
別しないで端子の接続順の決定を行つたためであ
る。
本発明は上述の技術問題に鑑みなされたもので
あり、プリント基板上に平行的に接続パターンが
形成されるべき多数のバス・ネツトを含むバス領
域の配線が乱されることのないようにして接続パ
ターンの設計を試行錯誤の回数が少なく、すなわ
ち高速に、かつ合理的に行うことができるプリン
ト基板設計装置を提供することを目的とする。
あり、プリント基板上に平行的に接続パターンが
形成されるべき多数のバス・ネツトを含むバス領
域の配線が乱されることのないようにして接続パ
ターンの設計を試行錯誤の回数が少なく、すなわ
ち高速に、かつ合理的に行うことができるプリン
ト基板設計装置を提供することを目的とする。
本発明の特徴とするところは、中央処理装置
が、入力された接続情報から複数の接続パターン
が平行的に設定されるべきバス領域2を選別する
手段と、このバス領域を跨いて設けられかつその
バス領域の平行的に設定された接続パターンを横
切る方向に設けられたほぼ直線状の環境線3によ
り区分した第1領域4および第2領域5を定義す
る手段とを備え、端子の接続順は上記第1領域、
上記バス領域、上記第2領域の順にかつそれぞれ
の領域内でX座標あるいはY座標の昇順にしたが
つて設定されたところにある。
が、入力された接続情報から複数の接続パターン
が平行的に設定されるべきバス領域2を選別する
手段と、このバス領域を跨いて設けられかつその
バス領域の平行的に設定された接続パターンを横
切る方向に設けられたほぼ直線状の環境線3によ
り区分した第1領域4および第2領域5を定義す
る手段とを備え、端子の接続順は上記第1領域、
上記バス領域、上記第2領域の順にかつそれぞれ
の領域内でX座標あるいはY座標の昇順にしたが
つて設定されたところにある。
ここで、「バス領域」とは、規則的に配列され
た複数の端子を一つの電位に接続するための導体
が複数個ほぼ並列に配置されるべき領域をいう。
た複数の端子を一つの電位に接続するための導体
が複数個ほぼ並列に配置されるべき領域をいう。
以下、本発明の実施例を図面に基づいて説明す
る。第4図は本発明実施例装置のブロツク構成図
である。
る。第4図は本発明実施例装置のブロツク構成図
である。
この実施例装置は、タブレツト11やキーボー
ド12等のキー入力装置13と、CRT画像表示
装置14と、ホト・プロツタ15と、テープパン
チヤ16とを含み、これら装置はI/Oポート1
7を介して中央処理装置18に接続され、さらに
この中央処理装置18には記憶装置19が接続さ
れ、これらの各装置は中央処理装置18により制
御される。
ド12等のキー入力装置13と、CRT画像表示
装置14と、ホト・プロツタ15と、テープパン
チヤ16とを含み、これら装置はI/Oポート1
7を介して中央処理装置18に接続され、さらに
この中央処理装置18には記憶装置19が接続さ
れ、これらの各装置は中央処理装置18により制
御される。
すなわち、中央処理装置18は、キー入力装置
13から与えられるプリント基板上の接続情報に
従つてそのプリント基板上の接続パターンを演算
し、その演算結果の図形を記憶装置19に記録
し、CRT画像表示装置14に表示するとともに、
ホト・プロツタ15にホト・マスクとして出力す
るような制御を行う。
13から与えられるプリント基板上の接続情報に
従つてそのプリント基板上の接続パターンを演算
し、その演算結果の図形を記憶装置19に記録
し、CRT画像表示装置14に表示するとともに、
ホト・プロツタ15にホト・マスクとして出力す
るような制御を行う。
次に、この実施例装置によりプリント基板上に
自動的に接続パターンの設計を行う動作手順の一
例を説明する。
自動的に接続パターンの設計を行う動作手順の一
例を説明する。
接続パターンの設計に先立つてプリント基板上
の部品配置を行つたところ、縦方向あるいは横方
向に規則正しく複数のIC(集積回路)が配置され
ることになつたとする。このようなICが配置さ
れた領域では、多数の端子を同電位に接続するバ
ス・ネツトが多数個、直線的にかつ並行して形成
されることが必要となる。この領域はバス領域と
なる。
の部品配置を行つたところ、縦方向あるいは横方
向に規則正しく複数のIC(集積回路)が配置され
ることになつたとする。このようなICが配置さ
れた領域では、多数の端子を同電位に接続するバ
ス・ネツトが多数個、直線的にかつ並行して形成
されることが必要となる。この領域はバス領域と
なる。
まず最初の手順は、プリント基板上の部品配置
に基づく接続情報から、バス領域となる領域を選
別し定義することである。このバス領域はたとえ
ば第1図中に点線で囲む領域2である。
に基づく接続情報から、バス領域となる領域を選
別し定義することである。このバス領域はたとえ
ば第1図中に点線で囲む領域2である。
次に、このバス領域内でバス・ネツトで配線さ
れる方向を調べる。この方向がX軸方向ならば、
第5図に示すようにこのバス領域が境界線3上に
位置するようにして、すなわち境界線3がバス領
域2を跨ぐようにして、プリント基板の残りの部
分を左右に2分割する。これを第1領域4と第2
領域5とする。また同様に、この方向がY軸方向
ならば、第6図に示すようにプリント基板の残り
の部分を上下に2分割する。なお、第5図、第6
図中の+印はバス領域2の中央を示す印であり、
境界線3はちようどこの中央を跨ぐように設定す
ることがよい。
れる方向を調べる。この方向がX軸方向ならば、
第5図に示すようにこのバス領域が境界線3上に
位置するようにして、すなわち境界線3がバス領
域2を跨ぐようにして、プリント基板の残りの部
分を左右に2分割する。これを第1領域4と第2
領域5とする。また同様に、この方向がY軸方向
ならば、第6図に示すようにプリント基板の残り
の部分を上下に2分割する。なお、第5図、第6
図中の+印はバス領域2の中央を示す印であり、
境界線3はちようどこの中央を跨ぐように設定す
ることがよい。
次に、ネツト内の端子を、
第1領域4内にあるもの、
バス領域2内にあるもの、
第2領域5内にあるもの、
の三つに分類し、一つの同電位に接続すべきネツ
ト内における接続順を上記,,の順に設定
する。
ト内における接続順を上記,,の順に設定
する。
そして次に、バス領域2、第1領域4、第2領
域5の各領域内での接続順を決定する。この各領
域内での決定は、各領域内の端子についてその接
続順を第5図の場合にはX座標の昇順に決め、第
6図の場合にはY座標の昇順に決めることにより
行う。このとき、第5図でX座標が同じ値となる
ときにはY座標の昇順に、あるいは、第6図でY
座標の値が同じとなるときにはX座標の昇順に決
める。
域5の各領域内での接続順を決定する。この各領
域内での決定は、各領域内の端子についてその接
続順を第5図の場合にはX座標の昇順に決め、第
6図の場合にはY座標の昇順に決めることにより
行う。このとき、第5図でX座標が同じ値となる
ときにはY座標の昇順に、あるいは、第6図でY
座標の値が同じとなるときにはX座標の昇順に決
める。
以上の手順でネツト内の端子についてその接続
順を決定すれば、直線的に配線されるべきバス領
域内の端子は、第1および第2領域4,5内の端
子位置に干渉されることなく接続順が付けられ、
バス領域内では直線的なバス・ネツトが並列する
ことになる。
順を決定すれば、直線的に配線されるべきバス領
域内の端子は、第1および第2領域4,5内の端
子位置に干渉されることなく接続順が付けられ、
バス領域内では直線的なバス・ネツトが並列する
ことになる。
第2図および第3図の例については、本発明に
より境界線3を設定して第一領域および第二領域
を区分してから、第一領域、バス領域2、第二領
域の順にかつ各領域内では座標の昇順に各端子に
接続順を付けると、第2図に示すような望ましい
順a,b,c,…のようになる。しかし、これを
区分せずに一様にして各端子に単に座標の昇順に
接続順を付けると、第3図に示すようにa′,b′,
c′…となつてしまい、例えばb′とc′との間に別の
平行なバス・ネツトが横切ることになるなどの不
都合を招くことになる。
より境界線3を設定して第一領域および第二領域
を区分してから、第一領域、バス領域2、第二領
域の順にかつ各領域内では座標の昇順に各端子に
接続順を付けると、第2図に示すような望ましい
順a,b,c,…のようになる。しかし、これを
区分せずに一様にして各端子に単に座標の昇順に
接続順を付けると、第3図に示すようにa′,b′,
c′…となつてしまい、例えばb′とc′との間に別の
平行なバス・ネツトが横切ることになるなどの不
都合を招くことになる。
以上に説明したように、本発明によれば、バス
領域で平行に配列された複数のバス・ネツトのパ
ターンが乱されることがなくなり、設計されたパ
ターンが合理的になる。これにより試行錯誤の回
数が少なくなり、設計が高速化され、かつ設計不
能に陥る場合が少なくなるなど効率のよい接続パ
ターンの設計を行うことができる。
領域で平行に配列された複数のバス・ネツトのパ
ターンが乱されることがなくなり、設計されたパ
ターンが合理的になる。これにより試行錯誤の回
数が少なくなり、設計が高速化され、かつ設計不
能に陥る場合が少なくなるなど効率のよい接続パ
ターンの設計を行うことができる。
第1図はプリント基板上のバス・ネツトを説明
する図。第2図、第3図はバス・ネツトの乱れを
説明する図。第4図は本発明実施例装置のブロツ
ク構成図。第5図、第6図はプリント基板を各領
域に分割する方法を説明する図。 1…バス・ネツト、2…バス領域、3…境界
線、4…第1領域、5…第2領域、13…キー入
力装置、14…CRT画像表示装置、15…ホ
ト・プロツタ、18…中央処理装置、19…記憶
装置。
する図。第2図、第3図はバス・ネツトの乱れを
説明する図。第4図は本発明実施例装置のブロツ
ク構成図。第5図、第6図はプリント基板を各領
域に分割する方法を説明する図。 1…バス・ネツト、2…バス領域、3…境界
線、4…第1領域、5…第2領域、13…キー入
力装置、14…CRT画像表示装置、15…ホ
ト・プロツタ、18…中央処理装置、19…記憶
装置。
Claims (1)
- 【特許請求の範囲】 1 キー入力装置と、CRT画像表示装置と、ホ
ト・プロツタと、上記キー入力装置と上記CRT
画像表示装置と上記ホト・プロツタとにそれぞれ
結合されこれらを制御する中央処理装置と、この
中央処理装置に接続された記憶装置とを備え、 上記中央処理装置は、上記キー入力装置から与
えられる接続情報に基づいて定めるプリント基板
上の複数の端子の接続パターンによる接続順をX
座標あるいはY座標の昇順にしたがつて設定する
手段と、この手段により設定された結果の図形を
上記記憶装置に記録する手段と、上記結果を上記
CRT画像表示装置および上記ホト・プロツタに
出力する手段とを備えた プリント基板設計装置において、 上記中央処理装置は、入力された接続情報から
複数の接続パターンが平行的に設定されるべきバ
ス領域2を選別する手段と、このバス領域を跨い
で設けられかつそのバス領域の平行的に設定され
た接続パターンを横切る方向に設けられたほぼ直
線状の境界線3により区分した第1領域4および
第2領域5を定義する手段とを備え、 上記設定する手段における上記接続順は上記第
1領域、上記バス領域、上記第2領域の順にかつ
それぞれの領域内でX座標あるいはY座標の昇順
にしたがつて設定される構成である ことを特徴とするプリント基板設計装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57183590A JPS5972566A (ja) | 1982-10-18 | 1982-10-18 | プリント基板設計装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57183590A JPS5972566A (ja) | 1982-10-18 | 1982-10-18 | プリント基板設計装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5972566A JPS5972566A (ja) | 1984-04-24 |
JPS6322353B2 true JPS6322353B2 (ja) | 1988-05-11 |
Family
ID=16138475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57183590A Granted JPS5972566A (ja) | 1982-10-18 | 1982-10-18 | プリント基板設計装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5972566A (ja) |
-
1982
- 1982-10-18 JP JP57183590A patent/JPS5972566A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5972566A (ja) | 1984-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0756878B2 (ja) | プリント配線板の検査方法 | |
JPH07262241A (ja) | プリント板実装設計システム及び方法 | |
JPH08137927A (ja) | 部品配置配線表示方法 | |
CN116050340B (zh) | 版图设计中引脚的自动布局方法、装置及相关产品 | |
JPS6322353B2 (ja) | ||
US6496968B1 (en) | Hierarchical wiring method for a semiconductor integrated circuit | |
JP3848685B2 (ja) | 半導体集積回路の配置支援方法 | |
JP2989985B2 (ja) | 配線基板の部品配置検討装置 | |
JPH0245881A (ja) | プリント基板の配線方法 | |
JPS60180200A (ja) | 部品重なりチエツク処理方式 | |
JP2566788B2 (ja) | プリント板の配線方式 | |
JP2664784B2 (ja) | 集積回路用マスクパターン作成方法 | |
JP2008282214A (ja) | プリント基板設計装置、プリント基板設計方法、及びプリント基板設計プログラム | |
JP2593202B2 (ja) | 多層プリント配線板自動設計装置の自動配線処理装置 | |
US6526540B1 (en) | Flip chip trace library generator | |
JPH01274276A (ja) | 自動配線機能付レイアウトエディタ | |
JPH0314181A (ja) | 部品の自動配置処理方式 | |
JPS6259349B2 (ja) | ||
JP4071546B2 (ja) | 半導体装置の回路設計支援装置およびレイアウト変更方法 | |
JP2864679B2 (ja) | 部品配置による配置禁止領域決定方法 | |
JPH0798723A (ja) | プリント板部品配置評価方法 | |
JP2746594B2 (ja) | 配線方向表示処理装置 | |
JP2906830B2 (ja) | プリント板cadシステム | |
JPH02161569A (ja) | プリント基板の配線方法 | |
JPH01206465A (ja) | プリント基板の配線方法 |