JPS6322330B2 - - Google Patents
Info
- Publication number
- JPS6322330B2 JPS6322330B2 JP57152415A JP15241582A JPS6322330B2 JP S6322330 B2 JPS6322330 B2 JP S6322330B2 JP 57152415 A JP57152415 A JP 57152415A JP 15241582 A JP15241582 A JP 15241582A JP S6322330 B2 JPS6322330 B2 JP S6322330B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- signal
- timing
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000284 extract Substances 0.000 claims description 2
- 238000005070 sampling Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
(1) 発明の分野
この発明は、アナログ入力信号に重畳する電源
周波数ノイズを除去できる入力回路に関するもの
である。
周波数ノイズを除去できる入力回路に関するもの
である。
(2) 従来技術
温度等のプロセス量の測定において微少入力信
号を取扱うため、交流電源より誘起される電源周
波数の交流ノイズを除去する必要がある。
号を取扱うため、交流電源より誘起される電源周
波数の交流ノイズを除去する必要がある。
こうしたプロセス量の測定の場合、Ａ―Ｄ変換
してデイジタル化して取扱うことが多い。このた
め積分形のＡ―Ｄ変換器を用いて、例えばその積
分時間を電源周波数の周期20ｍsec（50Hz）の整数
倍として交流ノイズを除去することが多用されて
いる。
してデイジタル化して取扱うことが多い。このた
め積分形のＡ―Ｄ変換器を用いて、例えばその積
分時間を電源周波数の周期20ｍsec（50Hz）の整数
倍として交流ノイズを除去することが多用されて
いる。
しかしながら、多くの入力信号を高速処理する
には積分形Ａ―Ｄ変換器では変換時間が長くかか
りすぎ、逐次比較形等の高速のＡ―Ｄ変換器を用
いる必要があるが、これは交流ノイズの影響を受
けやすいものであつた。
には積分形Ａ―Ｄ変換器では変換時間が長くかか
りすぎ、逐次比較形等の高速のＡ―Ｄ変換器を用
いる必要があるが、これは交流ノイズの影響を受
けやすいものであつた。
(3) 発明の目的
この発明の目的は、以上の点に鑑み、入力信号
に重畳する電源周波数ノイズの除去を容易に可能
とした入力回路を提供することである。
に重畳する電源周波数ノイズの除去を容易に可能
とした入力回路を提供することである。
(4) 発明の実施例
第１図は、この発明の一実施例を示す構成説明
図である。
図である。
図において、１は入力端子１１，１２，…，１
Ｎに供給された複数のアナログ入力信号をスイツ
チS1，S2，…，SNにより切換選択して取り出す
入力切換器、２は入力切換器１により取り出され
た入力信号を増幅するプリアンプ、３はスイツチ
S0、コンデンサＣ、アンプＡよりなりプリアンプ
２の出力をサンプルホールドするサンプルホール
ド回路、４はサンプルホールド回路３の出力をデ
イジタル信号に高速変換する逐次比較形等のＡ―
Ｄ変換器、５はＡ―Ｄ変換器４の出力の演算処
理、全体の制御等を行うマイクロコンピユータ等
よりなる演算回路、６はパルス発生器６１の出力
を分周する分周器６２、交流電源ACの周波数
（周期Ｔ）を検出して分周器６２の出力として１
周期Ｔにつき2n回のパルス信号を発生させるため
の周波数検出器６３等よりなる信号発生器、７は
入力切換器１、サンプルホールド回路３、Ａ―Ｄ
変換器４等のタイミングをとるタイミング回路で
ある。
Ｎに供給された複数のアナログ入力信号をスイツ
チS1，S2，…，SNにより切換選択して取り出す
入力切換器、２は入力切換器１により取り出され
た入力信号を増幅するプリアンプ、３はスイツチ
S0、コンデンサＣ、アンプＡよりなりプリアンプ
２の出力をサンプルホールドするサンプルホール
ド回路、４はサンプルホールド回路３の出力をデ
イジタル信号に高速変換する逐次比較形等のＡ―
Ｄ変換器、５はＡ―Ｄ変換器４の出力の演算処
理、全体の制御等を行うマイクロコンピユータ等
よりなる演算回路、６はパルス発生器６１の出力
を分周する分周器６２、交流電源ACの周波数
（周期Ｔ）を検出して分周器６２の出力として１
周期Ｔにつき2n回のパルス信号を発生させるため
の周波数検出器６３等よりなる信号発生器、７は
入力切換器１、サンプルホールド回路３、Ａ―Ｄ
変換器４等のタイミングをとるタイミング回路で
ある。
次に第２図を参照して動作を説明する。
交流電源ACの周波数（周期）を周波数検出器
６３で検出し、パルス発生器６１の出力を分周器
６２で１周期Ｔを1/2n（ｎ＝１，２，…）に等間
隔に分割したパルス信号を発生させる。なお、周
波数の検出、切換は手動で行つてもよい。
６３で検出し、パルス発生器６１の出力を分周器
６２で１周期Ｔを1/2n（ｎ＝１，２，…）に等間
隔に分割したパルス信号を発生させる。なお、周
波数の検出、切換は手動で行つてもよい。
つまり、第２図ａで示すように、１つの入力信
号のみを取扱う場合、タイミング回路７は信号発
生器６の分周器６２の電源周波数の１周器Ｔで2n
個のパルス信号の各々につき入力切換器１、サン
プルホールド回路４にタイミング信号を発生して
入力信号を2n回取り込み、Ａ―Ｄ変換器４により
デイジタル信号に変換して演算回路５に格納し、
偶数回である2n個の信号の平均値を演算して出力
する。つまりノイズは正と負に同等に分布して相
殺されることになる。
号のみを取扱う場合、タイミング回路７は信号発
生器６の分周器６２の電源周波数の１周器Ｔで2n
個のパルス信号の各々につき入力切換器１、サン
プルホールド回路４にタイミング信号を発生して
入力信号を2n回取り込み、Ａ―Ｄ変換器４により
デイジタル信号に変換して演算回路５に格納し、
偶数回である2n個の信号の平均値を演算して出力
する。つまりノイズは正と負に同等に分布して相
殺されることになる。
また、第２図ｂで示すように、Ｎ個の入力信号
については、１周期Ｔを1/2nに分割し、この2n回
のサンプリングを１〜Ｎ個の入力信号についてく
り返し（この例では４回）サンプリングし、各入
力信号について偶数点（この例では４点）につい
ての平均値を演算して出力する。
については、１周期Ｔを1/2nに分割し、この2n回
のサンプリングを１〜Ｎ個の入力信号についてく
り返し（この例では４回）サンプリングし、各入
力信号について偶数点（この例では４点）につい
ての平均値を演算して出力する。
つまり、タイミング回路７は、１回の取り込み
につき入力変換器１、サンプルホールド回路３、
Ａ―Ｄ変換器４に互いにわずかにずれたタイミン
グ信号を発生し、サンプリングを１周期Ｔにつき
2n回行う。たとえば第１の入力信号は入力変換器
１のスイツチS1をオンとして取り込み、プリアン
プ２で増幅され、サンプルホールド回路３のスイ
ツチS0をオンとしてサンプリングし、Ａ―Ｄ変換
器４にスタートをかけてAD変換し、AD変換終
了後データは演算回路５のメモリに格納されると
ともに終了信号をタイミング回路７に送り、次の
信号が順次取り込まれ、演算回路５で演算処理が
行われる。このようにすることにより、各入力信
号につき交流ノイズは正と負に同等に分布して相
殺されることになり、高速で大量のデータの取り
込みができる。
につき入力変換器１、サンプルホールド回路３、
Ａ―Ｄ変換器４に互いにわずかにずれたタイミン
グ信号を発生し、サンプリングを１周期Ｔにつき
2n回行う。たとえば第１の入力信号は入力変換器
１のスイツチS1をオンとして取り込み、プリアン
プ２で増幅され、サンプルホールド回路３のスイ
ツチS0をオンとしてサンプリングし、Ａ―Ｄ変換
器４にスタートをかけてAD変換し、AD変換終
了後データは演算回路５のメモリに格納されると
ともに終了信号をタイミング回路７に送り、次の
信号が順次取り込まれ、演算回路５で演算処理が
行われる。このようにすることにより、各入力信
号につき交流ノイズは正と負に同等に分布して相
殺されることになり、高速で大量のデータの取り
込みができる。
たとえば１周期20ｍsec（50Hz）で、１点10μsec
とすれば、全部で20ｍsec／10μsec＝2000（回）サ
ンプリングでき、１入力につき４回とすれば200
０／４＝500（点）の入力信号が取り込むことができ
る。
とすれば、全部で20ｍsec／10μsec＝2000（回）サ
ンプリングでき、１入力につき４回とすれば200
０／４＝500（点）の入力信号が取り込むことができ
る。
なお、第２図ａ，ｂの入力信号について、演算
方法として、1/2n・Ｔごとに取込みデータの逐次
移動平均をとるようにしてもよい。
方法として、1/2n・Ｔごとに取込みデータの逐次
移動平均をとるようにしてもよい。
(5) 発明の要約
以上述べたように、この発明は、サンプルホー
ルド回路により電源周波数の１周期内を1/2nに分
割した点で入力信号をサンプリングし、演算回路
により各入力信号について偶数点の平均値を演算
して出力するようにした入力回路である。
ルド回路により電源周波数の１周期内を1/2nに分
割した点で入力信号をサンプリングし、演算回路
により各入力信号について偶数点の平均値を演算
して出力するようにした入力回路である。
(6) 発明の効果
従つて、電源周波数ノイズが除去された正しい
多点の入力信号を高速で、精度よく取り込むこと
ができ、高速のデータ収集装置に好適である。
多点の入力信号を高速で、精度よく取り込むこと
ができ、高速のデータ収集装置に好適である。
第１図は、この発明の一実施例を示す構成説明
図、第２図は動作説明用の波形図である。 １……入力切換器、２……プリアンプ、３……
サンプルホールド回路、４……Ａ―Ｄ変換器、５
……演算回路、６……信号発生器、７……タイミ
ング回路。
図、第２図は動作説明用の波形図である。 １……入力切換器、２……プリアンプ、３……
サンプルホールド回路、４……Ａ―Ｄ変換器、５
……演算回路、６……信号発生器、７……タイミ
ング回路。
Claims (1)
- １ 複数チヤンネルのアナログ入力信号を切換選
択して取り出す入力切換器と、この入力切換器の
各スイツチを電源周波数の１周期の1/2nごとに駆
動するタイミング信号を発生する信号発生器およ
びタイミング回路と、この信号発生器およびタイ
ミング回路により電源周波数の１周期内を1/2n
（ｎ＝１，２，…）に分割した点で入力切換器か
らの複数チヤンネルの各入力信号を１周期内でく
り返し偶数回ずつ互いにタイミングをずらしてサ
ンプリングするサンプルホールド回路と、このサ
ンプルホールド回路による各チヤンネルの入力信
号について偶数点の平均値を演算して出力する演
算回路とを備えたことを特徴とする入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57152415A JPS5943436A (ja) | 1982-09-01 | 1982-09-01 | 入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57152415A JPS5943436A (ja) | 1982-09-01 | 1982-09-01 | 入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5943436A JPS5943436A (ja) | 1984-03-10 |
| JPS6322330B2 true JPS6322330B2 (ja) | 1988-05-11 |
Family
ID=15540006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57152415A Granted JPS5943436A (ja) | 1982-09-01 | 1982-09-01 | 入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5943436A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61219762A (ja) * | 1985-03-27 | 1986-09-30 | 住友電気工業株式会社 | 非鉄金属及び非鉄合金のダイキヤスト用セラミツク型 |
| JPH0221933U (ja) * | 1988-07-28 | 1990-02-14 | ||
| JP2569825B2 (ja) * | 1989-09-07 | 1997-01-08 | 日本電気株式会社 | Ａーｄ変換回路 |
| JPH0555916A (ja) * | 1991-08-28 | 1993-03-05 | Shimadzu Corp | Ａ／ｄ変換方法 |
| JP2001228011A (ja) * | 2000-02-14 | 2001-08-24 | Matsushita Electric Ind Co Ltd | 体重計 |
| JP5855382B2 (ja) * | 2011-08-02 | 2016-02-09 | 日置電機株式会社 | コンデンサの絶縁抵抗測定装置およびコンデンサの絶縁抵抗測定方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53114653A (en) * | 1977-03-16 | 1978-10-06 | Yokogawa Hokushin Electric Corp | Analog operation unit |
| JPS54148457A (en) * | 1978-05-15 | 1979-11-20 | Hitachi Ltd | Integral analog input device |
| JPS58104522A (ja) * | 1981-12-16 | 1983-06-22 | Nippon Denso Co Ltd | アナログ・デイジタル変換方法 |
-
1982
- 1982-09-01 JP JP57152415A patent/JPS5943436A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53114653A (en) * | 1977-03-16 | 1978-10-06 | Yokogawa Hokushin Electric Corp | Analog operation unit |
| JPS54148457A (en) * | 1978-05-15 | 1979-11-20 | Hitachi Ltd | Integral analog input device |
| JPS58104522A (ja) * | 1981-12-16 | 1983-06-22 | Nippon Denso Co Ltd | アナログ・デイジタル変換方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5943436A (ja) | 1984-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0447269B2 (ja) | ||
| JPS6322330B2 (ja) | ||
| US4437057A (en) | Frequency detection system | |
| US4191921A (en) | Corona discharge detection apparatus which eliminates periodic noise | |
| JPH0798336A (ja) | サンプリング式測定装置 | |
| JPH0346456Y2 (ja) | ||
| JPS641746B2 (ja) | ||
| JPS60244870A (ja) | 交流信号の演算計測方法 | |
| RU2138826C1 (ru) | Интегральный преобразователь | |
| JPH0217822A (ja) | 配電線事故検出装置および閾値検出方法 | |
| SU949806A1 (ru) | Устройство аналого-цифрового преобразовани | |
| SU1100725A1 (ru) | Способ преобразовани непрерывного сигнала в импульсный | |
| JPS54150176A (en) | Signal extracting and operating apparatus | |
| RU1566885C (ru) | Датчик давлени | |
| SU1651220A1 (ru) | Способ измерени аналоговой величины | |
| JPH03109175U (ja) | ||
| SU718914A1 (ru) | Бипол рный аналого-цифровой преобразователь | |
| SU706925A1 (ru) | Аналого-цифровое устройство | |
| JPS62214349A (ja) | サンプリングデ−タ出力回路 | |
| RU1572275C (ru) | Способ сбора информации с аналоговых датчиков | |
| JP3105988B2 (ja) | デジタルアベレージャ装置 | |
| JPH07230302A (ja) | 差分回路 | |
| JPH0569688U (ja) | 位相測定装置 | |
| JPS60210773A (ja) | 積算電力計 | |
| JPH03185384A (ja) | 放射線計測用ａｄ変換器 |