JPS63213011A - 時刻同期化方式 - Google Patents
時刻同期化方式Info
- Publication number
- JPS63213011A JPS63213011A JP62044082A JP4408287A JPS63213011A JP S63213011 A JPS63213011 A JP S63213011A JP 62044082 A JP62044082 A JP 62044082A JP 4408287 A JP4408287 A JP 4408287A JP S63213011 A JPS63213011 A JP S63213011A
- Authority
- JP
- Japan
- Prior art keywords
- time
- time point
- timer
- data
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 22
- 230000000737 periodic effect Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 101000764357 Homo sapiens Protein Tob1 Proteins 0.000 description 1
- 102100026881 Protein Tob1 Human genes 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- LELAOEBVZLPXAZ-UHFFFAOYSA-N iberin Chemical compound CS(=O)CCCN=C=S LELAOEBVZLPXAZ-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置の時刻同期化方式に関し。
特に複数の情報処理装置を備える情報処理システムにお
ける情報処理装置の時刻タイマの同期化制御に関する。
ける情報処理装置の時刻タイマの同期化制御に関する。
一般に、情報処理装置は時刻タイマを備えており、この
時刻タイマをジョブの開始/終了の打刻。
時刻タイマをジョブの開始/終了の打刻。
ジョブの課金計算等種々の計数に用いている。従来9時
刻タイマへ時刻を設定する場合、キーy]? −ドから
のコマンド入力等により行うかあるいは外部の電池式無
停止時計装置から時刻を読出して。
刻タイマへ時刻を設定する場合、キーy]? −ドから
のコマンド入力等により行うかあるいは外部の電池式無
停止時計装置から時刻を読出して。
この時刻情報を用いて設定している。
近年、情報処理装置の処理性能が向上し1時刻表示等の
正確性に対する要求が高まっている。さらに複数の情報
処理装置(プロセッサ)が業務を分担して処理する所謂
マルチプロセッサ方式ではプロセッサ同士の時刻タイマ
の一致が極めて重要である。そして、プロセッサ同士が
ファイルを共有する情報処理システムでは特に重要であ
る。
正確性に対する要求が高まっている。さらに複数の情報
処理装置(プロセッサ)が業務を分担して処理する所謂
マルチプロセッサ方式ではプロセッサ同士の時刻タイマ
の一致が極めて重要である。そして、プロセッサ同士が
ファイルを共有する情報処理システムでは特に重要であ
る。
ところが、上述したように、従来、情報処理装置の時刻
タイマの設定は人手あるいは外部装置から時刻情報を読
出して行うので複数の情報処理装置を備える情報処理シ
ステムでは1時刻タイマを設定したい時刻に正しく合わ
せることが難しいばかりでなく複数の情報処理装置を同
一時刻に合わせることが極めて困難であるという問題点
がある〔問題点を解決するだめの手段〕 本発明によれば時刻タイマを備える情報処理装置を複数
備える情報処理システムにおいて、基準時刻を計数する
基準時刻装置と、該基準時刻装置から各情報処理装置の
時刻タイマへ所定の時間周期で基準時刻データを送る第
1のインタフェース手段と、前記基準時刻装置から前記
基準時刻データに同期して時間周期の区切りを表示する
表示信号を送る第2のインタフェース手段と、前記基準
時刻装置から各時刻タイマに対して、進歩クロックを供
給する第3のインタフェース手段とを有するとともに前
記情報処理装置は前記第1のインタフェース手段からの
時刻データを第2のインタフェース手段で活性化する毎
に格納保持する上位時刻表示レジスタと、前記第2のイ
ンタフェース手段から信号を受付ける毎に初期化され、
第3のインタフェースからの進歩クロック毎に歩進する
下位時刻タイマとを有することを特徴とする時刻同期化
方式が得られる。
タイマの設定は人手あるいは外部装置から時刻情報を読
出して行うので複数の情報処理装置を備える情報処理シ
ステムでは1時刻タイマを設定したい時刻に正しく合わ
せることが難しいばかりでなく複数の情報処理装置を同
一時刻に合わせることが極めて困難であるという問題点
がある〔問題点を解決するだめの手段〕 本発明によれば時刻タイマを備える情報処理装置を複数
備える情報処理システムにおいて、基準時刻を計数する
基準時刻装置と、該基準時刻装置から各情報処理装置の
時刻タイマへ所定の時間周期で基準時刻データを送る第
1のインタフェース手段と、前記基準時刻装置から前記
基準時刻データに同期して時間周期の区切りを表示する
表示信号を送る第2のインタフェース手段と、前記基準
時刻装置から各時刻タイマに対して、進歩クロックを供
給する第3のインタフェース手段とを有するとともに前
記情報処理装置は前記第1のインタフェース手段からの
時刻データを第2のインタフェース手段で活性化する毎
に格納保持する上位時刻表示レジスタと、前記第2のイ
ンタフェース手段から信号を受付ける毎に初期化され、
第3のインタフェースからの進歩クロック毎に歩進する
下位時刻タイマとを有することを特徴とする時刻同期化
方式が得られる。
次に本発明について実施例によって説明する。
第2図を参照して、基準時刻装置1はプロセッサ、3及
び4を備える情報処理システムの基準時刻を計数して、
プロセッサ2,3及び4に対して、インタフェース群1
1.12及び13を介して時刻データを供給している。
び4を備える情報処理システムの基準時刻を計数して、
プロセッサ2,3及び4に対して、インタフェース群1
1.12及び13を介して時刻データを供給している。
第1図を参照して、プロセッサ2には時刻タイマ21.
シリアル・パラレル変換器22及び加算器23が備えら
れており、これら時刻タイマ21゜シリアル・パラレル
変換器22及び加算器23等で時刻タイマ制御部が構成
されている。基準時刻接続されている。時刻タイマ21
の上位部(H(時)1M(分)及びS(秒)部)は基準
時刻装置1からの時刻データを格納保持するレジスタで
あり、下位部(MS(ミリ秒)部)は計数機能を備える
カウンタである。シリアル・パラレル変換器22はイン
タフェース線101を介シテシリアルで送られてくる時
刻データを・ぐラレルに変換して9時刻タイマ21の上
位部ヘセソト可能なデータ形式とする。加算器23は下
位部(MS部)を歩進するために用いられる。
シリアル・パラレル変換器22及び加算器23が備えら
れており、これら時刻タイマ21゜シリアル・パラレル
変換器22及び加算器23等で時刻タイマ制御部が構成
されている。基準時刻接続されている。時刻タイマ21
の上位部(H(時)1M(分)及びS(秒)部)は基準
時刻装置1からの時刻データを格納保持するレジスタで
あり、下位部(MS(ミリ秒)部)は計数機能を備える
カウンタである。シリアル・パラレル変換器22はイン
タフェース線101を介シテシリアルで送られてくる時
刻データを・ぐラレルに変換して9時刻タイマ21の上
位部ヘセソト可能なデータ形式とする。加算器23は下
位部(MS部)を歩進するために用いられる。
なお、プロセッサ3及び4も同様に構成されている。
第3図も参照して5歩進iEルス(I MS PULS
E ’)はインタフェース線104を介して1ミリ秒毎
に送出される時刻タイマ歩進用パルスで常時送出される
。データ(DATA )は時(H)1分(M)3秒−ブ
(5TROB )は時刻データの転送タイミングを示す
信号で時刻データに゛同期して送出される。
E ’)はインタフェース線104を介して1ミリ秒毎
に送出される時刻タイマ歩進用パルスで常時送出される
。データ(DATA )は時(H)1分(M)3秒−ブ
(5TROB )は時刻データの転送タイミングを示す
信号で時刻データに゛同期して送出される。
I S PULSE信号は時刻タイマ21に対する設定
指示であり、一連の時刻データ送出が完了した時点で1
秒周期で送出される。プロセッサ2はこのI S PU
LSE信号に応答して、シリアル・パラレル変換器22
を介して送られる時刻データの上位部(H(時)9M(
分)、S(秒))を時刻タイマ21に設定する。同時に
時刻タイマ21の下位部が初期化され、 I MS P
ULSE信号を受ける毎に時刻タイマ21の歩進が行な
われる。このように基準時刻装置1はDATA 、 5
TROB 、及びI S PULSE信号を1秒毎に上
記の一連のシーケンスで送出するように動作する。この
インタフェースを介してプロセッサの状態に関係なく常
時信号を出力している。
指示であり、一連の時刻データ送出が完了した時点で1
秒周期で送出される。プロセッサ2はこのI S PU
LSE信号に応答して、シリアル・パラレル変換器22
を介して送られる時刻データの上位部(H(時)9M(
分)、S(秒))を時刻タイマ21に設定する。同時に
時刻タイマ21の下位部が初期化され、 I MS P
ULSE信号を受ける毎に時刻タイマ21の歩進が行な
われる。このように基準時刻装置1はDATA 、 5
TROB 、及びI S PULSE信号を1秒毎に上
記の一連のシーケンスで送出するように動作する。この
インタフェースを介してプロセッサの状態に関係なく常
時信号を出力している。
上述のように基準時刻装置1からインタフェースを介し
て常時DATA 、 5TROB及びI S PULS
E信号が送出されているので、プロセッサはこれら信号
に応答して1秒毎に時刻データの上位部(H(時)1M
(分)、S(秒))をインタフェースを介して取シ込み
、レジスタに保持するとともに下位部(MS (ミリ秒
)l−0にクリアして1歩進ノクルス(歩進クロック)
毎に時刻タイマを歩進している。つま99時1分及び秒
については基準時刻装置から送られてくる時刻データを
そのままレジスタに取込んで表示し、ミリ秒については
プロセッサ内のタイマを1秒パルス(I S PULS
E ) テ初期化して1歩進している。
て常時DATA 、 5TROB及びI S PULS
E信号が送出されているので、プロセッサはこれら信号
に応答して1秒毎に時刻データの上位部(H(時)1M
(分)、S(秒))をインタフェースを介して取シ込み
、レジスタに保持するとともに下位部(MS (ミリ秒
)l−0にクリアして1歩進ノクルス(歩進クロック)
毎に時刻タイマを歩進している。つま99時1分及び秒
については基準時刻装置から送られてくる時刻データを
そのままレジスタに取込んで表示し、ミリ秒については
プロセッサ内のタイマを1秒パルス(I S PULS
E ) テ初期化して1歩進している。
なお、データ転送形式はパラレルのままで基準時刻装置
から送出してもよいが、データ・ぐスが多くなシ、金物
量が増えるため、シリアル・i9ラレル変換器を備える
ことが望ましい。
から送出してもよいが、データ・ぐスが多くなシ、金物
量が増えるため、シリアル・i9ラレル変換器を備える
ことが望ましい。
以上説明したように本発明では、基準時刻装置部(時1
分9秒部)を取込み、かつ周期パルスi、に時刻タイマ
の下位部(ミリ秒部)を初期化し。
分9秒部)を取込み、かつ周期パルスi、に時刻タイマ
の下位部(ミリ秒部)を初期化し。
歩進・ぐルスによシ歩進を開始するようにしたから情報
処理システムに時刻タイマを有する情報処理装置が複数
備えられていてもすべて情報処理装置が一致して動作で
きるという効果がある。
処理システムに時刻タイマを有する情報処理装置が複数
備えられていてもすべて情報処理装置が一致して動作で
きるという効果がある。
第1図は本発明の一実施例を示すブロック図。
第2図は本発明が適用されるシステム構成図、第3図は
本発明による時刻同期化方式の動作を説明するタイムチ
ャートである。 1・・・基準時刻装置、2,3.4・・・プロセッサ。 21・・・時刻タイマ、22・・・シリアル・パラレル
変換器、23・・・加算器。
本発明による時刻同期化方式の動作を説明するタイムチ
ャートである。 1・・・基準時刻装置、2,3.4・・・プロセッサ。 21・・・時刻タイマ、22・・・シリアル・パラレル
変換器、23・・・加算器。
Claims (1)
- 1、時刻タイマを備える情報処理装置を複数備える情報
処理システムにおいて、基準時刻を計数する基準時刻装
置と、該基準時刻装置から各情報処理装置の時刻タイマ
へ所定の時間周期で基準時刻データを送る第1のインタ
フェース手段と、前記基準時刻装置から前記基準時刻デ
ータに同期して時間周期の区切りを表示する表示信号を
送る第2のインタフェース手段と、前記基準時刻装置か
ら各時刻タイマに対して、進歩クロックを供給する第3
のインタフェース手段とを有するとともに前記情報処理
装置は前記第1のインタフェース手段からの時刻データ
を第2のインタフェース手段で活性化する毎に格納保持
する上位時刻表示レジスタと、前記第2のインタフェー
ス手段から信号を受付ける毎に初期化され、第3のイン
タフェースからの進歩クロック毎に歩進する下位時刻タ
イマとを有することを特徴とする時刻同期化方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62044082A JPS63213011A (ja) | 1987-02-28 | 1987-02-28 | 時刻同期化方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62044082A JPS63213011A (ja) | 1987-02-28 | 1987-02-28 | 時刻同期化方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63213011A true JPS63213011A (ja) | 1988-09-05 |
Family
ID=12681695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62044082A Pending JPS63213011A (ja) | 1987-02-28 | 1987-02-28 | 時刻同期化方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63213011A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08263167A (ja) * | 1995-03-22 | 1996-10-11 | Kofu Nippon Denki Kk | 時刻情報同期化装置 |
-
1987
- 1987-02-28 JP JP62044082A patent/JPS63213011A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08263167A (ja) * | 1995-03-22 | 1996-10-11 | Kofu Nippon Denki Kk | 時刻情報同期化装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4600988A (en) | Memory-programmable control | |
KR920701895A (ko) | 컴퓨터시스템내 자료의 시간 동기화장치 | |
US4803708A (en) | Time-of-day coincidence system | |
JPS63213011A (ja) | 時刻同期化方式 | |
JPS61161568A (ja) | 情報伝送方式 | |
JPS63213012A (ja) | 時刻同期化方式 | |
WO1992017832A1 (en) | Local time generator for a computer | |
JPH04184297A (ja) | 情報処理システムの時刻同期化方式 | |
JPH04119045A (ja) | 調歩同期式データ転送におけるデータ補償方式 | |
JPH08122467A (ja) | 時刻伝送装置 | |
SU1543411A1 (ru) | Устройство дл сопр жени вычислительной машины с внешними объектами | |
JPS6278657A (ja) | 直列インタフエ−スを介してビツトおよびバイト同期デ−タ伝送を行なう方法 | |
JPH07112193B2 (ja) | シリアルデータ転送装置 | |
SU801008A1 (ru) | Устройство дл управлени пЕРфОРАТОРОМ | |
JPS63163615A (ja) | 情報処理システム | |
SU830403A1 (ru) | Устройство дл определени ХАРАКТЕРиСТиК иНфОРМАциОННОгОпРОцЕССА | |
JP2773637B2 (ja) | 回線試験パルス発生回路 | |
SU1478193A1 (ru) | Перепрограммируемое устройство дл микропрограммного управлени | |
JP2001077800A (ja) | シリアル伝送送受信回路 | |
SU1355971A1 (ru) | Устройство дл синхронизации приема асинхронных сигналов | |
SU1525722A1 (ru) | Устройство дл контрол передачи радиотелеграфиста | |
JPS59176863A (ja) | タイマ同期化方式 | |
SU1368957A1 (ru) | Устройство дл формировани последовательностей импульсов | |
JPS5963844A (ja) | デ−タ転送方式 | |
JPH0435096B2 (ja) |