JPS63211639A - 電子回路装置の製造方法 - Google Patents
電子回路装置の製造方法Info
- Publication number
- JPS63211639A JPS63211639A JP4253787A JP4253787A JPS63211639A JP S63211639 A JPS63211639 A JP S63211639A JP 4253787 A JP4253787 A JP 4253787A JP 4253787 A JP4253787 A JP 4253787A JP S63211639 A JPS63211639 A JP S63211639A
- Authority
- JP
- Japan
- Prior art keywords
- solder layer
- point solder
- melting
- melting point
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 229910000679 solder Inorganic materials 0.000 claims abstract description 61
- 238000002844 melting Methods 0.000 claims abstract description 48
- 230000008018 melting Effects 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000007769 metal material Substances 0.000 claims abstract description 8
- 238000005476 soldering Methods 0.000 claims description 2
- 230000005496 eutectics Effects 0.000 abstract description 12
- 239000010949 copper Substances 0.000 abstract description 9
- 239000004065 semiconductor Substances 0.000 abstract description 9
- 239000000463 material Substances 0.000 abstract description 8
- 230000006866 deterioration Effects 0.000 abstract description 6
- 238000007747 plating Methods 0.000 abstract description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052802 copper Inorganic materials 0.000 abstract description 2
- 238000005096 rolling process Methods 0.000 abstract description 2
- 230000000930 thermomechanical effect Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000008188 pellet Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000000265 homogenisation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子回路装置の製造方法に係り、特に半導体チ
ップなどの回路部品と基板とをはんだにより接続する方
法に関する。
ップなどの回路部品と基板とをはんだにより接続する方
法に関する。
特開昭５４−５０２６９号には、基板にペレットをはん
だ層を介して取付けた半導体装置において、はんだ層の
熱疲労による劣化を防止するため、はんだ層を、低融点
はんだ層で高融点はんだ層をサンドイッチして積層形成
することが提案されている。
だ層を介して取付けた半導体装置において、はんだ層の
熱疲労による劣化を防止するため、はんだ層を、低融点
はんだ層で高融点はんだ層をサンドイッチして積層形成
することが提案されている。
低融点はんだは、硬くて延性に乏しい、亜共晶から過共
晶までを含んだ共晶組織層（以下、単に共晶組織層とい
う）からなっているため、装置の動作中接続部に生じる
熱歪を十分吸収、緩和することができない。これに対し
、上記従来技術は、加工熱処理を施して均質化した高融
点はんだ層をほとんど溶融させないで、低融点はんだ層
の局部的溶融で基板にペレットを取付けることにより、
熱歪を延性に優れた高融点はんだ層で吸収、緩和するこ
とを意図している。
晶までを含んだ共晶組織層（以下、単に共晶組織層とい
う）からなっているため、装置の動作中接続部に生じる
熱歪を十分吸収、緩和することができない。これに対し
、上記従来技術は、加工熱処理を施して均質化した高融
点はんだ層をほとんど溶融させないで、低融点はんだ層
の局部的溶融で基板にペレットを取付けることにより、
熱歪を延性に優れた高融点はんだ層で吸収、緩和するこ
とを意図している。
しかし、上記従来技術では、装置の長時間の動作中に、
接続部の高融点はんだ層と低融点はんだ層との間の拡散
現象によって上記共晶組織層の厚みが増加し、その分熱
歪を吸収、緩和する高融点はんだ層の厚みが減少してい
くため、はんだ層の熱疲労による劣化を十分防止するこ
とができないという問題点があった。
接続部の高融点はんだ層と低融点はんだ層との間の拡散
現象によって上記共晶組織層の厚みが増加し、その分熱
歪を吸収、緩和する高融点はんだ層の厚みが減少してい
くため、はんだ層の熱疲労による劣化を十分防止するこ
とができないという問題点があった。
本発明の目的は、上記した従来技術の問題点を解決し、
回路部品と基板とを接続するはんだ層の熱疲労による劣
化を十分防止できる電子回路装置の製造方法を提供する
ことＫある。
回路部品と基板とを接続するはんだ層の熱疲労による劣
化を十分防止できる電子回路装置の製造方法を提供する
ことＫある。
上記目的は、接続部の高融点はんだ層と低融点はんだ層
との間に、低融点はんだ層よりも延性に富みはんだ付け
可能な別の金属材を介在させ、低融点はんだ層の局部的
溶融によシ、回路部品と基板とを接続することで達成さ
れる。
との間に、低融点はんだ層よりも延性に富みはんだ付け
可能な別の金属材を介在させ、低融点はんだ層の局部的
溶融によシ、回路部品と基板とを接続することで達成さ
れる。
本発明では、高融点はんだ層と低融点はんだ層との間に
介在させた延性に富む金属材が両はんだ層の間の共晶組
織の拡散を抑える働きをする。このため、装置の長時間
の動作中も、優れた延性をもつ高融点はんだ層の厚みが
ほぼ一定に保たれ、高融点はんだ層および上記金属材に
よシ動作中に生じる熱歪が吸収、緩和されるので、はん
だ層の熱疲労による劣化を十分防止することができる。
介在させた延性に富む金属材が両はんだ層の間の共晶組
織の拡散を抑える働きをする。このため、装置の長時間
の動作中も、優れた延性をもつ高融点はんだ層の厚みが
ほぼ一定に保たれ、高融点はんだ層および上記金属材に
よシ動作中に生じる熱歪が吸収、緩和されるので、はん
だ層の熱疲労による劣化を十分防止することができる。
以下、本発明の一実施例を図面によシ説明する。
第１図は本発明の、一実施例を示す半導体チップと基板
の接続部の側断面図、第２図は本実施例による電子回路
装置の全体構造を示す側断面図でおる。
の接続部の側断面図、第２図は本実施例による電子回路
装置の全体構造を示す側断面図でおる。
接続の手順としては、加工熱処理を施し均質化した高融
点はんだ層（たとえば９５Ｐｂ−５Ｓｎ、 融点；３１
４℃）１の両端面にあらかじめ延性に富む別の金属材、
たとえばＣｕ（銅）材２，２′をメッキ、圧延などの手
段によシフラブドしておき、このＣｕ材２．２の端面を
半導体チップ３および基板４上の電極５，５′に、低融
点はんだ層（たとえば３７Ｐｂ−６３Ｓｎの共晶はんだ
、融点：１８３℃） ６ 、６’の局部的溶融によシそ
れぞれ接続する。低融点はんだ層６，６は、あらかじめ
Ｃｕ材５．５または電極５．５のいずれかの端面にメッ
キなど忙よシ形成しておくものとする。以上の処理によ
シ、高融点はんだ層１を溶融させることなく、共晶組織
層の厚さを薄く一定に保った状態で、半導体チップ３と
基板４の電極５，５′間を接続することができる。
点はんだ層（たとえば９５Ｐｂ−５Ｓｎ、 融点；３１
４℃）１の両端面にあらかじめ延性に富む別の金属材、
たとえばＣｕ（銅）材２，２′をメッキ、圧延などの手
段によシフラブドしておき、このＣｕ材２．２の端面を
半導体チップ３および基板４上の電極５，５′に、低融
点はんだ層（たとえば３７Ｐｂ−６３Ｓｎの共晶はんだ
、融点：１８３℃） ６ 、６’の局部的溶融によシそ
れぞれ接続する。低融点はんだ層６，６は、あらかじめ
Ｃｕ材５．５または電極５．５のいずれかの端面にメッ
キなど忙よシ形成しておくものとする。以上の処理によ
シ、高融点はんだ層１を溶融させることなく、共晶組織
層の厚さを薄く一定に保った状態で、半導体チップ３と
基板４の電極５，５′間を接続することができる。
ここで、高融点はんだ層１の厚さを１０とした場合、低
融点はんだ層６．６の厚みは各１程度、Ｃｕ材２，２′
の厚みは各１またはそれより若千大きい程度とするのが
適当である。
融点はんだ層６．６の厚みは各１程度、Ｃｕ材２，２′
の厚みは各１またはそれより若千大きい程度とするのが
適当である。
本実施例によれば、高融点はんだ層１を溶融させないた
め、加工熱処理を施し均質化して得られた優れた延性を
失うことがない。また、硬くて延性に乏しい共晶組織層
からなる低融点はんだ層６゜６′を薄くしているので、
装置の動作中に生じる接続部の熱歪は、延性に優れた高
融点はんだ層１およびＣｕ材２．２′の部分で吸収、緩
和されることになる。さらに、Ｐｂ−５ｎ系はんだ層と
Ｃｕ材２，２との間では、Ｃｕ−５ｎ化合物を形成し、
前記のような共晶組織とはならず、上記化合物の成長速
度もはんだ層中の共晶組織層の拡散速度に比べて遅いの
で、装置の長時間の動作中でも延性に優れた高融点はん
だ層１の厚みはほとんど減少しない。
め、加工熱処理を施し均質化して得られた優れた延性を
失うことがない。また、硬くて延性に乏しい共晶組織層
からなる低融点はんだ層６゜６′を薄くしているので、
装置の動作中に生じる接続部の熱歪は、延性に優れた高
融点はんだ層１およびＣｕ材２．２′の部分で吸収、緩
和されることになる。さらに、Ｐｂ−５ｎ系はんだ層と
Ｃｕ材２，２との間では、Ｃｕ−５ｎ化合物を形成し、
前記のような共晶組織とはならず、上記化合物の成長速
度もはんだ層中の共晶組織層の拡散速度に比べて遅いの
で、装置の長時間の動作中でも延性に優れた高融点はん
だ層１の厚みはほとんど減少しない。
以上によシ、熱疲労に十分耐え得る接続構造が得られる
。
。
本発明によれば、硬くて延性に乏しい共晶組織層からな
る低融点はんだ層を薄くし、装置の動作中に生じる接続
部の熱歪を延性に優れた高融点はんだ層およびはんだ層
間に介在させた金属材の部分で吸収、緩和させることが
でき、また長時間の動作中でも、はんだ層間の共晶組織
層の拡散を抑え、延性に優れた高融点はんだ層の厚みを
一定に保つことができるので、接続部はんだ層の熱疲労
による劣化を十分防止できるという効果がある。
る低融点はんだ層を薄くし、装置の動作中に生じる接続
部の熱歪を延性に優れた高融点はんだ層およびはんだ層
間に介在させた金属材の部分で吸収、緩和させることが
でき、また長時間の動作中でも、はんだ層間の共晶組織
層の拡散を抑え、延性に優れた高融点はんだ層の厚みを
一定に保つことができるので、接続部はんだ層の熱疲労
による劣化を十分防止できるという効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示す半導体チップと基板の
接続部の側断面図、第２図は本実施例による電子回路装
置の全体構造を示す側断面図である。 １・・・高融点はんだ層、２，２′・・・金属材３・・
・回路部品（半導体チップ）、４・・・基板５．５′・
・・電極、６，６・・・低融点はんだ層。 代理人 弁理士 小用勝ｒ）、。
接続部の側断面図、第２図は本実施例による電子回路装
置の全体構造を示す側断面図である。 １・・・高融点はんだ層、２，２′・・・金属材３・・
・回路部品（半導体チップ）、４・・・基板５．５′・
・・電極、６，６・・・低融点はんだ層。 代理人 弁理士 小用勝ｒ）、。
Claims (1)
- １、回路部品と基板とをはんだにより接続して電子回路
装置を製造する方法において、接続部の高融点はんだ層
と低融点はんだ層との間に、低融点はんだ層よりも延性
に富みはんだ付け可能な別の金属材を介在させ、低融点
はんだ層の局部的溶融により、上記回路部品と上記基板
とを接続することを特徴とする電子回路装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4253787A JPS63211639A (ja) | 1987-02-27 | 1987-02-27 | 電子回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4253787A JPS63211639A (ja) | 1987-02-27 | 1987-02-27 | 電子回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63211639A true JPS63211639A (ja) | 1988-09-02 |
Family
ID=12638818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4253787A Pending JPS63211639A (ja) | 1987-02-27 | 1987-02-27 | 電子回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63211639A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1039527A3 (en) * | 1999-03-24 | 2002-03-06 | Shinko Electric Industries Co. Ltd. | Semiconductor device mounting structure |
-
1987
- 1987-02-27 JP JP4253787A patent/JPS63211639A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1039527A3 (en) * | 1999-03-24 | 2002-03-06 | Shinko Electric Industries Co. Ltd. | Semiconductor device mounting structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2516326B2 (ja) | ３元はんだ合金、集積回路チップを回路パタ―ンが形成された基板に電気接続する方法及び集積回路チップモジュ―ル | |
| US6917113B2 (en) | Lead-free alloys for column/ball grid arrays, organic interposers and passive component assembly | |
| US5985692A (en) | Process for flip-chip bonding a semiconductor die having gold bump electrodes | |
| JP2006066716A (ja) | 半導体装置 | |
| JP2005340268A (ja) | トランジスタパッケージ | |
| JP3181283B2 (ja) | はんだ接続された電子回路装置とはんだ接続方法並びに金メッキ接続端子用はんだ | |
| JP4011214B2 (ja) | 半導体装置及び半田による接合方法 | |
| JP3192911B2 (ja) | セラミックス回路基板 | |
| JPS6335099B2 (ja) | ||
| US4504849A (en) | Semiconductor devices and a solder for use in such devices | |
| JPS63211639A (ja) | 電子回路装置の製造方法 | |
| JP2004119944A (ja) | 半導体モジュールおよび実装基板 | |
| JP2008034514A (ja) | 半導体装置 | |
| JP2908922B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005236019A (ja) | 半導体装置の製造方法 | |
| JPH0620088B2 (ja) | 集積回路のコンタクト及びはんだ接着方法 | |
| JP4951932B2 (ja) | パワーモジュール用基板の製造方法 | |
| JPS59169694A (ja) | 半田接着方法 | |
| KR20070037325A (ko) | 단자 패드와 땜납의 접합 구조, 당해 접합 구조를 갖는반도체 장치, 및 그 반도체 장치의 제조 방법 | |
| WO2022244395A1 (ja) | 半導体装置 | |
| JP3708283B2 (ja) | 配線基板 | |
| JPH06120230A (ja) | 半導体部品におけるバンプ電極の形成方法及びバンプ電極付き半導体部品 | |
| JPS6117355A (ja) | 異種部材のはんだ接合方法 | |
| JP3147601B2 (ja) | 高温強度に優れた半導体装置組立用Ｐｂ合金はんだ材 | |
| JP2006013195A (ja) | 半導体装置 |