JPS6320856A - Pin grid array - Google Patents

Pin grid array

Info

Publication number
JPS6320856A
JPS6320856A JP61164975A JP16497586A JPS6320856A JP S6320856 A JPS6320856 A JP S6320856A JP 61164975 A JP61164975 A JP 61164975A JP 16497586 A JP16497586 A JP 16497586A JP S6320856 A JPS6320856 A JP S6320856A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor chip
pin
pins
circuit body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61164975A
Other languages
Japanese (ja)
Inventor
Atsumi Hirata
平田 篤臣
Hirokuni Mamiya
間宮 洋邦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP61164975A priority Critical patent/JPS6320856A/en
Publication of JPS6320856A publication Critical patent/JPS6320856A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Abstract

PURPOSE:To eliminate the possibility of the defective cutting of a wire and the damage of a semiconductor chip and the like, and to improve reliability by insert-molding the semiconductor chip mounted to a circuit body into a substrate under the state in which the semiconductor chip is covered with a cover. CONSTITUTION:A substrate 1 is formed by a molded form consisting of a synthetic resin while a plurality of pins 2, base sections of which are insert-molded and fixed into the substrate 1, are projected from the substrate 1, and a semiconductor chip 4 is insert-molded and buried into the substrate 1 under the state in which a circuit body 3 to which the semiconductor chip 4 is mounted is connected to the base sections of the pins 2 and under the state in which the semiconductor chip 4 is covered with a cover 5. Consequently, the base sections of the pins are insert-molded to the substrate and the pins can be fastened to the substrate, thus easily fitting the pins. Action to the semiconductor chip 4 of the synthetic resin shaping the substrate 1 can be prevented, thus eliminating the cutting of wires for the semiconductor chip 4 and the damage of the semiconductor chip 4, then improving reliability.

Description

【発明の詳細な説明】 [技術分野] 本発明は、ICパフケーノなどにおける成形品のピング
リッド7レイ(こ関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a pin grid 7 lay of a molded product such as an IC puff case.

E背景技術] ICなど半導水のパッケージにおいて素子の高機能化、
商密度化に伴う■10数増加や、高速度化に従ってのリ
ード便の短縮化などの対応としζ、チップを実装する基
板の裏面に外部への電気接続用ピンとなるピンを設けた
ピングリッドアレイ(PGAと略称される)が実用化さ
れている。このピングリッド7レイ1亙基板の裏面の全
面を利用して多数めピンを突設するようにしたもので、
ピンを機器の実装基板(マザーボード)に設けたソケッ
トやスルーホール等に差し込むことによっ″〔、マザー
ボードへの取り付けをおこなうことができる。
E Background technology] Improving the functionality of elements in semiconducting water packages such as ICs,
In order to cope with the increase in the number of 10 units due to the increase in commercial density and the shortening of lead times due to higher speeds, we have developed a pin grid array that has pins for electrical connection to the outside on the back side of the board on which the chip is mounted. (abbreviated as PGA) has been put into practical use. A large number of pins are protruded using the entire back surface of this pin grid 7-lay 1-board board.
The device can be attached to the motherboard by inserting the pins into sockets or through holes provided on the device's mounting board (motherboard).

この基板の材料としては従来よりセラミックが主として
用いられているか、近年低価格化に対応して樹脂積層板
から得られるプリント配、5lviを二の基板として用
いる試みがなされている。
Conventionally, ceramic has been mainly used as the material for this substrate, and in recent years, in response to lower prices, attempts have been made to use 5lvi, a printed wiring board obtained from a resin laminate, as the second substrate.

すなわち、第3図に示すように基板1を例えば厚み1.
01程度のグラス基材エポキシ(3(脂積層板やガラス
基材ポリイミドe(脂積層板などで形成し、基板1の表
面に回路12を設けると共に基板1にピン孔13をドリ
ルなどで穿孔加工し、直径0 、5 mm程度のピン2
の頭部14をピン孔13内に圧入等することによって多
数のピン2を一基板1痴ら突出させた状態で固着して、
ピングノνドアレイAを作成するようにするものである
。第4図において15は基板1へのピン2の頭部14の
圧入保さを位置決めするために各ピン2に突設された鍔
、16はマザーボードへの取り付けの際のピン2の差し
込み深さを位置決めするために一部のピン2に設けられ
た鍔である。しかしながらこのものにあっては、ピン2
の取り付けのため1こピン孔13を基板1に加工したり
、ピン孔13にピン2を圧入したりという工程を必要と
することになり、工数が増加すると共に基板1の割れ等
の関係から基板1へのピン2の圧入強さに限界があって
ピン2の引き抜き強度を十分に得ることができない等の
問題がある。
That is, as shown in FIG. 3, the substrate 1 has a thickness of, for example, 1.
Glass base material epoxy of about 01 (3) is formed using a fat laminate board or glass base polyimide e (fat laminate board, etc.), a circuit 12 is provided on the surface of the board 1, and pin holes 13 are drilled in the board 1 using a drill etc. and pin 2 with a diameter of about 0.5 mm.
By press-fitting the head 14 into the pin hole 13, a large number of pins 2 are fixed in a protruding state from one substrate,
A pin array A is created. In Fig. 4, 15 is a collar protruding from each pin 2 to position the head 14 of the pin 2 into the board 1, and 16 is the insertion depth of the pin 2 when attaching it to the motherboard. This is a collar provided on some pins 2 for positioning. However, in this case, pin 2
In order to attach it, it is necessary to process a single pin hole 13 in the board 1 and press fit the pin 2 into the pin hole 13, which increases the number of man-hours and prevents cracks in the board 1. There is a problem in that there is a limit to the strength with which the pins 2 can be pressed into the substrate 1, making it impossible to obtain sufficient strength to pull the pins 2 out.

そこで、本出願人等によって第4図に示すような樹脂の
成形品で基板1を形成するようにしたピングリッドアレ
イAが案出されるに至っている。
Therefore, the present applicant and others have devised a pin grid array A in which the substrate 1 is formed of a resin molded product as shown in FIG.

このものは、合成樹脂の成形品で半導体チップ4を実装
するための基板1を形成すると共に基板1の成形の際に
ピン2の基部を基板1内にインサート成形して固着する
ことによって、複数本のピン2を基板1から突出させた
状態で取り付けろようにし、さらにこのピン2と接続し
た状態で回路体3を基板1内にインサート成形して埋入
固定するようにしたものである。このものでは合成樹脂
によって基板1を成形する際に基板11こピン2の基部
をインサートして基板1へのピン2の固定がおこなえる
ために、第3図の従来例のようなピン孔13の穿孔やピ
ン2の圧入などの工数を必要とすることなくピン2の取
り付けを容易におこなうことができると共にピン2を圧
入する場合のような引き抜き強度が不安定になることも
ないのである。
This product is manufactured by forming a substrate 1 on which a semiconductor chip 4 is mounted using a synthetic resin molded product, and inserting and fixing the bases of pins 2 into the substrate 1 during molding of the substrate 1. A book pin 2 is attached in a state of protruding from the board 1, and a circuit body 3 is insert-molded in the board 1 while being connected to the pin 2, and is embedded and fixed. In this device, when molding the substrate 1 with synthetic resin, the base of the pin 2 is inserted into the substrate 11 to fix the pin 2 to the substrate 1, so that the pin hole 13 is not formed as in the conventional example shown in FIG. The pin 2 can be easily attached without requiring man-hours such as drilling holes and press-fitting the pin 2, and the pull-out strength does not become unstable unlike when the pin 2 is press-fitted.

しかしこの第4図のものにあっては、半導体チップ4の
グイボンドや半導体チップ4と回路体3との間のワイヤ
ー20のボンディングなどの作業は基板1をa(脂成形
したのちにおこなう必要があり、すなわち基板1にピン
2を突出させて取り付けた状態でこの作業をおこなう必
要があり、この作業において突出するピン2が邪魔にな
ったりあるいはピン2が破損されたりするおそれがある
という問題がある。またこのものでは基板1に凹部32
を設けておいて半導体チップ4を凹部32内に実装した
のちに、半導体チップ4の保護や信頼性の向上のために
凹部32にM2Sをはめ込み固定じたり樹脂を注入した
りして半導体チップ4の封止の作業をおこなわなければ
ならず、封止作業という工程が別途必要になるという問
題もある。
However, in the case shown in FIG. 4, work such as bonding the semiconductor chip 4 and bonding the wires 20 between the semiconductor chip 4 and the circuit body 3 must be performed after the substrate 1 has been molded with a (fat). In other words, it is necessary to perform this work with the pin 2 attached to the board 1 with it protruding, and there is a problem that the protruding pin 2 may get in the way or be damaged during this work. In this case, there is also a recess 32 in the substrate 1.
After the semiconductor chip 4 is mounted in the recess 32 with a There is also the problem that a separate sealing process is required.

このような問題を解決するために本出願人は従前に第5
図に示すものを案出した(第5図に示すものは公知では
ない)。すなわちこのものでは、合成樹脂の成形品で形
成する基板1内にピン2と接続した状態で回路体3をイ
ンサート成形して埋入固定するにあたって、予め半導体
チップ4を実装した回路体3を用いるようにしたもので
ある。
In order to solve such problems, the applicant had previously
We devised the device shown in the figure (the device shown in FIG. 5 is not publicly known). That is, in this device, when insert molding and embedding and fixing the circuit body 3 connected to the pins 2 in the substrate 1 formed of a molded product of synthetic resin, the circuit body 3 on which the semiconductor chip 4 is mounted in advance is used. This is how it was done.

従ってこのものでは半導体チップ4のグイ、ボンドや半
導体チップ4と回路体3との間のワイヤー20のボンデ
ィングなどの作業は基Fi1に固定する萌ρ回路体3に
対し一部おこなうことができ、ピン2が邪魔になったり
することなく例えば既存の回路板への半導体チップの実
装工程やリードフレーム方式の半導体チップ4の実装工
程をそのまま利用して半導体チップ4の実装をおこなう
ことができ、さらに回路体3を基板1内に埋入固定する
際に半導体チップ4も基板1内に埋入されて封止された
状態となり、半導体チップを封止するための工程が不要
になるのである。しかしこのものにあっては、基板1内
に回路体3をインサートさせる際に基板1を成形する合
成樹脂の成形圧力が半導体チップ4に直接作用し、半導
体チップ4と回路体3との間のワイヤー20が切断され
たりするおそれがあり、また半導体チップ4は基板1を
形成する樹j信内に埋入されて合成樹脂と直接接触して
いるために、半導体チップ4と合成υ1脂との間の応力
によって半導体チップ4に破損が生じる可能性があり、
特に大型の半導体チ・/プ4の場合にこのような破損が
発生し易いものであった。
Therefore, with this device, work such as bonding the semiconductor chip 4 and bonding the wire 20 between the semiconductor chip 4 and the circuit body 3 can be partially performed on the circuit body 3 fixed to the base Fi1. For example, the semiconductor chip 4 can be mounted using the existing process of mounting the semiconductor chip on a circuit board or the lead frame method of mounting the semiconductor chip 4 without the pins 2 getting in the way; When the circuit body 3 is embedded and fixed in the substrate 1, the semiconductor chip 4 is also embedded in the substrate 1 and becomes sealed, thereby eliminating the need for a process for sealing the semiconductor chip. However, in this case, when the circuit body 3 is inserted into the substrate 1, the molding pressure of the synthetic resin used to mold the substrate 1 acts directly on the semiconductor chip 4, and the pressure between the semiconductor chip 4 and the circuit body 3 is There is a risk that the wire 20 may be cut, and since the semiconductor chip 4 is embedded in the resin forming the substrate 1 and is in direct contact with the synthetic resin, the contact between the semiconductor chip 4 and the synthetic υ1 resin may occur. There is a possibility that the semiconductor chip 4 may be damaged due to the stress between the
Such damage is particularly likely to occur in the case of a large semiconductor chip 4.

[発明の目的] 本発明は、上記の点に鑑みて為されたものであり、ワイ
ヤーの切断不良や半導水チップの破損などのおそれがな
く、信頼性の高いピングリフレアレイを提供することを
目的とするものである。
[Object of the Invention] The present invention has been made in view of the above points, and an object thereof is to provide a highly reliable ping flare array without the risk of poor wire cutting or damage to semiconducting water chips. This is the purpose.

[発明の開示] しかして本発明に係るピングリッド7レイは、合成樹脂
の成形品で基F1.1を形成すると共に基部を基板1内
にインサート成形して固着した複数本のピン2を基板1
がら突出させ、半導体チップ・tを実装した回路体3を
ピン2の基部に接続した状態で且つ半導体チップ4をカ
バー5で覆った状態で基板1内にインサート成形して埋
入して成ることをvf徴とするものであり、回路体3に
実装した半導本チップ4をカバー5で覆った状態で基板
1内にインサート成形できるようにすることで、基板1
を形成する合成ム(脂が半導体チップ4に作用すること
を防止するようにしたものであって、以下本発明を実施
例により詳述する。
[Disclosure of the Invention] In the pin grid 7 lay according to the present invention, the base F1.1 is formed of a molded product of synthetic resin, and a plurality of pins 2, which are fixed by insert molding the base into the base plate 1, are attached to the base plate. 1
The circuit body 3 on which the semiconductor chip t is mounted is connected to the base of the pin 2, and the semiconductor chip 4 is covered with a cover 5, which is inserted into the substrate 1 by insert molding. By making the semiconductor chip 4 mounted on the circuit body 3 covered with the cover 5 insert-molded into the substrate 1,
The present invention will be described in detail below with reference to Examples.

第1図(勿論実物大を示すものではない)は本発明の一
実施例を示すもので、基Jfj、1は合成樹脂成形材料
を射出成形やトランスファー成形などで成形することに
よって成形品として作成される。そしてこのように基板
1を成形する際にピン2の基部を基板1内に埋入させる
ようインサート成形することによって基板1に多数本の
ピン2を平行に取り付け、またICチップなどの半導体
チップ4を表面に実装した回路体3が基板1内に埋入し
て取り付けである。基板1を構成する合成Ut脂として
は、7エ/−ル、エポキシ、シリコン、ポリイミドなど
の熱硬化性樹脂や、ポリフェニレンサル7アイト、ポリ
サル7オン、ポリエーテルスルホン用いることができる
。実績的に信頼性のある面ではエポキシ樹脂を、また可
撓性や機械的強度、耐熱性の点からは後者の熱可塑性樹
脂を用いるのが好ましい。
Figure 1 (of course not shown to actual size) shows an embodiment of the present invention, in which base Jfj, 1 is a molded product made by molding a synthetic resin molding material by injection molding, transfer molding, etc. be done. When molding the substrate 1 in this manner, a large number of pins 2 are attached to the substrate 1 in parallel by insert molding so that the bases of the pins 2 are embedded in the substrate 1, and semiconductor chips 4 such as IC chips are attached. The circuit body 3 having the circuit board 3 mounted on the surface thereof is embedded in the board 1 for installation. As the synthetic Ut resin constituting the substrate 1, thermosetting resins such as 7-ether, epoxy, silicone, and polyimide, polyphenylene 7-ite, polysal 7-one, and polyether sulfone can be used. It is preferable to use an epoxy resin in terms of its proven reliability, and the latter thermoplastic resin in terms of flexibility, mechanical strength, and heat resistance.

ピン2は軸方向全長に亘って断面円形に形成されるもの
であって、その頭部となる基部(こ1土ピン2の全周か
ら突出される円形のt811が設けてあり、さらにこの
鍔11の下側に同様に円形の鍔21が設けである。また
回路体3としては放射状に回路12を表面に設けた絶縁
体22を用いることができ、例えば〃ラスエポキシ配線
板、がラスポリイミド配線板、tラステフロン配線板、
ポリエステル配線シートまたはフィルム、ポリイミド配
#iフィルムまたはシートなどを用いることができる。
The pin 2 is formed to have a circular cross-section over the entire length in the axial direction, and is provided with a circular t811 that protrudes from the entire circumference of the pin 2. Similarly, a circular collar 21 is provided on the lower side of the circuit body 3. An insulator 22 having circuits 12 arranged radially on its surface can be used as the circuit body 3. For example, a lath epoxy wiring board or a lath polyimide wiring board can be used. Wiring board, Tlasteflon wiring board,
A polyester wiring sheet or film, a polyimide wiring film or sheet, etc. can be used.

さらにポリイミドフィルム等で固定した銅やアルミニウ
ム、42アロイ(Ni42%のNi−Fe合金)のリー
ドフレームなどを回路体3として使用することもできる
。電気抵抗の面からは銅回路を形成したものが、後述す
る成形金型8へのセットの作業性からは板状やリードフ
レーム状の形態のものが好ましい。そして回路体3には
その表面の中央部においてICチップなどの半導体チッ
プ4が実装してあり、半導体チップ4と回路体3の回路
12との間にワイヤー20をボンディングして施しであ
る。これら半導体ナツプ4の実装とワイヤーボンディン
グの作業は回路体3を基板1内に収り付ける前におこな
われるものであり、従ってピン2を設けていない状態で
これらの作業をおこなうことができ、ピン2が邪魔にな
ることなく回路板に電子部品を実装したりワイヤーボン
ディングしたり一rる既存の工程をそのま主副用して作
業をおこなうことができろことになる.さらに回路体3
にはピン2に対応する位置において回路12のランド部
分でピン孔7が!17!役しである。
Furthermore, a lead frame made of copper, aluminum, or 42 alloy (Ni-Fe alloy containing 42% Ni) fixed with a polyimide film or the like can also be used as the circuit body 3. From the viewpoint of electrical resistance, it is preferable to use a copper circuit, but from the viewpoint of ease of setting into a molding die 8, which will be described later, it is preferable to use a plate-shaped or lead frame-shaped one. A semiconductor chip 4 such as an IC chip is mounted on the circuit body 3 at the center of its surface, and a wire 20 is bonded between the semiconductor chip 4 and the circuit 12 of the circuit body 3. These operations of mounting the semiconductor nap 4 and wire bonding are performed before fitting the circuit body 3 into the board 1, so these operations can be carried out without the pins 2 being provided. This means that you can mount electronic components on circuit boards, do wire bonding, and do other work without getting in the way, using existing processes as they are. Furthermore, circuit body 3
There is a pin hole 7 in the land part of the circuit 12 at the position corresponding to the pin 2! 17! It is a role.

しかして基板1の成形にあたっては、第2図に示すよう
に成形金型8の下型8aに設けたピン挿入穴18にピン
2を挿入してピン2をセットする。
When molding the substrate 1, the pins 2 are inserted and set into the pin insertion holes 18 provided in the lower die 8a of the molding die 8, as shown in FIG.

このとき、ピン2の下側の鍔21がピン挿入穴18の周
縁部の上面に係止され、ピン挿入穴18へのピン2の挿
入深さの位置決めがなされると共にピン挿入穴18は鍔
21でその開口が閉塞され、ピン挿入穴18内に成形時
に樹脂が侵入してパリが発生することを防止することが
できる.そしてピン孔7にピン2の上端部を挿入してピ
ン2の上側の鍔11にピン孔7の周縁を係止させること
によって、半導体チップ4を実装した回路体3をピン2
で下型8aに保持させる。この上うにピン2に設けたf
lllで回路体3を係止させることによって、回路体3
を成形金型8内に正確な位置に位置決めした状態でセ−
/ ) することができる。さらに回路体3上には半導
体チップ4及びワイヤー20を覆うようにカバー5をセ
ットする.カバー5は半導体チップ4とワイヤー20と
が納められるような凹部を開口させて金属材や合成用脂
材などによって形成され、開口縁には鍔33が延設しで
ある。カバー5のセットは成形金型8の可動側となる部
分、固定側となる部分のいずれにおこなってもよし・、
またカバー5を金属材で形成する場合は、回路体3の回
路12とカバー5との間には電気絶縁材を介在させる必
要がある、この電気絶縁材としては〃ラスエポキシのよ
うなプリプレグやエポキシ樹脂接着剤などを用いること
ができる。このようにピン2及ゾ半導体チップ4を実装
した回路体3を下型8aにセットした後に、成形金型8
の上型8bと下型8aとを型締めするのであるが、上型
8bには各ピン2の位置に対応して成形用突部10が突
設してあり、この成形用突部10の下端面にはピン2の
上y!a部が挿入されるI!1部32が凹設しである。
At this time, the lower collar 21 of the pin 2 is locked to the upper surface of the peripheral edge of the pin insertion hole 18, and the insertion depth of the pin 2 into the pin insertion hole 18 is determined, and the pin insertion hole 18 is 21 closes the opening, thereby preventing resin from entering the pin insertion hole 18 during molding and causing cracks. Then, by inserting the upper end of the pin 2 into the pin hole 7 and locking the periphery of the pin hole 7 with the upper collar 11 of the pin 2, the circuit body 3 on which the semiconductor chip 4 is mounted is attached to the pin 2.
It is held by the lower mold 8a. On top of this, the f provided on pin 2
By locking the circuit body 3 with lll, the circuit body 3
is placed in the molding die 8 at an accurate position.
/ ) can do. Furthermore, a cover 5 is set on the circuit body 3 so as to cover the semiconductor chip 4 and the wires 20. The cover 5 is formed of a metal material, a synthetic resin material, or the like, with a recess opening in which the semiconductor chip 4 and the wire 20 are housed, and a collar 33 extends from the edge of the opening. The cover 5 can be set on either the movable side or the fixed side of the mold 8.
In addition, when the cover 5 is made of a metal material, it is necessary to interpose an electrical insulating material between the circuit 12 of the circuit body 3 and the cover 5. This electrical insulating material may be prepreg such as lath epoxy or An epoxy resin adhesive or the like can be used. After the circuit body 3 with the pins 2 and the semiconductor chip 4 mounted thereon is set in the lower mold 8a, the molding mold 8
The upper mold 8b and the lower mold 8a are clamped together, and the upper mold 8b has molding protrusions 10 protruding in correspondence with the positions of the respective pins 2. The upper y of pin 2 is on the lower end surface! Part a is inserted I! The first part 32 is recessed.

従って型締めすることによって凹部32内にピン2の上
端部が挿入された状態で成形用突部10の下端面が回路
体3のピン孔7の周縁の上面に当接し、回路体3は成形
用突部10とピン2の鍔11との間に挟持されて固定さ
れる。そして成形金型8内に0(脂成形材料を注入して
硬化乃至固化させることによって、成形金型8内で基板
1を成形すると同時シこピン2の基部を基板1内にイン
サート成形すると共に、回路12にピン2の上端部を接
触接続させた状態で回路体3をインサート成形して基板
1内に包含されるよう一体化させ、さらにカバー5の基
部を基板1内に埋入固定させる。カバー5はその基部だ
けでなく全体が基板1内に埋入されるようにしてもよい
。このようにしてカバー5で覆われて封止された状!!
!で半導体チップ4が実装された形態の第1図のような
ピングリッド7レイAを得ることができるものである。
Therefore, by clamping the mold, with the upper end of the pin 2 inserted into the recess 32, the lower end surface of the molding protrusion 10 comes into contact with the upper surface of the periphery of the pin hole 7 of the circuit body 3, and the circuit body 3 is molded. It is clamped and fixed between the protrusion 10 and the collar 11 of the pin 2. Then, the substrate 1 is molded in the molding mold 8 by injecting a fat molding material into the molding mold 8 and hardening or solidifying it, and at the same time, the base of the pin 2 is inserted into the substrate 1 and , With the upper end of the pin 2 contacting and connected to the circuit 12, the circuit body 3 is insert-molded and integrated so as to be included in the board 1, and the base of the cover 5 is further embedded and fixed in the board 1. The entire cover 5, not just its base, may be embedded in the substrate 1. In this way, the cover 5 is covered and sealed!!
! With this, it is possible to obtain a pin grid 7 ray A as shown in FIG. 1 in which the semiconductor chip 4 is mounted.

このようにピン2の基部を基板1にインサート成形して
取り付けるにあたって、第1図に示されるようにピン2
に設けた口11は基板1内に埋入され、また鍔21はそ
の下面が基板1の下面と而−になって露出する状態で埋
入されるものであり、この鍔11.’21の埋入によっ
てピン2の基部は基板1内に強固に保持され、ピン2の
引き抜き強度を高めることができると共にピン2がぐら
つくことを防止することができる。そして回路体3を基
[1内にインサート成形するにあたって、半導体チップ
4はワイヤー20とともにカバー5で覆われた状態にあ
るために、基板1を成形する際の合成樹脂の成形圧力が
半導体チップ4やワイヤー20に作用することを防止す
ることができ、ワイヤー20の切断などの不良が発生す
ることを防ぐことができろものであり、また半導体チッ
プ4はカバー5内において封止された状態にあって基板
1の合成樹脂と直接接触しないために、半導体チップ4
と合成樹脂との間の応力によって半導体チップ4が破損
されるようなおそれはない。
When attaching the base of the pin 2 to the substrate 1 by insert molding, as shown in FIG.
The opening 11 provided in the flange 11 is embedded in the substrate 1, and the flange 21 is embedded with its lower surface exposed as the lower surface of the substrate 1. By embedding ' 21, the base of the pin 2 is firmly held within the substrate 1, making it possible to increase the pull-out strength of the pin 2 and to prevent the pin 2 from wobbling. When insert molding the circuit body 3 into the substrate 1, the semiconductor chip 4 is covered with the cover 5 together with the wires 20, so that the molding pressure of the synthetic resin when molding the substrate 1 is applied to the semiconductor chip 4. This can prevent the wires 20 from acting on the wires 20 and prevent defects such as the wires 20 from being cut, and the semiconductor chip 4 is sealed inside the cover 5. In order to avoid direct contact with the synthetic resin of the substrate 1, the semiconductor chip 4
There is no fear that the semiconductor chip 4 will be damaged by the stress between it and the synthetic resin.

そして回路体3の回路12とピン2との接続はピン孔7
へのピン2の基部の挿入接触によっておこなわれるが、
この接続を確保するために回路体3として回路12を設
けた絶縁体22を用いる場合にはピン孔7の内周iこス
ルーホールメッキを、+72iしておくのが好ましい。
The circuit 12 of the circuit body 3 and the pin 2 are connected through the pin hole 7.
This is done by insertion contact of the base of pin 2 into the
In order to ensure this connection, when the insulator 22 provided with the circuit 12 is used as the circuit body 3, it is preferable that the inner periphery of the pin hole 7 is plated with through-hole plating of +72i.

また成形金型8の上型8bに設けた成形用突部10によ
って、基板1にはPt51図のように回路体3のピン孔
7部分においてピン孔7の周縁とピン2の上端部とを露
出させる西部9が形成されるものであり、この凹部9に
半田などの低融点金属合金の小粒やクリーム半田、導電
塗料、導電フェス、導電接着剤など導電性材料を充填す
ることにより、ピン孔7とピン2とを導電性材料で接合
させることができ、ピン孔7の内周に露出する回路12
とピン2との開の導通信頼性を高−めることができる、
また成形金型8の上型8bに設けた成形用突部10は回
路体3の上面を押さえてピン2のF511との間に回路
体3を挟持する作用もなすために、成形金型8へのム(
脂の注入時に回路体3が浮き上がったりして菱形した状
態で基板1内にインサートされることを防止することも
できるものである。
In addition, by the molding protrusion 10 provided on the upper mold 8b of the molding die 8, the periphery of the pin hole 7 and the upper end of the pin 2 are formed on the substrate 1 at the pin hole 7 portion of the circuit body 3, as shown in the Pt51 diagram. The exposed western part 9 is formed, and by filling this recess 9 with a conductive material such as small particles of low-melting metal alloy such as solder, cream solder, conductive paint, conductive face, conductive adhesive, etc., the pin hole is formed. 7 and the pin 2 can be joined with a conductive material, and the circuit 12 is exposed on the inner periphery of the pin hole 7.
It is possible to improve the reliability of conduction between the pin 2 and pin 2.
Further, the molding protrusion 10 provided on the upper die 8b of the molding die 8 also has the function of pressing the upper surface of the circuit body 3 and sandwiching the circuit body 3 between it and the F511 of the pin 2. Tomu (
It is also possible to prevent the circuit body 3 from being inserted into the substrate 1 in a diamond-shaped state due to floating when the oil is injected.

上記のようにして形成される第1図のようなピングリッ
ドアレイAにあって、機器の実装基板(マザーボード)
への取り付けはマザーボード28に設けたソケットやス
ルーホール29などに各ピン2を差し込むことによって
お三なうことができる。
In the pin grid array A shown in FIG. 1 formed as described above, the device mounting board (motherboard)
Attachment to the motherboard 28 can be accomplished in three ways by inserting each pin 2 into a socket or through hole 29 provided on the motherboard 28.

このとき、第1図に想像線で示すように基板1にピン2
と平行に!!数の位置決め突部30をそれぞれ等しい突
出寸法で一体に突設しておけば、位置決め突部30の先
端がマザーボード28の表面に当接することによって所
定の間隙で基[1とマザーボード28との間に空間を形
成させることができ、第3図の従来例において示したよ
うに一部のピン2に位置決め用のf!16を設けるよう
な必要がなくなって、ピン2として総て同じ形状のもの
を用いることができることになる。またこのように位置
決め突部30がマザーボード28に当接することによっ
てマザーボード28と基板1との開に加わる荷重が位置
決め突部30によって支持されることになり、ピン2の
変形を防止することもでさる。ここで決め突部30は第
2図に想像線で示すように成形金型8に成形用凹所31
を設けておくことによって、基板1を成形する際に同時
に形成することができる。
At this time, pin 2 is attached to the board 1 as shown by the imaginary line in FIG.
Parallel to! ! If a number of positioning protrusions 30 are integrally protruded with equal protrusion dimensions, the tips of the positioning protrusions 30 will come into contact with the surface of the motherboard 28, and a predetermined gap will be formed between the base plate 1 and the motherboard 28. As shown in the conventional example shown in FIG. 3, some of the pins 2 have f! space for positioning. 16 is no longer necessary, and all pins 2 having the same shape can be used. Further, since the positioning protrusion 30 comes into contact with the motherboard 28 in this way, the load applied to the opening between the motherboard 28 and the board 1 is supported by the positioning protrusion 30, and deformation of the pin 2 can also be prevented. Monkey. Here, the determining protrusion 30 is formed into a molding recess 31 in the molding die 8 as shown in imaginary lines in FIG.
By providing this, it is possible to form them simultaneously when molding the substrate 1.

尚、基板1に実装する半導体チップ4の発熱を放散する
必要のある場合には、熱伝導性に優れた銅、鉄、アルミ
ニウム、セラミックなどで形成した放熱体17を基板1
に取り付けることかでトる。
Note that when it is necessary to dissipate heat generated by the semiconductor chip 4 mounted on the substrate 1, a heat sink 17 made of copper, iron, aluminum, ceramic, etc. with excellent thermal conductivity is used to dissipate heat from the semiconductor chip 4 mounted on the substrate 1.
It's possible to attach it to.

この放熱体17は第2図に示すように成形金型8内にセ
ットしておくことによって、基板1を樹脂成形材料で成
形する際に同時にインサート成形して設けることができ
る。従って放熱体17を取り付けるために基板1に孔を
あける加工をおこなったりこの孔に放熱体17をはめ込
んだりする加工工数を必要としないものであり、またこ
のとき成形金型8の型締めの際に回路体3をカバー5と
放熱体17との間に挟持させることができ、成形金型8
への樹脂の注入時に回路体3が変形されることを防止す
ることもできるものである。放熱体17は基板1の背面
から露出する状態で基板2に固着させるようにするのが
放熱効率のうえで好ましい、また上記第1図の実施例に
おいて半導体チップ4はピン2が突出された面と反対側
の面である回路体3の上面に実装するよう1こしたが、
半導体チップ4を回路体3の下面側に実装するようにし
てもよく、特に放熱体17を用いて放熱をおこなう場合
においては、半導体チップ4を回路体3の下面に実装す
ると放熱体17は基板1の上面l出露出するように設け
られろことになり、放熱体17から放散される熱が基板
1とマザーボード28との間にこもることなく良好に放
熱することができることになる。また、半導体チップ4
をカバー5で覆って合成樹脂から保護するようにした本
発明は、半導体のエポキシ封止など全般に応用すること
ができる。
By setting this heat radiator 17 in the molding die 8 as shown in FIG. 2, it can be provided by insert molding at the same time as the substrate 1 is molded with the resin molding material. Therefore, there is no need for man-hours such as drilling a hole in the substrate 1 to attach the heat sink 17 or fitting the heat sink 17 into the hole, and at this time, when the molding die 8 is clamped. The circuit body 3 can be sandwiched between the cover 5 and the heat sink 17, and the molding die 8
It is also possible to prevent the circuit body 3 from being deformed when resin is injected into the resin. It is preferable in terms of heat dissipation efficiency that the heat dissipation body 17 is fixed to the substrate 2 in a state where it is exposed from the back surface of the substrate 1. Also, in the embodiment shown in FIG. I tried to mount it on the top surface of the circuit body 3, which is the opposite surface, but
The semiconductor chip 4 may be mounted on the lower surface side of the circuit body 3. In particular, when the heat dissipation body 17 is used to radiate heat, when the semiconductor chip 4 is mounted on the lower surface of the circuit body 3, the heat dissipation body 17 is mounted on the substrate. Since the top surface of the substrate 1 is exposed, the heat radiated from the heat radiating body 17 can be effectively radiated without being trapped between the substrate 1 and the motherboard 28. In addition, the semiconductor chip 4
The present invention, in which the substrate is covered with a cover 5 to protect it from synthetic resin, can be applied to general applications such as epoxy sealing of semiconductors.

[発明の効果1 上述のように本発明に係るピングリッドアレイは、合1
&口(脂の成形品で基板を形成すると共に基部を基板内
にインサート成形して固着した複数本のピンを基板から
突出させるようにしであるので、合成樹脂によって基板
を成形する際に基板にピンの基部をインサート成形して
基板へのピンの固定がおこなえ、ピン孔の穿孔やピンの
圧入などの工数を必要とすることなくピンの取り付けを
容易におこなうことがでさると共にピンを圧入する場合
のような引き抜き強度が不安定になることもないもので
あり、また半導体チップを実装した回路体をピンの基部
に接続した状態で基板内にインサート成形して埋入しで
あるので、半導体チップの実装とワイヤーボンディング
の作業は基板内に取9付ける前の回路体に対しておこな
うことができ、従ってピンが設けられていない状態でこ
れらの作業をおこなうことができること1ニなってピン
が邪魔になったりピンを破損したりすることなく半導体
チップの実装やワイヤーボンディングの作業を容易にお
こなうことができるらのである。加えて半導体チップを
カバーで覆った状態で回路体を基似内にインサート成形
するようにしであるので、基板を形成する合成樹脂が半
導体チップに作用することを防止することができ、半導
体チップのワイヤーが切断されたり半導体チップが破損
さ、れたりするおそれがなく、ピングリッドアレイの信
頼性を高めることができるもの一部ある。
[Effect 1 of the Invention As described above, the pin grid array according to the present invention has a total of 1
(The board is formed from a resin molded product, and the base is insert-molded into the board so that multiple fixed pins protrude from the board, so when molding the board from synthetic resin, The base of the pin is insert-molded to fix the pin to the board, making it easy to attach the pin without requiring man-hours such as drilling pin holes or press-fitting the pin. The pull-out strength does not become unstable as in the case of the semiconductor chip, and since the circuit body with the semiconductor chip mounted is connected to the base of the pin and embedded in the board by insert molding, the semiconductor Chip mounting and wire bonding work can be done on the circuit body before it is mounted on the board, so these work can be done without any pins. This allows for easy mounting of semiconductor chips and wire bonding without getting in the way or damaging pins.In addition, the circuit body can be placed inside the substrate while the semiconductor chip is covered with a cover. Since it is insert molded, it is possible to prevent the synthetic resin forming the substrate from acting on the semiconductor chip, and there is no risk of the wires of the semiconductor chip being cut or the semiconductor chip being damaged. There are some things that can increase the reliability of pin grid arrays.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の断面図、第2図は第1図の
実施例の製造に用いる成形金型の断面図、第3図は従来
例の断面図、第・1図は他の従来例の断面図、第5図は
さC)に池の従来例の断面図である。 1は基叛、2はピン、3は回路体、4は半導体チ2プ、
5はカバーである。 代理人 弁理士 石 1)艮 七 1・・・ノー;板 2・・・ピン 3・・・回路法 第 1 図     ・t・・パ15導(トチノブ5・
・・カバー 第2図 第3図 第4図 第5図 手続補正書(自発) 昭和61年9月13日 昭和61年特許M第164975号 、発明の名称 ピングリッド7レイ 3、補正をする者 事件との関係  特許出願人 住 所 大阪府門真市大字門真1048 @地名称(5
83)松下電工株式会社 代表者  藤 井 貞 夫− 4、代理人 郵便番号 530 5、補正命令の日付 自   発 6、補正により増加する発明の数 なし1)明lA8第
3頁第1行目の「第4図」を「第3図」と訂正します。 2)同上第6頁第9行目の「が」を削除し、「同士が接
触したり」を挿入します。 3)同上同頁第18行目の「ワイヤーの」の次ぎに、「
接触・」を挿入します。 4)同上第13頁第9行目の「の切断」を削除し、「同
士の接触や切断」を挿入します。 5)同上第13頁第96行目の「が切断」を削除し、[
同士が接触したり切断]を挿入します。 6)添付図面中温2図を別紙のように訂正します。 代理人 弁理士 石 1)民 七 第2図
Fig. 1 is a sectional view of an embodiment of the present invention, Fig. 2 is a sectional view of a molding die used for manufacturing the embodiment of Fig. 1, Fig. 3 is a sectional view of a conventional example, and Fig. A sectional view of another conventional example, FIG. 5 is a sectional view of a conventional example of a pond. 1 is the base, 2 is the pin, 3 is the circuit body, 4 is the semiconductor chip,
5 is a cover. Agent Patent attorney Ishi 1) 艮 71...No; board 2...pin 3...Circuit law 1st figure ・t...Pa 15 lead (Tochinobu 5・
...Cover Figure 2 Figure 3 Figure 4 Figure 5 Procedural amendment (voluntary) September 13, 1985 Patent No. M 164975 of 1985, name of invention Pin Grid 7 Ray 3, person making the amendment Relationship to the incident Patent applicant address 1048 Oaza Kadoma, Kadoma City, Osaka @Place name (5
83) Matsushita Electric Works Co., Ltd. Representative Sadao Fujii 4, Agent postal code 530 5, Date of amendment order 6, Number of inventions increased by amendment None 1) Mei IA8, page 3, line 1 "Figure 4" is corrected to "Figure 3." 2) Delete "ga" in the 9th line of page 6 of the same page and insert "are in contact with each other". 3) In the 18th line of the same page, next to “wire”, “
Insert "Contact". 4) Delete "cutting" in line 9 of page 13, and insert "contact or cutting". 5) Delete “ga cut” on page 13, line 96, and add [
Insert a line that touches or breaks. 6) Correct the attached drawing Medium Temperature 2 as shown in the attached sheet. Agent Patent Attorney Ishi 1) Private Figure 7 2

Claims (1)

【特許請求の範囲】[Claims] (1)合成樹脂の成形品で基板を形成すると共に基部を
基板内にインサート成形して固着した複数本のピンを基
板から突出させ、半導体チップを実装した回路体をピン
の基部に接続した状態で且つ半導体チップをカバーで覆
った状態で基板内にインサート成形して埋入して成るこ
とを特徴とするピングリッドアレイ。
(1) A state in which a board is formed from a synthetic resin molded product, the base is insert-molded into the board, multiple pins are fixed and protrude from the board, and a circuit body with a semiconductor chip mounted is connected to the base of the pins. A pin grid array comprising a semiconductor chip covered with a cover and embedded in a substrate by insert molding.
JP61164975A 1986-07-14 1986-07-14 Pin grid array Pending JPS6320856A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61164975A JPS6320856A (en) 1986-07-14 1986-07-14 Pin grid array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61164975A JPS6320856A (en) 1986-07-14 1986-07-14 Pin grid array

Publications (1)

Publication Number Publication Date
JPS6320856A true JPS6320856A (en) 1988-01-28

Family

ID=15803444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61164975A Pending JPS6320856A (en) 1986-07-14 1986-07-14 Pin grid array

Country Status (1)

Country Link
JP (1) JPS6320856A (en)

Similar Documents

Publication Publication Date Title
JP5071405B2 (en) Power semiconductor device
JPH05175407A (en) Semiconductor mounting board
JPS6320859A (en) Pin grid array
JPS63174344A (en) Pin grid array
JPS6320856A (en) Pin grid array
JP3293202B2 (en) Semiconductor device and manufacturing method thereof
JP3199191B2 (en) Metal base circuit board
JPS63226043A (en) Semiconductor device
JP2612455B2 (en) Substrate for mounting semiconductor elements
JP2004281804A (en) Circuit board
JP2538937B2 (en) Semiconductor package
JPH06204385A (en) Semiconductor device mounted pin grid array package substrate
JPS63126256A (en) Pin grid array
JPH0691165B2 (en) Pin grid array manufacturing method
JPS6365657A (en) Pin grid array
JPS6398140A (en) Pin grid array
JPS62256460A (en) Pin grid array and manufacture thereof
JPH053743B2 (en)
JP3527589B2 (en) Semiconductor device package and method of manufacturing the same
JPS63190368A (en) Pin grid array
JPS6398142A (en) Pin grid array
JPS63190371A (en) Manufacture of pin grid array
JPS62256459A (en) Pin grid array
JPS63190369A (en) Pin grid array
JPS62242348A (en) Pin grid array