JPS6365657A - Pin grid array - Google Patents
Pin grid arrayInfo
- Publication number
- JPS6365657A JPS6365657A JP21011086A JP21011086A JPS6365657A JP S6365657 A JPS6365657 A JP S6365657A JP 21011086 A JP21011086 A JP 21011086A JP 21011086 A JP21011086 A JP 21011086A JP S6365657 A JPS6365657 A JP S6365657A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- sealing cap
- protrusion
- sealing
- piece
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 238000007789 sealing Methods 0.000 claims abstract description 58
- 239000004065 semiconductor Substances 0.000 claims description 19
- 229920003002 synthetic resin Polymers 0.000 claims description 5
- 239000000057 synthetic resin Substances 0.000 claims description 5
- 229920005989 resin Polymers 0.000 abstract description 16
- 239000011347 resin Substances 0.000 abstract description 16
- 230000000694 effects Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- 238000000465 moulding Methods 0.000 description 9
- 229920001721 polyimide Polymers 0.000 description 5
- 239000012778 molding material Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920005992 thermoplastic resin Polymers 0.000 description 2
- 240000001548 Camellia japonica Species 0.000 description 1
- 229910003271 Ni-Fe Inorganic materials 0.000 description 1
- 241000238413 Octopus Species 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 239000004734 Polyphenylene sulfide Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 235000018597 common camellia Nutrition 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 210000003128 head Anatomy 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920000069 polyphenylene sulfide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Abstract
Description
【発明の詳細な説明】
［技術分野Ｊ
本発明は、ＩＣパッケージなどにおける成形品のピング
リッドアレイに関するものである。DETAILED DESCRIPTION OF THE INVENTION [Technical Field J] The present invention relates to a pin grid array of a molded product in an IC package or the like.
［背景技術］
ＩＣなど半導体のパッケージにおいて素子の高化に従っ
てのり一ド艮の短縮化などの対応として、チップを実装
する基板の裏面に外部への電気接続用ピンとなるピンを
設けたピングリッドアレイ（ＰＧＡと略称される）が実
用化されている。このピングリッドアレイは基板の裏面
の全面を利用して多数のピンを突設するようにしたもの
で、ピンを機器の実装基板（マザーボード）に設けたソ
ケットやスルーホール等に差し込むことによって、マザ
ーボードへの取り付けをおこなうことができる。[Background technology] In response to the need to shorten the length of glue lines in semiconductor packages such as ICs as the devices become more sophisticated, a pin grid array is used to provide pins for electrical connection to the outside on the back side of the board on which the chip is mounted. (abbreviated as PGA) has been put into practical use. This pin grid array uses the entire back surface of the board to protrude a large number of pins, and by inserting the pins into sockets or through holes provided on the device's mounting board (motherboard), you can connect the pins to the motherboard. It can be installed to.
その基板の材料としては従来上りセラミックが主として
用いられているが、近年低価格化に対応して樹脂積層板
から得られるプリント配線板をこの基板として用いる試
みがなされている。Conventionally, ceramics have been mainly used as the material for the substrate, but in recent years, in response to lower prices, attempts have been made to use printed wiring boards obtained from resin laminates as the substrate.
すなわち、第３図に示すように基板２を例えばガラス基
材エポキシ樹脂積層板やガラス基材ポリイミド樹脂積層
板などの積層板１６で形成し、積層板１６間において基
板２に回路７を設けると共に基板２にビン孔８をドリル
などで穿孔加工し、でピン３の頭部１１をピン孔８内に
圧入することｔ啼ト−４Ｌｔｂ／７％ｗ＊、ウナ＝ｆｆ
ｉムゴ９ｊ１？−伏一山Ｊ（ユＬン１ム態で固着する。That is, as shown in FIG. 3, the substrate 2 is formed of a laminate 16 such as a glass-based epoxy resin laminate or a glass-based polyimide resin laminate, and a circuit 7 is provided on the substrate 2 between the laminates 16. Drill a bottle hole 8 in the board 2 with a drill or the like, and press the head 11 of the pin 3 into the pin hole 8.
i mugo 9j1? - Fushi Ilsan J (Sticks in Yu Lun 1 Mu state.
このようにして回路７に接続させた状態で基板２にピン
３を取り付けたのちに、基板２に座ぐり加工などで形成
した四部１０内にＩＣチップなどの半導体チップ１を搭
載し、半導体チップ１と回路７との間にワイヤーボンデ
ィング１５を施して回路７を介して半導体チップ１とピ
ン３とを電気的に接続させる。セして封止キャップ５を
基板２に被せて半導体チップ１を封止することによって
ピングリッドアレイＡとして仕上げるのである。第３図
において１７は半導体チップ１を封止する一次封止樹脂
、１８は基板２の上面の全面から側面にかけて封止する
二次封止樹脂であり、また２４はマザーボードへの取り
付けの際のピン３の差し込み深さを位置決めするために
一部のピン３に設けられた鍔である。After attaching the pin 3 to the substrate 2 while connected to the circuit 7 in this way, the semiconductor chip 1 such as an IC chip is mounted in the four parts 10 formed on the substrate 2 by counterbore processing, etc., and the semiconductor chip Wire bonding 15 is performed between 1 and the circuit 7 to electrically connect the semiconductor chip 1 and the pins 3 via the circuit 7. The pin grid array A is completed by placing the sealing cap 5 over the substrate 2 and sealing the semiconductor chip 1. In FIG. 3, 17 is a primary sealing resin for sealing the semiconductor chip 1, 18 is a secondary sealing resin for sealing from the entire upper surface to the side surfaces of the substrate 2, and 24 is a resin for sealing the semiconductor chip 1 when it is attached to the motherboard. This is a collar provided on some pins 3 to determine the insertion depth of the pins 3.
このようにピングリッドアレイＡを封止キャップ５で封
止するにあたって、封止キャップ５の側片６を基板２の
側端゛面に弾性的に密着させて封止性能を高めようとす
るときには、基板２の外径寸法よりも封止キャップ５の
側片６の内径寸法を若干小さく形成する必要があるとこ
ろ、基板２を積層板１６で形成している場合には基板２
の外形は打ち抜き加工で形成されるために基板２の側端
面は表裏面に対して垂直な平面となり、基板２に封止キ
ャップ５を被せる作業が非常に困難になる。When sealing the pin grid array A with the sealing cap 5 in this way, when trying to improve the sealing performance by bringing the side piece 6 of the sealing cap 5 into elastic contact with the side edge surface of the substrate 2, Although it is necessary to form the inner diameter of the side piece 6 of the sealing cap 5 to be slightly smaller than the outer diameter of the substrate 2, when the substrate 2 is formed of a laminated plate 16, the substrate 2
Since the outer shape is formed by punching, the side end surfaces of the substrate 2 are flat planes perpendicular to the front and back surfaces, making it extremely difficult to cover the substrate 2 with the sealing cap 5.
このために基板２の外径寸法よりも封止キャップ５の側
片６の内径寸法を若干太さ目に形成して基板２への封止
キャップ５の取り付けが容易になるようにしているが、
このときには基板２の側端面と封止キャップ５の側片６
との開に隙間が生じることになゐために、封止の信頼性
が低下することになる。そこでこの隙間を埋めるために
二次封止樹脂１８を用いることが必ず必要となるもので
あった。For this purpose, the inner diameter of the side piece 6 of the sealing cap 5 is made slightly thicker than the outer diameter of the substrate 2 to facilitate attachment of the sealing cap 5 to the substrate 2. ,
At this time, the side end surface of the substrate 2 and the side piece 6 of the sealing cap 5
Since a gap will be created between the two, the reliability of the seal will be reduced. Therefore, it is absolutely necessary to use the secondary sealing resin 18 to fill this gap.
［発明の目的１
本発明は、上記の点に鑑みて為されたものであり、半導
体チップの保護のための封止の信頼性に優れたピングリ
ッドアレイを提供することを目的とするものである。[Objective of the Invention 1 The present invention has been made in view of the above points, and an object of the present invention is to provide a pin grid array with excellent sealing reliability for protecting semiconductor chips. be.
［発明の開示１
しかして本発明に係るピングリッドアレイは、合成樹脂
の成形品で半導体チップ１を実装するための基板２を形
成すると共に基部を基板２内にインサート成形して固着
した複数本のピン３を基板２から突出させ、基板２の側
端面の厚み方向の略中央部に突部４を全周に亘って突出
させて設け、封止キャップ５を基板２に被せると共に封
止キャップ５の側片６を基板２の側端面の突部４に弾性
的に係止させて成ることを特徴とするものであって、以
下本発明を実施例により詳述する。[Disclosure of the Invention 1 The pin grid array according to the present invention includes a plurality of pin grid arrays in which a substrate 2 on which a semiconductor chip 1 is mounted is formed by a molded product of synthetic resin, and a base portion is insert-molded into the substrate 2 and fixed thereto. A pin 3 is made to protrude from the substrate 2, a protrusion 4 is provided at approximately the center in the thickness direction of the side end surface of the substrate 2, and a protrusion 4 is provided so as to protrude over the entire circumference, and a sealing cap 5 is placed over the substrate 2, and the sealing cap The present invention is characterized in that the side pieces 6 of 5 are elastically engaged with protrusions 4 on the side end surfaces of the substrate 2.The present invention will be described in detail below with reference to examples.
基板２は合成樹脂成形材料を射出成形やトランス７Ｔ−
成形などで成形することによって成形品として作成され
るものであり、このように基板２を成形する際にピン３
の基部を基板２内に埋入させるようにインサート成形す
ることによって基板２に多数本のピン３を平行に取り付
けるようにしである。基板２を構成する合成樹脂として
は、フェノール、エポキシ、シリコン、ポリイミドなど
の熱硬化性樹脂や、ポリフェニレンサルファイド、！４
７ ＩＩ→ｌｌ−’１ ｍ ’） ４０〒−４−Ｉ＋、
ブ亀４リ Ｊ／ ＩＩラリールスルホンなどの熱可塑性
樹脂を用いることができる。実績的に信頼性のある面で
はエポキシ樹脂を、また可撓性や機械的強度、耐熱性の
点からは後者の熱可塑性樹脂を用いるのが好ましい。The substrate 2 is made of synthetic resin molding material by injection molding or transformer 7T-
It is created as a molded product by molding, etc. When molding the substrate 2 in this way, the pins 3
A large number of pins 3 are attached to the substrate 2 in parallel by insert molding such that the base part of the pin is embedded in the substrate 2. The synthetic resins that make up the substrate 2 include thermosetting resins such as phenol, epoxy, silicone, and polyimide, polyphenylene sulfide, and! 4
7 II→ll-'1 m') 40〒-4-I+,
Thermoplastic resins such as Bukame 4li J/II Rarylsulfone can be used. It is preferable to use an epoxy resin in terms of its proven reliability, and the latter thermoplastic resin in terms of flexibility, mechanical strength, and heat resistance.
また基板２には基板２に実装する半導体チップ１とピン
３とを結ぶ回路を形成するために回路体１９が取り付け
である。この回路体１９も基板２を樹脂成形材料で成形
する際に同時に基板２にインサート成形して組み込むこ
とがでさるものであり、ピン３の基部を回路体１９に挿
入結合させることによってピン、３を回路体１９の回路
と＊ａさせである１回路体１９としては〃ラスエポキシ
配線板、プラスポリイミド配線板、〃ラステア０ン配線
板、メリエステル配線シートまたはフィルム、ポリイミ
ド配線フィルムまたはシートを用いることができるが、
さらにその他ポリイミドフィルム等で固定した銅やアル
ミニウム、４２アロイ（Ｎｉ４２％のＮｉ−Ｆｅ合企）
のり−ド７レームなどを用いることもできる。さらに半
導体チップ１を実装する部分【二おいで某［２には古椿
儂２０Ｍインサー１−ｖ々形して固定しである。この支
持体２０としては熱伝導性に優れた銅、鉄、アルミニウ
ムなどの金属やセラミック等で放熱体として形成するこ
とができる。このように支持体２０を放熱体で形成する
ことによって基板２に実装する半導体チップ１の発熱を
放散することができる。Further, a circuit body 19 is attached to the substrate 2 in order to form a circuit connecting the semiconductor chip 1 mounted on the substrate 2 and the pins 3. This circuit body 19 can also be insert-molded and incorporated into the circuit board 2 at the same time as the board 2 is molded with a resin molding material, and by inserting and coupling the base of the pin 3 into the circuit body 19, the pin, 3 As the circuit body 19 which is *a with the circuit of the circuit body 19, use a lath epoxy wiring board, a plus polyimide wiring board, a lathair wiring board, a polyester wiring sheet or film, a polyimide wiring film or sheet. can be done, but
In addition, copper, aluminum, 42 alloy (Ni-Fe joint venture with 42% Ni) fixed with polyimide film etc.
It is also possible to use a glued 7 frame or the like. Furthermore, the part for mounting the semiconductor chip 1 [2] is fixed in the form of an old camellia 20M inserter 1-v. The support body 20 can be formed as a heat radiator using metals such as copper, iron, aluminum, or ceramics having excellent thermal conductivity. By forming the support body 20 with a heat sink in this manner, the heat generated by the semiconductor chip 1 mounted on the substrate 2 can be dissipated.
成形にあたっては、成形金型内に上記ピン３や回路体１
９、支持体２０をセットし、成形金型内に樹脂成形材料
を注入して硬化乃至固化させることによって、樹脂成形
材料で基板２を形成させると共に基板２にピン３や回路
体１９、支持体２０をインサートさせることによってお
こなうことができる。ピン３はこのように基部を成形品
の基板２内にインサー）させることによって取り付けら
れるものであり、基板２を積層板１６で形成する第３図
の従来例の場合のよるにビン孔８を加工したりビン孔８
にピン３を圧入したりする作業を必要とすることがなく
、しかも圧入の場合よりも強固にピン３の取り付けをお
こなうことができるものである。＊たこの成形の際に成
形金型内に成形用の凹部を設けておくことによって、基
板２に位置決め突部１４を一体に突出成形することがで
きる。このように位置決め突部１４を設けるにあたって
、各位置決め突部１４をっなぐリプを基板２の裏面に一
体に設けるようにしておけば、このリプによって基板２
の補強をおこなわせることができ、基板２を薄く形成す
ることも可能になる。そして基板２の側端面には全長に
亘って突部４が一体に突出するように形成しである。こ
の突部４は成形金型で基板２を成形する際に形成するこ
とができるものであり、ｆ！に２図に示されるように、
この突部４め上面、すなわちピン３が突出される側と反
対側の面はピン３の突出方向に向けて斜め外方へ傾斜す
るがイド傾斜面２１として形成してあり、またこの突部
４の下面、すなわちピン３が突出される側の面はピン３
の突出方向に向けて斜め内方へ傾斜する係止傾斜面２２
として形成しである。During molding, the pin 3 and circuit body 1 are placed in the mold.
9. Set the support 20, and inject the resin molding material into the mold and harden or solidify it to form the substrate 2 with the resin molding material, and attach the pins 3, the circuit body 19, and the support to the substrate 2. This can be done by inserting 20. The pin 3 is thus attached by inserting the base into the substrate 2 of the molded product, and the pin hole 8 is formed by inserting the base into the substrate 2 of the molded product, as in the case of the conventional example shown in FIG. Process or bottle hole 8
There is no need for work such as press-fitting the pin 3 into the hole, and the pin 3 can be attached more securely than in the case of press-fitting. *By providing a molding recess in the mold when molding the octopus, the positioning protrusion 14 can be integrally molded to protrude from the substrate 2. When providing the positioning protrusions 14 in this manner, if a lip connecting each positioning protrusion 14 is provided integrally on the back surface of the board 2, this lip will allow the board to
It is possible to perform reinforcement, and it is also possible to form the substrate 2 thinly. A protrusion 4 is formed on the side end surface of the substrate 2 so as to protrude integrally over the entire length. This protrusion 4 can be formed when molding the substrate 2 with a molding die, and f! As shown in Figure 2,
The upper surface of this protrusion 4, that is, the surface opposite to the side from which the pin 3 is protruded, is inclined obliquely outward in the direction in which the pin 3 protrudes, and is formed as an id inclined surface 21, and this protrusion The lower surface of 4, that is, the surface from which the pin 3 is projected, is the pin 3
A locking slope 22 that slopes diagonally inward toward the protruding direction.
It is formed as follows.
そして、上記のようにして樹脂成形品で形成される基板
２の上面には凹部１０が成形によって設けてあり、この
凹部１０にＩＣチップなどの半導体チップ１を搭載し、
半導体チップ１と回路体１９の回路との間にワイヤーボ
ンディング１５を施すことによって、回路体１９を介し
て半導体チップ１とピン３とを電気的に接続するのであ
る。こののちに基板２に第１図のように封止キャップ５
を被せて半導体チッ′ブ１を保護することによってピン
グリッドアレイＡとして仕上げるのであるが、封止キャ
ップ５を被せる前に四部１０において半導体チップ１を
一次封止樹脂１７によってＩａ４脂封止しておくのがよ
い、封止キャップ５はＲ１部に全長に亘って側片６を設
けて下面を開口させた形状にアルミニウム（内面はアル
マイト処理などしておくのがよい）などで形成されるも
のであり、側片６の先部は内方へ傾斜する係止片２３と
しで形成しである。しかして封止キャップ５を基板２に
被せるにあたって、封止キャップ５を基板２にその上側
からはめ込んでいくと、まず側片６の係止片２３の先端
が基板２の突部４の〃イド傾斜面２１に圧接して〃イド
傾斜面２１の傾斜に〃イドさ次いでこの係止片２３は突
部４の係止傾斜面２２に弾接して弾性的に係止されるこ
とになる。このように基板２の突部４に側片６が弾性的
に係止されるようにして、基板２の側端面と封止キャッ
プ５の側片６とを密接させ、封止キャップ５による封止
の信頼性を高めることができるものであり、二次封止樹
脂１８を特に必要とすることなく封止キャップ５のみで
も封止を確保することが可能になる。このとき、封止を
完全にするためには二次封止樹脂１８を用いてもよ（、
さらに接着剤で基板２の側端面と封止キャップ５の側片
６とを接着させ°るようにしてもよい、また突部４の〃
イド傾斜面２１による〃イド作用によって基板２への封
止キャップ５のはめ込み揉作が容易になると共に、係止
傾斜面２２による係止作用によって基板２への封止キャ
ップ５の固定が強固になるものである。A recess 10 is formed by molding on the upper surface of the substrate 2 formed of a resin molded product as described above, and a semiconductor chip 1 such as an IC chip is mounted in this recess 10.
By performing wire bonding 15 between the semiconductor chip 1 and the circuit of the circuit body 19, the semiconductor chip 1 and the pins 3 are electrically connected via the circuit body 19. After this, a sealing cap 5 is attached to the substrate 2 as shown in FIG.
The pin grid array A is completed by covering the semiconductor chip 1 with a sealing cap 5 to protect it. However, before covering the sealing cap 5, the semiconductor chip 1 is sealed with Ia4 resin at the fourth part 10 using a primary sealing resin 17. The sealing cap 5 is preferably made of aluminum (the inner surface is preferably anodized) or the like, with a side piece 6 provided along the entire length of the R1 portion and an open bottom surface. The tip of the side piece 6 is formed with a locking piece 23 that slopes inward. When the sealing cap 5 is fitted onto the substrate 2 from above, the tip of the locking piece 23 of the side piece 6 first touches the edge of the protrusion 4 of the substrate 2. The locking piece 23 comes into pressure contact with the inclined surface 21, and then the locking piece 23 comes into elastic contact with the locking slope 22 of the protrusion 4 and is elastically locked. In this way, the side piece 6 is elastically engaged with the protrusion 4 of the substrate 2, and the side end surface of the substrate 2 and the side piece 6 of the sealing cap 5 are brought into close contact, and the sealing by the sealing cap 5 is performed. It is possible to improve the reliability of sealing, and it becomes possible to ensure sealing with only the sealing cap 5 without particularly requiring the secondary sealing resin 18. At this time, a secondary sealing resin 18 may be used to complete the sealing.
Furthermore, the side end surface of the substrate 2 and the side piece 6 of the sealing cap 5 may be bonded with an adhesive.
The id action of the id sloping surface 21 makes it easy to fit the sealing cap 5 onto the substrate 2, and the locking action of the latching slant surface 22 makes the sealing cap 5 firmly fixed to the substrate 2. It is what it is.
ここで、基板２が第３図の従来例のように積層板１６で
形成されている場合は、封止キャップ５の側片６の係止
片２３の先端が基板２の突部４の〃剥離が発生するおそ
れがあるが、本発明では基板２は樹脂成形品で形成され
ているためにこのようなおそれはない。Here, if the substrate 2 is formed of a laminated plate 16 as in the conventional example shown in FIG. Although there is a possibility that peeling may occur, in the present invention, since the substrate 2 is formed of a resin molded product, there is no such fear.
そしてこのように形成されるピングリッド７レイＡにあ
って、Ｗｉ器の実装基板（マザーボード）への取り付け
はマザーボードに設けたソケットやスルーホールなどに
各ピン３を差し込むことによっておこなうことができる
。このとき、基板２から突出させた位置決め突部１４の
先端がマザーボードの表面に当接し、この当接によって
所定の間隙で基板２とマザーボードとの間に空間を形成
させることができる。このように基板２とマザーボード
との闇の空間は位置決め突部１４によって形成されるた
めに、第３図の従来例において示したように一部のピン
３に位置決め用の鍔２４を設けるような必要がなく、ピ
ン３として総て同じ形状のものを用いることができるこ
とになる。またこのように位置決め突部１４がマザーボ
ードに当接することによってマザーボードと基板２どの
間に加わる荷重が位置決め突部１４によって支持される
ことになり、ピン３の変形を防止することもできる。In the pin grid 7 lay A formed in this manner, the Wi device can be attached to the mounting board (motherboard) by inserting each pin 3 into a socket or through hole provided on the motherboard. At this time, the tip of the positioning protrusion 14 projected from the board 2 comes into contact with the surface of the motherboard, and this contact allows a space to be formed between the board 2 and the motherboard with a predetermined gap. Since the dark space between the board 2 and the motherboard is thus formed by the positioning protrusion 14, some pins 3 are provided with positioning flanges 24 as shown in the conventional example in FIG. This is not necessary, and pins 3 having the same shape can be used. Further, since the positioning protrusion 14 comes into contact with the motherboard in this manner, the load applied between the motherboard and the board 2 is supported by the positioning protrusion 14, and deformation of the pin 3 can also be prevented.
［発明の効果］
上述のように本発明にあっては、基板のｆｉｌｌ端面の
厚み方向の略中夫部に突部を全周に亘って突出させて設
け、封止キャップを基板に被せると共に封止キャップの
側片を基板の側端面の突部に弾性的に係止させるように
したので、突部への側片の弾性的な係止で基板の側端面
と封止キャップの側片とをＷｊ接させることができ、封
止キャップによる封止め信頼性を高めることができるも
のであり、しか°も基板は合成樹脂の成形品によって形
成したものであるから、このような突部を設けることが
容易におこなえると共に封止キャップの取り付けの際に
眉間剥離のおそれもないものである。[Effects of the Invention] As described above, in the present invention, a protrusion is provided to protrude around the entire circumference of the fill end face of the substrate in the thickness direction, and a sealing cap is placed on the substrate. Since the side piece of the sealing cap is elastically locked to the protrusion on the side end face of the board, the elastic locking of the side piece to the protrusion allows the side piece of the sealing cap to connect with the side end face of the board. This makes it possible to bring Wj into contact with Wj, thereby increasing the sealing reliability of the sealing cap.Furthermore, since the substrate is formed of a synthetic resin molded product, such protrusions are It can be easily installed and there is no fear of peeling between the eyebrows when attaching the sealing cap.
第１図は本発明の一実施例の断面図、第２図は同上の封
止キャップを取り付ける前の状態の断面図、第３図は従
来例の断面図である。
１は半導体チップ、２は基板、３はピン、４は突部、５
は封止キャップ、６は側片である。FIG. 1 is a sectional view of an embodiment of the present invention, FIG. 2 is a sectional view of the same before the sealing cap is attached, and FIG. 3 is a sectional view of a conventional example. 1 is a semiconductor chip, 2 is a substrate, 3 is a pin, 4 is a protrusion, 5
is a sealing cap, and 6 is a side piece.
Claims (1)
の基板を形成すると共に基部を基板内にインサート成形
して固着した複数本のピンを基板から突出させ、基板の
側端面の厚み方向の略中央部に突部を全周に亘って突出
させて設け、封止キップを基板に被せると共に封止キャ
ップの側片を基板の側端面の突部に弾性的に係止させて
成ることを特徴とするピングリッドアレイ。(1) A board for mounting a semiconductor chip is formed from a synthetic resin molded product, and the base is insert-molded into the board, with multiple fixed pins protruding from the board, and A protrusion is provided approximately in the center and protrudes over the entire circumference, and the sealing cap is placed over the substrate and the side pieces of the sealing cap are elastically engaged with the protrusions on the side end surface of the substrate. Features a pin grid array.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21011086A JPS6365657A (en) | 1986-09-05 | 1986-09-05 | Pin grid array |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21011086A JPS6365657A (en) | 1986-09-05 | 1986-09-05 | Pin grid array |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6365657A true JPS6365657A (en) | 1988-03-24 |
Family
ID=16583974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21011086A Pending JPS6365657A (en) | 1986-09-05 | 1986-09-05 | Pin grid array |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6365657A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5057903A (en) * | 1989-07-17 | 1991-10-15 | Microelectronics And Computer Technology Corporation | Thermal heat sink encapsulated integrated circuit |
| US5098864A (en) * | 1989-11-29 | 1992-03-24 | Olin Corporation | Process for manufacturing a metal pin grid array package |
| US5103292A (en) * | 1989-11-29 | 1992-04-07 | Olin Corporation | Metal pin grid array package |
| US5216283A (en) * | 1990-05-03 | 1993-06-01 | Motorola, Inc. | Semiconductor device having an insertable heat sink and method for mounting the same |
-
1986
- 1986-09-05 JP JP21011086A patent/JPS6365657A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5057903A (en) * | 1989-07-17 | 1991-10-15 | Microelectronics And Computer Technology Corporation | Thermal heat sink encapsulated integrated circuit |
| US5098864A (en) * | 1989-11-29 | 1992-03-24 | Olin Corporation | Process for manufacturing a metal pin grid array package |
| US5103292A (en) * | 1989-11-29 | 1992-04-07 | Olin Corporation | Metal pin grid array package |
| US5216283A (en) * | 1990-05-03 | 1993-06-01 | Motorola, Inc. | Semiconductor device having an insertable heat sink and method for mounting the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6373128B1 (en) | Semiconductor assemblies with reinforced peripheral regions | |
| US20060081980A1 (en) | Integrated circuit package employing a heat-spreader member | |
| JPH02265264A (en) | Module for ic-card | |
| US7268429B2 (en) | Technique for manufacturing an overmolded electronic assembly | |
| JPS6365657A (en) | Pin grid array | |
| JP2000067200A (en) | Ic card | |
| JPH1117050A (en) | Circuit board and manufacture thereof | |
| JPS63174344A (en) | Pin grid array | |
| JP3012753B2 (en) | TAB package and connection method | |
| JPS6320859A (en) | Pin grid array | |
| JP3527589B2 (en) | Semiconductor device package and method of manufacturing the same | |
| JPS6398140A (en) | Pin grid array | |
| JPS63126256A (en) | Pin grid array | |
| JPS6398142A (en) | Pin grid array | |
| JPS6365650A (en) | Manufacture of pin grid array | |
| JPH0457103B2 (en) | ||
| JPS6398141A (en) | Pin grid array | |
| JPH053743B2 (en) | ||
| JPH11111773A (en) | Mounting of semiconductor chip parts | |
| JPS6320856A (en) | Pin grid array | |
| JPS6320857A (en) | Pin grid array | |
| JPS63226043A (en) | Semiconductor device | |
| JPH02235699A (en) | Ic card | |
| JPS62256458A (en) | Pin grid array | |
| JPH06224237A (en) | Semiconductor device |