JPS63174344A - Pin grid array - Google Patents
Pin grid arrayInfo
- Publication number
- JPS63174344A JPS63174344A JP639587A JP639587A JPS63174344A JP S63174344 A JPS63174344 A JP S63174344A JP 639587 A JP639587 A JP 639587A JP 639587 A JP639587 A JP 639587A JP S63174344 A JPS63174344 A JP S63174344A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- substrate
- pins
- grid array
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 229920003002 synthetic resin Polymers 0.000 claims abstract description 8
- 239000000057 synthetic resin Substances 0.000 claims abstract description 8
- 238000000465 moulding Methods 0.000 abstract description 20
- 229910000679 solder Inorganic materials 0.000 abstract description 5
- 238000001746 injection moulding Methods 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 3
- 238000003780 insertion Methods 0.000 description 14
- 230000037431 insertion Effects 0.000 description 14
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 238000005476 soldering Methods 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000012778 molding material Substances 0.000 description 2
- 241000270722 Crocodylidae Species 0.000 description 1
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- LNNWVNGFPYWNQE-GMIGKAJZSA-N desomorphine Chemical compound C1C2=CC=C(O)C3=C2[C@]24CCN(C)[C@H]1[C@@H]2CCC[C@@H]4O3 LNNWVNGFPYWNQE-GMIGKAJZSA-N 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- RTZKZFJDLAIYFH-UHFFFAOYSA-N ether Substances CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000088 plastic resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
【発明の詳細な説明】
［技術分野１
本発明は、ＩＣパッケージなどにおける成形品のピング
リッドアレイに関するものである。DETAILED DESCRIPTION OF THE INVENTION [Technical Field 1] The present invention relates to a pin grid array of a molded product in an IC package or the like.
［背景技術］
ＩＣなど半導体のパッケージにおいて素子の高機能化、
高密度化に伴うＩ１０数増加や、高速度化に従ってのリ
ード長の短縮化などの対応として、半導体チップを実装
する基板の裏面に外部への電気接続用端子となるピンを
設けたピングリッドアレイ（Ｐ Ｇ Ａと略称される）
が実用化されている。[Background technology] Increasing the functionality of elements in semiconductor packages such as ICs,
In order to cope with the increase in the number of I10s due to higher density and the shortening of lead lengths due to higher speeds, a pin grid array is provided with pins that serve as external electrical connection terminals on the back side of the substrate on which the semiconductor chip is mounted. (abbreviated as PGA)
has been put into practical use.
このピングリラドアレイは基板の裏面の全面を利用して
多数のピンを突設するようにしたもので、半導体チップ
を実装するこの基板としては樹脂積層板から得られるプ
リント配線板を用いるのが一般的である。しかし基板と
してこのようにプリント配線板を用いる場合には、基板
に孔を加工してこの孔にピンを圧入することによって、
基板へのピンの取り付けをおこなうことになるが、基板
の割れ等の関係から基板へのピンの圧入強さには限界が
あっでピ゛ンの引き抜き強度を十分に得ることができな
い等の問題がある。This pin grid array uses the entire back surface of the board to protrude a large number of pins, and it is best to use a printed wiring board made from a resin laminate as the board on which the semiconductor chip is mounted. Common. However, when using a printed wiring board as a board in this way, by drilling holes in the board and press-fitting pins into the holes,
The pins will be attached to the board, but due to cracks in the board, there is a limit to the strength with which the pins can be pressed into the board, making it impossible to obtain sufficient pull-out strength. There is.
そこで、本発明者等によって第５図に示すような樹脂の
モールド成形品で基板１を形成するようにしたピングリ
ッドアレイＡが案出されるに至っている。すなわちこの
ものは、合成樹脂の成形品で半導体チップ３を実装する
ための基板１を形成すると共に基板１の成形の際にピン
２の基部を基板１内にインサート成形して固着すること
によって、複数本のピン２を基板１から突出させた状態
で取り付けるようにし、さらにこのピン２と接続した状
態で回路体４を基板１内に埋入固定するようにしたもの
である。このものでは合成樹脂によって基［１を成形す
る際に基板１にピン２の基部をインサートして基板１へ
のピン２の固定がおこなえるために、ピン２を圧入する
場合のような引き抜き強度が不安定になることがないの
である。そしてこのピングリッドアレイＡはマザーボー
ド２８に設けたスルーホール２９等に挿入して半田付け
などをおこなうことによって、マザーボード２８に形成
した回路にピン２を接続させた状態で実装することがで
きる。Therefore, the inventors of the present invention have devised a pin grid array A in which the substrate 1 is formed of a resin molded product as shown in FIG. That is, in this case, the substrate 1 on which the semiconductor chip 3 is mounted is formed from a molded product of synthetic resin, and the bases of the pins 2 are inserted into the substrate 1 during molding of the substrate 1 and fixed. A plurality of pins 2 are attached in a state of protruding from the board 1, and a circuit body 4 is embedded and fixed in the board 1 while connected to the pins 2. In this case, the base of the pin 2 is inserted into the substrate 1 when molding the base 1 using synthetic resin, and the pin 2 can be fixed to the substrate 1, so the pull-out strength is not as strong as when the pin 2 is press-fitted. It never becomes unstable. This pin grid array A can be mounted with the pins 2 connected to the circuit formed on the motherboard 28 by inserting it into a through hole 29 or the like provided on the motherboard 28 and performing soldering.
しかし、このようにピン２をマザーボード２８のスルー
ホール２９等に挿入してマザーボード２９へのピングリ
ッドアレイＡの実装をおこなう挿入実装は容易であるが
、マザーボード２８の表面にピングリッドアレイＡを直
接半田付けで実装する表面実装をおこなうことはできな
いという問題があった。However, although it is easy to mount the pin grid array A on the motherboard 29 by inserting the pins 2 into the through holes 29 of the motherboard 28, it is not possible to directly mount the pin grid array A on the surface of the motherboard 28. There was a problem in that surface mounting using soldering was not possible.
［発明の目的］
本発明は、上記の点に鑑みて為されたものであり、マザ
ーボードに挿入実装によっても表面実装によってもいず
れの方法でも実装をおこなうことができるピングリッド
アレイを提供することを目的とするものである。[Object of the Invention] The present invention has been made in view of the above points, and an object of the present invention is to provide a pin grid array that can be mounted on a motherboard by either insertion mounting or surface mounting. This is the purpose.
［発明の開示］
しかして本発明に係るピングリッドアレイは、合成樹脂
の成形品で形成される基板１に基部をインサート成形し
て固着した複数本のピン２，２・・・を基板１の片側面
から突出させると共に各ピン２゜２・・・の基端を基板
１の他の片側面に露出させ、半導体チップ３を実装する
回路体４をピン２の基部に接続した状態で基板１内にイ
ンサート成形して固着して成ることを特徴とするもので
あり、基板１の一方の片側面から突出するピン２をマザ
ーボードのスルーホール等に挿入することによって挿入
実装をおこなうことができるようにすると共に、基板１
の他方の片側面に露出するピン２の基端をマザーボード
に直接半田付けすることによって表面実装もおこなうこ
とができるようにしたものであって、以下本発明を実施
例により詳述する。[Disclosure of the Invention] In the pin grid array according to the present invention, a plurality of pins 2, 2, whose base portions are insert-molded and fixed to a substrate 1 formed of a molded product of synthetic resin, are attached to the substrate 1. The substrate 1 is made to protrude from one side, and the base end of each pin 2, 2, etc. is exposed on the other side of the substrate 1, and the circuit body 4 on which the semiconductor chip 3 is mounted is connected to the base of the pin 2. It is characterized by being insert-molded and fixed inside the board 1, and can be inserted and mounted by inserting the pin 2 protruding from one side of the board 1 into a through-hole of the motherboard, etc. In addition, the substrate 1
By directly soldering the base ends of the pins 2 exposed on the other side to the motherboard, surface mounting can be performed.The present invention will be described in detail below with reference to examples.
第１図（ａ）（ｂ）（勿論実物大を示すものではない）
は本発明の一実施例を示すもので、基板１は合成樹脂成
形材料を射出成形やトランスファー成形などで成形する
ことによって成形品として作成される。そしてこのよう
に基板１を成形する際にピン２の基部を基板１内に埋入
させるようインサート成形することによって基板１に多
数本のピン２を平行に取り付け、またＩＣチップなどの
半導体チップ３を表面に実装した回路体４が基板１内に
埋入して取り付けである。基板１を構成する合成樹脂と
しては、７エ／−ル、エポキシ、シリコン、ポリイミド
°などの熱硬化性樹脂や、ポリフェニレンサル７Ｔイド
、ポリサル７オン、ポリニーチルスルホン、ポリアリー
ルスルホンなどの熱可塑性樹脂を用いることができる。Figures 1 (a) and (b) (of course they do not show the actual size)
1 shows an embodiment of the present invention, in which a substrate 1 is produced as a molded product by molding a synthetic resin molding material by injection molding, transfer molding, or the like. When the substrate 1 is molded in this manner, a large number of pins 2 are attached to the substrate 1 in parallel by insert molding so that the bases of the pins 2 are embedded in the substrate 1, and a semiconductor chip 3 such as an IC chip is attached. The circuit body 4 having the circuit board 4 mounted on the surface thereof is embedded in the substrate 1 for installation. The synthetic resins constituting the substrate 1 include thermosetting resins such as 7-ether, epoxy, silicone, and polyimide; Plastic resin can be used.
実績的に信頼性のある面ではエポキシ樹脂を、また可撓
性や機械的強度、耐熱性の点からは後者の熱可塑性樹脂
を用いるのが好ましい。It is preferable to use an epoxy resin in terms of its proven reliability, and the latter thermoplastic resin in terms of flexibility, mechanical strength, and heat resistance.
ピン２は軸方向全長に亘って断面円形に形成されるもの
であって、その基部にはピン２の全周から突出される円
形の鍔１１が設けてあり、さらにこの鍔１１の下側に同
様に円形の鍔２１が設けである。また回路体４としては
絶縁板２２の表面に放射状に回路１２を設けた回路板を
用いることができ、例えば〃ラスエポキシ配線板、〃ラ
スポリイミド配線板、ガラステフロン配線板、ポリエス
テル配線シートまたはフィルム、ポリイミド配線フィル
ムまたはシートなどを用いることができる。The pin 2 is formed to have a circular cross section over the entire length in the axial direction, and a circular collar 11 is provided at the base of the pin 2 and protrudes from the entire circumference of the pin 2. Similarly, a circular collar 21 is provided. Further, as the circuit body 4, a circuit board in which circuits 12 are provided radially on the surface of an insulating board 22 can be used, such as a lath epoxy wiring board, a lath polyimide wiring board, a glass Teflon wiring board, a polyester wiring sheet, or a film. , a polyimide wiring film or sheet, etc. can be used.
さらにポリイミドフィルム等で固定した銅やアルミニウ
ム、４’２７０イ（Ｎｉ４２％のＮｉ−Ｆｅ合金）のリ
ードフレームなどを回路体４として使用することもでき
る。電気抵抗の面からは銅回路を形成したものが、後述
する成形金型８へのセットの作業性からは板状やリード
フレーム状の形態のものが好ましい。そして回路体４に
はその表面の中央部においてＩＣチップなどの半導体チ
ップ３が実装してあり、半導体チップ３と回路体４の回
路１２との間に金線などの＼ワイヤー２０をボンディン
グして施しである。この半導体チップ３の実装作業やワ
イヤーボンディングの作業は回路体４にピン２を取り付
ける前におこなうことが可能であり、回路体４からピン
２が突出して邪魔になるようなことなく回路板に電子部
品を実装したりワイヤーボンディングしたりする既存の
工程をそのまま利用して作業をおこなうことができるこ
とになる。Further, a lead frame made of copper, aluminum, or 4'270 (Ni--Fe alloy containing 42% Ni) fixed with a polyimide film or the like can also be used as the circuit body 4. From the viewpoint of electrical resistance, it is preferable to use a copper circuit, but from the viewpoint of ease of setting into a molding die 8, which will be described later, it is preferable to use a plate-shaped or lead frame-shaped one. A semiconductor chip 3 such as an IC chip is mounted on the circuit body 4 at the center of its surface, and a wire 20 such as a gold wire is bonded between the semiconductor chip 3 and the circuit 12 of the circuit body 4. It is alms. The mounting work of the semiconductor chip 3 and the wire bonding work can be performed before attaching the pins 2 to the circuit body 4, and the electronics can be attached to the circuit board without the pins 2 protruding from the circuit body 4 and getting in the way. This means that work can be carried out using existing processes such as mounting parts and wire bonding.
回路体４にはピン２に対応する位置においで回路１２の
ランド部分でピン孔７がスルーホールとして穿設しであ
る。The circuit body 4 is provided with a pin hole 7 as a through hole at a land portion of the circuit 12 at a position corresponding to the pin 2.
しかしてピングリッドアレイＡを製造するにあたっては
、回路体４のピン孔７に各ピン２の基部を挿入して鰐１
１に回路体４を係止させ、ピン孔７内にピン２の基部を
固定すると共に回路体４の各回路１２とピン２とを接続
させる。そして各ピン２は成形金型８の下型８ａに設け
たピン挿入穴１８に挿入セットされる。ピン２をピン挿
入穴１８に挿入させた状態においてはピン２の下側の鍔
２１がピン挿入穴１８の周縁部の上面に係止され、ピン
挿入穴１８へのピン２の挿入深さの位置決めがなされる
と共にピン挿入穴１８は鍔２１でその開口が閉塞され、
ピン挿入穴１８内に成形時に樹脂が侵入してパリが発生
することを防止することができる。このようにして第３
図のようにピン２及び半導体チップ３を実装した回路体
４を下型８ａにセットした後に、成形金型８の上型８ｂ
と下型８ａとを型締めし、成形金型８内に樹脂成形材料
を注入して硬化乃至固化させることによって、成形金型
８内で基板１を成形すると同時に、ピン２の基部を基板
１内にインサート成形すると共に回路体４をインサート
成形して基板１内に包含されるよう一体化させ、さらに
回路体４に実装した半導体チップ３も基板１内に埋入さ
せる。このようにして、基板１の一方の片側面から平行
に突出させた状態で多数本のピン２，２・・・を基板１
に取り付けたピングリッドアレイＡを得ることができる
が、第２図に示すように各ピン２．２・・・はその基端
を基板１の他方の片側面に露出するようにしである。第
１図、第２図に示す実施例ではピン２の基端は若干の寸
法で基板１から突出するようにしてあり、このようにピ
ン２の基板を若干突出させる場合には第３図のように成
形金型８の上型８ｂに凹部１９を設けで、四部１９内に
ピン２の基端を挿入させた状態で基板１の成形をおこな
うことになる。However, in manufacturing the pin grid array A, the base of each pin 2 is inserted into the pin hole 7 of the circuit body 4, and the crocodile 1
1, the base of the pin 2 is fixed in the pin hole 7, and each circuit 12 of the circuit body 4 and the pin 2 are connected. Each pin 2 is inserted into a pin insertion hole 18 provided in the lower die 8a of the molding die 8. When the pin 2 is inserted into the pin insertion hole 18 , the lower collar 21 of the pin 2 is locked on the upper surface of the peripheral edge of the pin insertion hole 18 , and the insertion depth of the pin 2 into the pin insertion hole 18 is limited. Once positioned, the opening of the pin insertion hole 18 is closed with the flange 21.
It is possible to prevent the resin from entering the pin insertion hole 18 during molding and causing cracks. In this way the third
As shown in the figure, after setting the circuit body 4 with the pins 2 and the semiconductor chip 3 mounted on the lower mold 8a, the upper mold 8b of the molding mold 8 is placed.
and the lower mold 8a, and inject a resin molding material into the molding mold 8 and harden or solidify it, thereby molding the substrate 1 in the molding mold 8, and at the same time tightening the base of the pin 2 onto the substrate 1. At the same time, the circuit body 4 is insert-molded and integrated into the substrate 1 so as to be included therein, and the semiconductor chip 3 mounted on the circuit body 4 is also embedded in the substrate 1. In this way, a large number of pins 2, 2, .
As shown in FIG. 2, each pin 2.2... has its base end exposed on the other side of the substrate 1. In the embodiment shown in FIGS. 1 and 2, the proximal end of the pin 2 is made to protrude from the substrate 1 by a slight dimension, and when the substrate of the pin 2 is made to protrude slightly in this way, as shown in FIG. In this way, the upper mold 8b of the molding die 8 is provided with a recess 19, and the substrate 1 is molded with the base end of the pin 2 inserted into the four parts 19.
上記のようにして作成されるピングリッド７レイＡにあ
って、ピン２はその基部を基板１にインサート成形して
埋入することによって基板１に取り付けられているもの
であり、プリント配線板への圧入の場合のような引き抜
き強度に問題が生じるおそれはなく、特に第１図に示さ
れるようにピン２に設けた鍔１１は基板１内に埋入され
、また鍔２１はその下面が基板１の下面から露出する状
態で埋入されるものであり、この鍔１１，２１の埋入に
よってピン２の基部は基板１内に強固に保持され、ピン
２の引き抜き強度を高めることができると共にピン２が
ぐらつくことを防止することができる。また回路体４に
実装された半導体チップ３は基板１内に埋入されること
によって封止された状態になるが、基板１は成形金型８
内に射出成形やシランス７ア甲成形などで加圧下におい
て注入される樹脂で成形され、従って半導体チップ３は
この加圧下で注入され材料密度の高い樹脂内に封入され
ることになり、耐湿信頼性高く封止することができるこ
とになる。さらに、回路体４は基板１内に埋入された状
態にあってその回路１２は表面に露出せず、回路１２が
損傷されて信頼性が低下することを防止することができ
ると共に、回路体４とピン２との接続部分も基板１内に
埋寿されて表面に露出せず、この部分に湿気などが作用
して接続信頼性が低下することを防止し、耐環境性を高
めることができるものである。In the pin grid 7 lay A created as described above, the pins 2 are attached to the board 1 by insert molding and embedding their bases in the board 1, and are attached to the printed wiring board. In particular, as shown in FIG. 1, the flange 11 provided on the pin 2 is embedded in the substrate 1, and the lower surface of the flange 21 is attached to the substrate. By embedding the flanges 11 and 21, the base of the pin 2 is firmly held within the substrate 1, and the pull-out strength of the pin 2 can be increased. It is possible to prevent the pin 2 from wobbling. Further, the semiconductor chip 3 mounted on the circuit body 4 is embedded in the substrate 1 to be in a sealed state, but the substrate 1 is in a molding die 8
The semiconductor chip 3 is molded with resin that is injected under pressure by injection molding or Silance 7A molding, etc. Therefore, the semiconductor chip 3 is injected under pressure and encapsulated in the resin with high material density, making it moisture resistant and reliable. This means that it can be sealed with high quality. Further, since the circuit body 4 is embedded in the substrate 1, the circuit 12 is not exposed on the surface, and it is possible to prevent the circuit 12 from being damaged and lowering its reliability. The connection part between 4 and pin 2 is also buried within the board 1 and is not exposed to the surface, which prevents moisture from acting on this part and reduces connection reliability, and improves environmental resistance. It is possible.
しかして上記のように形成されるピングリッドアレイＡ
を機器の実装基板（マザーボード２８）に実装する゛に
あたっては、挿入実装と表面実装のいずれの方法によっ
てもおこなうことができる。挿入実装をおこなうにあた
っては、第１図（ａ）に示すようにマザーボード２８に
設けたスルーホール２９などに各ピン２を挿入すること
によっておこなうことができる。この場合、ピングリッ
ドアレイＡを実装する面と反対側の面においてマザーボ
ード２８に設けた回路のランド２３の部分にスルーホー
ル２９は設けられているものであり、このスルーホール
２９にピン２を挿入してランド２３の部分に半田２４を
施すことにより、マザーボード２８の回路にピン２を介
して電気的に接続した状態でピングリッドアレイＡを実
装することができる。ここで、基板１にはピン２と平行
に複数の位置決め突部３０がそれぞれ等しい突出寸法で
一体に突設してあり、この位置決め突部３０の先端がマ
ザーボード２８の表面に当接することによって所定の間
隙で基板１とマザーボード２８との間に放熱などのため
の空間を形成させることができるようにしである。この
ように基板１とマザーボード２８との間の空間は位置決
め突部３０によって形成されるために、一部のピン２に
位置決めのための鍔を設けたりするような必要がなく、
ピン２として総て同じ形状のものを用いることができる
ことになる。またこのように位置決め突部３０がマザー
ボード２８に当接することによってマザーボード２８と
基板１との間に加わる荷重が位置決め突部３０によって
支持されることになり、ピン２の変形を防止することも
できる。この各位置決め突部３０は第３図のように成形
金型８に成形用凹所３１を設けておくことによって、基
板１を成形する際に同時に形成されるもので、このよう
に位置決め突部３０を設けるにあたって、各位置決め突
部３０をつなぐリブを基板１の裏面に一体に設けるよう
にしておけば、このリプによって基板１の補強をおこな
わせることができ、基板１を薄く形成することも可能に
なる。Therefore, the pin grid array A formed as described above
When mounting the device on the mounting board (motherboard 28) of the device, it can be carried out by either insertion mounting or surface mounting. Insertion mounting can be carried out by inserting each pin 2 into a through hole 29 provided on the motherboard 28, as shown in FIG. 1(a). In this case, a through hole 29 is provided in the land 23 of the circuit provided on the motherboard 28 on the surface opposite to the surface on which the pin grid array A is mounted, and the pin 2 is inserted into this through hole 29. By applying solder 24 to the lands 23, the pin grid array A can be mounted while being electrically connected to the circuit of the motherboard 28 via the pins 2. Here, a plurality of positioning protrusions 30 are integrally provided on the board 1 in parallel with the pins 2 and have the same protrusion size, and when the tips of the positioning protrusions 30 come into contact with the surface of the motherboard 28, a predetermined position is set. This allows a space for heat radiation to be formed between the substrate 1 and the motherboard 28 through the gap. In this way, since the space between the substrate 1 and the motherboard 28 is formed by the positioning protrusion 30, there is no need to provide a collar for positioning on some of the pins 2.
This means that all the pins 2 can have the same shape. Furthermore, since the positioning protrusions 30 come into contact with the motherboard 28 in this way, the load applied between the motherboard 28 and the board 1 is supported by the positioning protrusions 30, and deformation of the pins 2 can also be prevented. . These positioning protrusions 30 are formed simultaneously when molding the substrate 1 by providing molding recesses 31 in the molding die 8 as shown in FIG. 30, if a rib connecting each positioning protrusion 30 is integrally provided on the back surface of the substrate 1, the substrate 1 can be reinforced by this rib, and the substrate 1 can be made thinner. It becomes possible.
次ぎに、マザーボード２８にピングリッドアレイＡを表
面実装するにあたっては、第１図（ｂ）に示すようにピ
ン２が上向きに突出してピン２の露出する基端がマザー
ボード２Ｂ（１１１１を向くようにピングリッドアレイ
Ａを上下逆にし、この状態でマザーボード２８の表面に
形成される回路のランド２３の部分にピン２の露出する
基端を半田２４付けすることによっておこなうことがで
きる。半田付けは、予めランド２３に半田２４を肉盛り
して設けておいて、この半田２４の上にピン２の露出す
る基端を乗せるようにピングリッドアレイＡをセットし
たのちに、半田２４を９７０−させることによっておこ
なうことができる。このようにしてピングリッドアレイ
Ａを表面実装でマザーボード２８に実装すると、各ピン
２，２・・・は基板１から林立するように突出した状態
になり、このピン２によってピングリッドアレイＡの熱
を・放熱させることができる。Next, when surface mounting the pin grid array A on the motherboard 28, as shown in FIG. This can be done by turning the pin grid array A upside down and, in this state, soldering 24 the exposed base ends of the pins 2 to the land 23 of the circuit formed on the surface of the motherboard 28. Solder 24 is built up and provided on the land 23 in advance, and after setting the pin grid array A so that the exposed base end of the pin 2 is placed on the solder 24, the solder 24 is applied 970-. When the pin grid array A is mounted on the motherboard 28 by surface mounting in this way, each pin 2, 2, etc. protrudes from the board 1, and this pin 2 Heat from the pin grid array A can be radiated.
上記第１図の実施例ではピン２の基端を基板１から若干
突出させた状態で露出させるようにしたが、第４図に示
す実施例のように基板１の表面と面一の状態でピン２の
基端を露出させるようにしてもよい。このものでも第１
図（ａ）（ｂ）の場合と同様にしてマザーボード２８に
挿入実装と表面実装のいずれの方法でも実装することが
できる。また＠４図に示す実施例のように基板１に支持
体１７を埋入して取り付けることができる。この支持体
１７は基板１の成形の際に、第３図に想像線で示すよう
に回路体４の中央部の下面に接着された状態で成形金型
８内にセフ）されるものであり、回路体４を成形金型８
内に確実に固定する作用をなすものである。尚、基板１
に実装する半導体チップ３の発熱を放散する必要のある
場合には、熱伝導性に優れた銅、鉄、アルミニウム、セ
ラミックなどの放熱材でこの支持体１７を形成すること
ができる。In the embodiment shown in FIG. 1 above, the base end of the pin 2 is exposed with a slight protrusion from the substrate 1, but as in the embodiment shown in FIG. The base end of the pin 2 may be exposed. This one is also the first
It can be mounted on the motherboard 28 by either insertion mounting or surface mounting in the same manner as in the cases shown in FIGS. (a) and (b). Further, as in the embodiment shown in Figure @4, the support body 17 can be embedded and attached to the substrate 1. When the substrate 1 is molded, the support 17 is inserted into the mold 8 while being adhered to the lower surface of the central part of the circuit body 4, as shown by the imaginary line in FIG. , the circuit body 4 is molded into a mold 8
This serves to securely fix the inside of the body. Furthermore, board 1
When it is necessary to dissipate the heat generated by the semiconductor chip 3 mounted on the support body 17, the support body 17 can be formed of a heat dissipating material having excellent thermal conductivity such as copper, iron, aluminum, or ceramic.
［発明の効果］
上述のように本発明にあっては、合成樹脂の成形品で形
成される基板に基部をインサート成形して固着した複数
本のピンを基板の片側面から突出させると共に各ピンの
基端を基板の他の片側面に露出させるようにしたので、
基板の一方の片側面から突出するピンをマザーボードの
スルーホール等に挿入することによって挿入実装をおこ
なうことができると共に基板の他方の片側面に露出する
ピンの基端をマザーボードに半田付けすることによって
表面実装もおこなうことができ、ピンを挿入実装と表面
実装のいずれにも対応させて実装をおこなうことができ
るものである。[Effects of the Invention] As described above, in the present invention, a plurality of pins whose bases are insert-molded and fixed to a substrate formed of a synthetic resin molded product protrude from one side of the substrate, and each pin The base end of the board was exposed on the other side of the board, so
Insertion mounting can be performed by inserting a pin protruding from one side of the board into a through hole of the motherboard, and by soldering the base end of the pin exposed on the other side of the board to the motherboard. Surface mounting is also possible, and the pins can be used for both insertion mounting and surface mounting.
第１図（ａ）（ｂ）は本発明の一実施例の挿入実装状態
と表面実装状態の断面図、第２図は同上の斜視図、第３
図は同上の実施例の製造の際の成形金型の断面図、第４
図は本発明の他の実施例の断面図、ＭＳ５図は従来例の
断面図である。
１は基板、２はピン、３は半導体チップ、４は回路体で
ある。
代理人 弁理士 石 １）長 七
ｌ・・・基板
２・・・ピン
筒１ 図 ３・・・半導体チップ（ａ）
４・・−回路体
Ｈ２Ｎ
第３図
第４Ｎ
篇５Ｎ1(a) and 1(b) are cross-sectional views of an embodiment of the present invention in an insertion mounting state and a surface mounting state, FIG. 2 is a perspective view of the same, and FIG.
The figure is a cross-sectional view of the molding die used in manufacturing the same example.
The figure is a sectional view of another embodiment of the present invention, and the MS5 figure is a sectional view of a conventional example. 1 is a substrate, 2 is a pin, 3 is a semiconductor chip, and 4 is a circuit body. Agent Patent attorney Ishi 1) Length 7L...Substrate 2...Pin cylinder 1 Figure 3...Semiconductor chip (a)
4...-Circuit body H2N Figure 3 Section 4N Section 5N
Claims (1)
サート成形して固着した複数本のピンを基板の片側面か
ら突出させると共に各ピンの基端を基板の他の片側面に
露出させ、半導体チップを実装する回路体をピンの基部
に接続した状態で基板内にインサート成形して固着して
成ることを特徴とするピングリッドアレイ。(1) The base is insert-molded into a substrate made of a synthetic resin molded product, and a plurality of fixed pins are made to protrude from one side of the substrate, and the base end of each pin is exposed on the other side of the substrate. A pin grid array characterized in that a circuit body on which a semiconductor chip is mounted is connected to the base of a pin and is insert-molded into a substrate and fixed thereto.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP639587A JPS63174344A (en) | 1987-01-14 | 1987-01-14 | Pin grid array |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP639587A JPS63174344A (en) | 1987-01-14 | 1987-01-14 | Pin grid array |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63174344A true JPS63174344A (en) | 1988-07-18 |
Family
ID=11637179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP639587A Pending JPS63174344A (en) | 1987-01-14 | 1987-01-14 | Pin grid array |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63174344A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63289846A (en) * | 1987-05-21 | 1988-11-28 | Nec Corp | Package for semiconductor device |
| WO1991002388A1 (en) * | 1989-08-10 | 1991-02-21 | Olin Corporation | Process plate for plastic pin grid array and method of making |
| US5144412A (en) * | 1987-02-19 | 1992-09-01 | Olin Corporation | Process for manufacturing plastic pin grid arrays and the product produced thereby |
| US5567984A (en) * | 1994-12-08 | 1996-10-22 | International Business Machines Corporation | Process for fabricating an electronic circuit package |
| US5986337A (en) * | 1997-11-17 | 1999-11-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor element module and semiconductor device which prevents short circuiting |
-
1987
- 1987-01-14 JP JP639587A patent/JPS63174344A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5144412A (en) * | 1987-02-19 | 1992-09-01 | Olin Corporation | Process for manufacturing plastic pin grid arrays and the product produced thereby |
| JPS63289846A (en) * | 1987-05-21 | 1988-11-28 | Nec Corp | Package for semiconductor device |
| WO1991002388A1 (en) * | 1989-08-10 | 1991-02-21 | Olin Corporation | Process plate for plastic pin grid array and method of making |
| US5567984A (en) * | 1994-12-08 | 1996-10-22 | International Business Machines Corporation | Process for fabricating an electronic circuit package |
| US5986337A (en) * | 1997-11-17 | 1999-11-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor element module and semiconductor device which prevents short circuiting |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5018005A (en) | Thin, molded, surface mount electronic device | |
| US5053357A (en) | Method of aligning and mounting an electronic device on a printed circuit board using a flexible substrate having fixed lead arrays thereon | |
| US5045914A (en) | Plastic pad array electronic AC device | |
| JPH03165545A (en) | High-performance overmold type electronic device and its manufacture | |
| KR970011619B1 (en) | Leadless pad array chip carrier and the manufacture thereof | |
| JP3251323B2 (en) | Electronic circuit device | |
| JPS63174344A (en) | Pin grid array | |
| JPH0661372A (en) | Hybrid ic | |
| JPS63226043A (en) | Semiconductor device | |
| JP2538937B2 (en) | Semiconductor package | |
| JPS6398140A (en) | Pin grid array | |
| JPS6320859A (en) | Pin grid array | |
| JPS63126256A (en) | Pin grid array | |
| JPS63190368A (en) | Pin grid array | |
| JPS6365657A (en) | Pin grid array | |
| JPS6398142A (en) | Pin grid array | |
| JPS6215840A (en) | Chip carrier for electronic element | |
| JPS63190371A (en) | Manufacture of pin grid array | |
| JPH0691165B2 (en) | Pin grid array manufacturing method | |
| JPH053743B2 (en) | ||
| JPS63190369A (en) | Pin grid array | |
| JPS6320856A (en) | Pin grid array | |
| JPH0457103B2 (en) | ||
| JPS6398141A (en) | Pin grid array | |
| JPS62140437A (en) | Pin grid array |