JPS63206992A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS63206992A JPS63206992A JP62039448A JP3944887A JPS63206992A JP S63206992 A JPS63206992 A JP S63206992A JP 62039448 A JP62039448 A JP 62039448A JP 3944887 A JP3944887 A JP 3944887A JP S63206992 A JPS63206992 A JP S63206992A
- Authority
- JP
- Japan
- Prior art keywords
- data line
- potential
- data
- data lines
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 230000007257 malfunction Effects 0.000 abstract description 6
- 230000008878 coupling Effects 0.000 description 18
- 238000010168 coupling process Methods 0.000 description 18
- 238000005859 coupling reaction Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 15
- 230000003321 amplification Effects 0.000 description 10
- 238000003199 nucleic acid amplification method Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 240000000662 Anethum graveolens Species 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ダイナミック回路で構成されている半導体集
積回路に関するものである。
積回路に関するものである。
従来の技術
近年、半導体集積回路の大規模化、微細化が進み、各信
号線の配線間隔はますます小さくなってきている。その
ため、各信号線と隣接して並走する信号線との結合容量
が増大し、ダイナミック回路で構成された感知増幅器を
有する半導体集積回路では、データ線が隣接する信号線
より受ける雑音をいかにして抑え、安定した感知増幅動
作を得るかが重要な課題となってきた。
号線の配線間隔はますます小さくなってきている。その
ため、各信号線と隣接して並走する信号線との結合容量
が増大し、ダイナミック回路で構成された感知増幅器を
有する半導体集積回路では、データ線が隣接する信号線
より受ける雑音をいかにして抑え、安定した感知増幅動
作を得るかが重要な課題となってきた。
以下、従来のダイナミック回路で構成された半導体集積
回路について第５図の半導体集積回路の配置にほぼあわ
せた回路図と、同回路図における各人力クロック信号及
び各ノードの電圧波形を模式的に示した第２図のタイミ
ング図を参照して説明する。
回路について第５図の半導体集積回路の配置にほぼあわ
せた回路図と、同回路図における各人力クロック信号及
び各ノードの電圧波形を模式的に示した第２図のタイミ
ング図を参照して説明する。
第５図において、Ｄ＋＋、Ｄ＋ｚは互いに平行に配置さ
れた対をなすデータ線、ＤＩ３はデータ線ＤＩ２に隣接
して並走する信号線、ｃｌ、ｃ２はそれぞれデータ線Ｄ
ｌｌとＤＩ２の配線容量、Ｃ２３はデータ線ＤＩ２と信
号線［）ｔｓとの結合容量、Ｃ＋７． Ｃ１Ｂはデータ
を保持する容量、Ｑｌｌ、 ＱＩ２＋ Ｑ１０は感知増
幅器を構成するトランジスタ、Ｑ目、Ｑ１５はデータ線
り目Ｉ Ｄ＋２を予備充電するトランジスタ、ＱＣｓは
データ線ＤＩｌ、 ＤＩ２の電位を均一化するトランジ
スタ、Ｑｌｌ、Ｑ１８は容量Ｃ＋７ 、 Ｃ＋８に保持
された電荷をデータ線り口ＩＤ１２に伝達するトランジ
スタ、φ目、φ１２１φＩ３はトランジスタのゲート電
極に入力されるクロック信号、Ｎ １７ ＋ Ｎ １８
は容量ＣＩ７とＣ＋８の接地端子とは反対側の各ノード
、ｖｃｏは電源電圧である。
れた対をなすデータ線、ＤＩ３はデータ線ＤＩ２に隣接
して並走する信号線、ｃｌ、ｃ２はそれぞれデータ線Ｄ
ｌｌとＤＩ２の配線容量、Ｃ２３はデータ線ＤＩ２と信
号線［）ｔｓとの結合容量、Ｃ＋７． Ｃ１Ｂはデータ
を保持する容量、Ｑｌｌ、 ＱＩ２＋ Ｑ１０は感知増
幅器を構成するトランジスタ、Ｑ目、Ｑ１５はデータ線
り目Ｉ Ｄ＋２を予備充電するトランジスタ、ＱＣｓは
データ線ＤＩｌ、 ＤＩ２の電位を均一化するトランジ
スタ、Ｑｌｌ、Ｑ１８は容量Ｃ＋７ 、 Ｃ＋８に保持
された電荷をデータ線り口ＩＤ１２に伝達するトランジ
スタ、φ目、φ１２１φＩ３はトランジスタのゲート電
極に入力されるクロック信号、Ｎ １７ ＋ Ｎ １８
は容量ＣＩ７とＣ＋８の接地端子とは反対側の各ノード
、ｖｃｏは電源電圧である。
以上のように構成された半導体集積回路について、デー
タ線Ｄ１２と信号ＩＤ目との配線間隔が十分広く、容量
Ｃ２３が容量Ｃ２に対して十分率さい場合について、以
下第６図を用いながらその動作を説明する。
タ線Ｄ１２と信号ＩＤ目との配線間隔が十分広く、容量
Ｃ２３が容量Ｃ２に対して十分率さい場合について、以
下第６図を用いながらその動作を説明する。
まず、時刻ｔｏでクロックφ１１の電位がＶｃｃ＋Ｖ丁
（ＶＴはトランジスタのしきい値電圧）又はそれ以上に
なってトランジスタＱ１４．Ｑ＋ｓ。
（ＶＴはトランジスタのしきい値電圧）又はそれ以上に
なってトランジスタＱ１４．Ｑ＋ｓ。
ＱＣｓが導通状態になり、データ線ＤＩ１． ＤＩ２が
予備充電されてデータ！１ｌＩＤＩＩＩＤＩ２の電位が
■。。となる。次に、時刻ｔ１でクロック信号φ目がＯ
ｖになり、トランジスタＱ ＋４ ｒ Ｑ ｔｓ 、
Ｑ ｔｓが遮断状態になる。続いて時刻ｔ３でクロック
信号φ１３がＯｖよりＶｃ０＋ｖ丁またはそれ以上の電
位になり、トランジスタＱ １７ 、 Ｑ ｔｓが導通
状態になる。このとき、容量ＣＩ７にＯｖ、容量ＣＩ８
にＶ ｃｃが保持されているとすると、通常、Ｃ＋７
、 Ｃ＋８の容量はＣＩ ＊ Ｃ２の１１５〜１／１０
程度であるのでデータ線Ｄ１１の電位が徐々に下がる。
予備充電されてデータ！１ｌＩＤＩＩＩＤＩ２の電位が
■。。となる。次に、時刻ｔ１でクロック信号φ目がＯ
ｖになり、トランジスタＱ ＋４ ｒ Ｑ ｔｓ 、
Ｑ ｔｓが遮断状態になる。続いて時刻ｔ３でクロック
信号φ１３がＯｖよりＶｃ０＋ｖ丁またはそれ以上の電
位になり、トランジスタＱ １７ 、 Ｑ ｔｓが導通
状態になる。このとき、容量ＣＩ７にＯｖ、容量ＣＩ８
にＶ ｃｃが保持されているとすると、通常、Ｃ＋７
、 Ｃ＋８の容量はＣＩ ＊ Ｃ２の１１５〜１／１０
程度であるのでデータ線Ｄ１１の電位が徐々に下がる。
次に、時刻ｔ４でクロック信号φ１２の電位がＯｖより
ｖｃｃになり、トランジスタＱＨが導通状態となって感
知増幅動作が行なわれる。すなわち、このとき、データ
線ＤＩ２の電位はデータ線Ｄ１１の電位より高いためト
ランジスタＱ＋＋が導通状態になり、データ線Ｄ１１の
電位がＯｖに下げられる一方、データ線ＤＩ２の電位は
トランジスタＱＩ２がほぼ遮断状態にあるため、はぼＶ
ｅｅを保持する。
ｖｃｃになり、トランジスタＱＨが導通状態となって感
知増幅動作が行なわれる。すなわち、このとき、データ
線ＤＩ２の電位はデータ線Ｄ１１の電位より高いためト
ランジスタＱ＋＋が導通状態になり、データ線Ｄ１１の
電位がＯｖに下げられる一方、データ線ＤＩ２の電位は
トランジスタＱＩ２がほぼ遮断状態にあるため、はぼＶ
ｅｅを保持する。
このようにして、感知増幅器によりデータ線対に高レベ
ルと低レベルが維持される。
ルと低レベルが維持される。
発明が解決しようとする問題点
しかしながら上記従来の構成では、データ線ＤＩ２と隣
接して並走する信号線Ｄ１３との配線間隔が小さくなっ
た場合、結合容量Ｃ，３が増大するためデータ線ＤＩ２
が予備充電後の高インピーダンス状態の時刻ｔ２で信号
線ＤＩ３の電位が変化した時にデータ線ＤＩ２の電位に
影響（雑音と記す）をあだへ、データ線ＤＩ＋とデータ
線ＤＩ２の予備充電電位に電位差が生じる。このため、
差動増幅の感度が劣化するかあるいは、誤動作してしま
うという欠点を有していた。第７図は、第５図において
データ線ＤＩ２と信号線ＤＩ３との配線間隔が小さくな
り、結合容量Ｃ２３が増大した時の各時刻における人力
クロック信号及び各ノードの電圧波形を模式的に示した
タイミング図である。以下、第７図を用いて従来のダイ
ナミック回路で構成された半導体集積回路の問題点を説
明する。
接して並走する信号線Ｄ１３との配線間隔が小さくなっ
た場合、結合容量Ｃ，３が増大するためデータ線ＤＩ２
が予備充電後の高インピーダンス状態の時刻ｔ２で信号
線ＤＩ３の電位が変化した時にデータ線ＤＩ２の電位に
影響（雑音と記す）をあだへ、データ線ＤＩ＋とデータ
線ＤＩ２の予備充電電位に電位差が生じる。このため、
差動増幅の感度が劣化するかあるいは、誤動作してしま
うという欠点を有していた。第７図は、第５図において
データ線ＤＩ２と信号線ＤＩ３との配線間隔が小さくな
り、結合容量Ｃ２３が増大した時の各時刻における人力
クロック信号及び各ノードの電圧波形を模式的に示した
タイミング図である。以下、第７図を用いて従来のダイ
ナミック回路で構成された半導体集積回路の問題点を説
明する。
まず、時刻ｔｏでクロック信号φ口の電位がｖｏ。＋ｖ
丁またはそれ以上となり、トランジスタＱＩ４．ＱＨ＋
ＱＣｓが導通状態になり、データ線ＤＩｌ、 ＤＩ２
が予備充電されてデータ線ＤＩ１． ＤＩ２の電位がＶ
ｃｃとなる。次に、時刻ｔｌで、クロック信号φ口がＯ
ｖに下がり、データ線ＤＩｌｌ ＤＩ２は高インピーダ
ンス状態になる。この状態の時刻ｔ２で信号線ＤＩ３が
ＶｃｃからＯｖに下がると、信号線ＤＩ３に隣接するデ
ータ線ＤＩ２の電位は、結合容量Ｃ２３のため、Ｖｏ。
丁またはそれ以上となり、トランジスタＱＩ４．ＱＨ＋
ＱＣｓが導通状態になり、データ線ＤＩｌ、 ＤＩ２
が予備充電されてデータ線ＤＩ１． ＤＩ２の電位がＶ
ｃｃとなる。次に、時刻ｔｌで、クロック信号φ口がＯ
ｖに下がり、データ線ＤＩｌｌ ＤＩ２は高インピーダ
ンス状態になる。この状態の時刻ｔ２で信号線ＤＩ３が
ＶｃｃからＯｖに下がると、信号線ＤＩ３に隣接するデ
ータ線ＤＩ２の電位は、結合容量Ｃ２３のため、Ｖｏ。
以下に引き下げられる。一方、データ線Ｄ１１の電位は
Ｖｃｃに保持されているため、データ線Ｄ１１と０１２
の予備充電電位に電位差（ΔＶｏ）が生じる。そして、
予備充電用トランジスタＱ目、Ｑ１５及びデータ線ＤＩ
ｌ、 ＤＩ２の電位を均一化するトランジスタＱＩ６が
遮断状態にあるため、この電位差は解消されない。次に
、時刻ｔ３でクロック信号φ１３がＶ。ｃ ＋ Ｖ Ｔ
又はそれ以上の電位になると、トランジスタＱ＋７とＱ
Ｃｓが導通状態になるため、データ線ＤＩ＋のレベルが
徐々に下がり始め、データ線ＤＩ２の電位はＶｏ。−Δ
Ｖ。
Ｖｃｃに保持されているため、データ線Ｄ１１と０１２
の予備充電電位に電位差（ΔＶｏ）が生じる。そして、
予備充電用トランジスタＱ目、Ｑ１５及びデータ線ＤＩ
ｌ、 ＤＩ２の電位を均一化するトランジスタＱＩ６が
遮断状態にあるため、この電位差は解消されない。次に
、時刻ｔ３でクロック信号φ１３がＶ。ｃ ＋ Ｖ Ｔ
又はそれ以上の電位になると、トランジスタＱ＋７とＱ
Ｃｓが導通状態になるため、データ線ＤＩ＋のレベルが
徐々に下がり始め、データ線ＤＩ２の電位はＶｏ。−Δ
Ｖ。
のままである。最後に時刻ｔ４でクロック信号φ１２の
電位がＶ。Ｃになり、感知増幅動作が行なわれるが、こ
の時、図７で示したようにデータ線ＤＩ＋の電位がデー
タ線ＤＩ２の電位以下に下がっていない場合、感知増幅
器がデータ線１）＋＋の電位をＶｏ。に上げ、データ線
ＤＩ２の電位をＯｖに下げてしまい逆レベルとなって誤
動作を行す。なお、クロック信号φ１２がＶｃｃ電位に
なる時刻ｔ４のタイミングをデータ線ＤＩ＋の電位がデ
ータ線ＤＩ２の電位よりも低（なった時刻にまで遅らせ
ると誤動作を防ぐことが可能であるが、回路の動作速度
を遅らせてしまう不都合がある。
電位がＶ。Ｃになり、感知増幅動作が行なわれるが、こ
の時、図７で示したようにデータ線ＤＩ＋の電位がデー
タ線ＤＩ２の電位以下に下がっていない場合、感知増幅
器がデータ線１）＋＋の電位をＶｏ。に上げ、データ線
ＤＩ２の電位をＯｖに下げてしまい逆レベルとなって誤
動作を行す。なお、クロック信号φ１２がＶｃｃ電位に
なる時刻ｔ４のタイミングをデータ線ＤＩ＋の電位がデ
ータ線ＤＩ２の電位よりも低（なった時刻にまで遅らせ
ると誤動作を防ぐことが可能であるが、回路の動作速度
を遅らせてしまう不都合がある。
本発明は、上記従来の問題点を解決するもので、配線間
隔が減少し隣接する信号線からの雑音が増大した場合に
も、回路の動作を遅らせることなしに安定した感知増幅
動作が行なえる半導体集積回路を提供することを目的と
するものである。
隔が減少し隣接する信号線からの雑音が増大した場合に
も、回路の動作を遅らせることなしに安定した感知増幅
動作が行なえる半導体集積回路を提供することを目的と
するものである。
問題点を解決するための手段
本発明の半導体集積回路は第１および第２のデータ線に
より構成されるデータ線対と前記データ線対上の信号を
差動的に検出する感知増幅器とを備えるとともに、前記
第１および第２のデータ線を前記感知増幅器の入力端以
外の領域でＩＭ所または複数箇所で交差させることによ
り前記第１および第２の各データ線と同第１および第２
のデータ線と隣接する信号線との対向長をほぼ等しくし
た構造のものである。
より構成されるデータ線対と前記データ線対上の信号を
差動的に検出する感知増幅器とを備えるとともに、前記
第１および第２のデータ線を前記感知増幅器の入力端以
外の領域でＩＭ所または複数箇所で交差させることによ
り前記第１および第２の各データ線と同第１および第２
のデータ線と隣接する信号線との対向長をほぼ等しくし
た構造のものである。
作用
この構成によってデータ線対を構成する第１および第２
のデータ線が同一の信号線と隣接し、第１のデータ線に
対する隣接信号線との対向長と第２のデータ線に対する
隣接信号線との対向長を等しくするため、第１および第
２のデータ線が隣接信号線より受ける雑音が等しくなり
、データ線対と隣接信号線との配線間隔が減少した場合
にも誤動作なく安定した感知増幅動作を得ることができ
る。
のデータ線が同一の信号線と隣接し、第１のデータ線に
対する隣接信号線との対向長と第２のデータ線に対する
隣接信号線との対向長を等しくするため、第１および第
２のデータ線が隣接信号線より受ける雑音が等しくなり
、データ線対と隣接信号線との配線間隔が減少した場合
にも誤動作なく安定した感知増幅動作を得ることができ
る。
実施例
本発明のダイナミック回路で構成された半導体集積回路
の実施例について、第１図の半導体集積回路の配置にほ
ぼあわせた回路図と同回路図における各入力クロック信
号及び各ノードの電圧波形を模式的に示した第２図のタ
イミング図を参照して説明する。
の実施例について、第１図の半導体集積回路の配置にほ
ぼあわせた回路図と同回路図における各入力クロック信
号及び各ノードの電圧波形を模式的に示した第２図のタ
イミング図を参照して説明する。
第１図において、Ｄｌｌ及びＤＩ２は互いに平行に配置
された対をなすデータ線である。なお、従来のデータ線
では感知増幅器の入力端以外には交差部を持たなかった
のに対し、本実施例のデータ線り口とＤＩ２ではデータ
線の中央部で互いに交差させて、隣接して並走する信号
線ＤＩ３とそれぞれのデータ線ＤＩｌとＤＩ２との対向
長を等しくしている。Ｃ＋３はデータ線Ｄｌｌと隣接信
号線ＤＩ３との結合容量、Ｃ２３はデータ線ＤＩ２と隣
接信号線ＤＩ３との結合容量であり、各データ線り目と
ＤＩ２と隣接信号線ＤＩ３との対向長が等しいためそれ
ぞれの容量値は同一である。なお、ＣＩＩ Ｃ２，Ｃ＋
７． Ｃｐｓは容量、Ｑ＋＋〜Ｑ＋ａはトランジスタ、
φ１１〜φ１３は入力クロック信号、Ｎ１３． Ｎ１３
は各ノード、Ｖｃｏは電源電圧で、これらは従来例の構
成と同じものである。
された対をなすデータ線である。なお、従来のデータ線
では感知増幅器の入力端以外には交差部を持たなかった
のに対し、本実施例のデータ線り口とＤＩ２ではデータ
線の中央部で互いに交差させて、隣接して並走する信号
線ＤＩ３とそれぞれのデータ線ＤＩｌとＤＩ２との対向
長を等しくしている。Ｃ＋３はデータ線Ｄｌｌと隣接信
号線ＤＩ３との結合容量、Ｃ２３はデータ線ＤＩ２と隣
接信号線ＤＩ３との結合容量であり、各データ線り目と
ＤＩ２と隣接信号線ＤＩ３との対向長が等しいためそれ
ぞれの容量値は同一である。なお、ＣＩＩ Ｃ２，Ｃ＋
７． Ｃｐｓは容量、Ｑ＋＋〜Ｑ＋ａはトランジスタ、
φ１１〜φ１３は入力クロック信号、Ｎ１３． Ｎ１３
は各ノード、Ｖｃｏは電源電圧で、これらは従来例の構
成と同じものである。
以上のように構成された本実施例の半導体集積回路につ
いて以下その動作を説明する。
いて以下その動作を説明する。
まず、時刻ｔｏでクロック信号φ１１がｖｃｃ＋Ｖ丁ま
たはそれ以上の電位になって、トランジスタＱ １４
、 Ｑ ＋ｓ 、 Ｑ ＋ｓが導通状態になり、データ
線り目、Ｄ１２が予備充電されてデータ線ＤＩｌ、 Ｄ
Ｉ２の電位がＶ ｃｃとなる。次に、時刻ｔ１でクロッ
ク信号φ目がＯｖになり、トランジスタＱ１４゜Ｑ ＋
ｓ 、 Ｑ ＋ｅが遮断状態になる。次に時刻ｔ２で信
号線ＤＩ３の電位がＶｃｃからＯｖに下がるとデータ線
Ｄ１１及びＤＩ２の電位は信号線ＤＩ３との結合容量Ｃ
Ｉ３． Ｃ２３のためΔＶ１引き下げられる。しかしな
がら、結合容量Ｃ＋３ 、 Ｃ２３は同一容量であるた
め、データ線Ｄ１１． ＤＩ２が信号線ＤＩ３より受け
る雑音は等しくなり、両者に電位差は生じない。次に、
時刻ｔ３でクロック信号φ１３がＶｏ。＋ｖＴ又はそれ
以上の電位になり、トランジスタＱ ＋７ 、 Ｑ ＋
ａが導通状態になる。このとき従来例の説明と同様に容
量ＣＩ７にＯｖ容量Ｃｌ１ｌにｖｃｃが保持されている
と、データ線ＤＩ＋の電位が徐々に下がっていく。最後
に、時刻ｔ４でクロック信号φＩ２の電位がｖｃｃにな
り、トランジスタＱＩ３が導通状態となって感知増幅器
が動作し、データ線り目の電位がデータ線Ｄ１２の電位
よりも低いためデータ線Ｄ１１の電位がＯｖに引き下げ
られ、一方、データ線ＤＩ２の電位がほぼｖｃｏに保持
されて感知増幅動作が正常に終了する。
たはそれ以上の電位になって、トランジスタＱ １４
、 Ｑ ＋ｓ 、 Ｑ ＋ｓが導通状態になり、データ
線り目、Ｄ１２が予備充電されてデータ線ＤＩｌ、 Ｄ
Ｉ２の電位がＶ ｃｃとなる。次に、時刻ｔ１でクロッ
ク信号φ目がＯｖになり、トランジスタＱ１４゜Ｑ ＋
ｓ 、 Ｑ ＋ｅが遮断状態になる。次に時刻ｔ２で信
号線ＤＩ３の電位がＶｃｃからＯｖに下がるとデータ線
Ｄ１１及びＤＩ２の電位は信号線ＤＩ３との結合容量Ｃ
Ｉ３． Ｃ２３のためΔＶ１引き下げられる。しかしな
がら、結合容量Ｃ＋３ 、 Ｃ２３は同一容量であるた
め、データ線Ｄ１１． ＤＩ２が信号線ＤＩ３より受け
る雑音は等しくなり、両者に電位差は生じない。次に、
時刻ｔ３でクロック信号φ１３がＶｏ。＋ｖＴ又はそれ
以上の電位になり、トランジスタＱ ＋７ 、 Ｑ ＋
ａが導通状態になる。このとき従来例の説明と同様に容
量ＣＩ７にＯｖ容量Ｃｌ１ｌにｖｃｃが保持されている
と、データ線ＤＩ＋の電位が徐々に下がっていく。最後
に、時刻ｔ４でクロック信号φＩ２の電位がｖｃｃにな
り、トランジスタＱＩ３が導通状態となって感知増幅器
が動作し、データ線り目の電位がデータ線Ｄ１２の電位
よりも低いためデータ線Ｄ１１の電位がＯｖに引き下げ
られ、一方、データ線ＤＩ２の電位がほぼｖｃｏに保持
されて感知増幅動作が正常に終了する。
以上のように本実施例によれば、対をなす第１及び第２
のデータ線ＤＩｌとＤＩ２と隣接データ線ＤＩ３とのそ
れぞれの対向長が等しくなるように互いに交差させてい
るため、配線間隔が減少し、データ線対と隣接信号線と
の結合容量が増大した場合にもそれぞれのデータ線には
同一の雑音が生じるため感知増幅動作が正常に行なわれ
る。
のデータ線ＤＩｌとＤＩ２と隣接データ線ＤＩ３とのそ
れぞれの対向長が等しくなるように互いに交差させてい
るため、配線間隔が減少し、データ線対と隣接信号線と
の結合容量が増大した場合にもそれぞれのデータ線には
同一の雑音が生じるため感知増幅動作が正常に行なわれ
る。
次に、２個のデータ線対が隣接した場合の本発明の他の
実施例について第３図の半導体集積回路の配置にほぼあ
わせた回路図と同回路図における各入力クロック信号及
び各ノードの電圧波形を模式的に示した第４図のタイミ
ング図を参照して説明する。
実施例について第３図の半導体集積回路の配置にほぼあ
わせた回路図と同回路図における各入力クロック信号及
び各ノードの電圧波形を模式的に示した第４図のタイミ
ング図を参照して説明する。
第３図において、ＤＩｌ、 ＤＩ２は第１のデータ線対
をなすデータ線、Ｃ２１、Ｃ２２は第２のデータ線対を
なすデータ線、ｃｌ、Ｃ２，Ｃ３，Ｃ４はそれぞれデー
タ線り口、 ０１２． Ｃ２１，Ｃ２２の配線容量、Ｃ
１１はデータ線ＤＩｌとＣ２１の結合容量、ＣＩ２はデ
ータ線ＤＩｌとＣ２２の結合容量、Ｃ２１はデータ線Ｄ
Ｉ２とＣ２１の結合容量、Ｃ２２はデータ線ＤＩ２とＣ
２２の配線容量、Ｃｌ７． Ｃｌ８． Ｃ２７，Ｃ２Ｂ
はデータを保持する容量、Ｑ＋＋ 、 Ｑ１０． Ｑ１
３は第１のデータ線対の感知増幅器を構成するトランジ
スタ、Ｑ２１． Ｑ２２． Ｑ２３は第２のデータ線対
の感知増幅器を構成するトランジスタ、Ｑ１０． Ｑ１
０はデータ線Ｄ ＩＩ 、 Ｄ Ｉ２を予備充電するト
ランジスタ、ＱＩＧはデータ線ＤＩｌとＤＩ２の電位を
均一化するトランジスタ、Ｑ ２４ 、 Ｑ ２５はデ
ータ線Ｄ２１． Ｃ２２を予備充電するトランジスタ、
Ｑ２Ｂはデータ線０２１とＣ２２の電位を均一化するト
ランジスタ、Ｑ１７゜Ｑ ＋ｓ 、 Ｑ ２７１ Ｑ
２Ｂはそれぞれ容量ＣＩ７ ＋ Ｃ１８。
をなすデータ線、Ｃ２１、Ｃ２２は第２のデータ線対を
なすデータ線、ｃｌ、Ｃ２，Ｃ３，Ｃ４はそれぞれデー
タ線り口、 ０１２． Ｃ２１，Ｃ２２の配線容量、Ｃ
１１はデータ線ＤＩｌとＣ２１の結合容量、ＣＩ２はデ
ータ線ＤＩｌとＣ２２の結合容量、Ｃ２１はデータ線Ｄ
Ｉ２とＣ２１の結合容量、Ｃ２２はデータ線ＤＩ２とＣ
２２の配線容量、Ｃｌ７． Ｃｌ８． Ｃ２７，Ｃ２Ｂ
はデータを保持する容量、Ｑ＋＋ 、 Ｑ１０． Ｑ１
３は第１のデータ線対の感知増幅器を構成するトランジ
スタ、Ｑ２１． Ｑ２２． Ｑ２３は第２のデータ線対
の感知増幅器を構成するトランジスタ、Ｑ１０． Ｑ１
０はデータ線Ｄ ＩＩ 、 Ｄ Ｉ２を予備充電するト
ランジスタ、ＱＩＧはデータ線ＤＩｌとＤＩ２の電位を
均一化するトランジスタ、Ｑ ２４ 、 Ｑ ２５はデ
ータ線Ｄ２１． Ｃ２２を予備充電するトランジスタ、
Ｑ２Ｂはデータ線０２１とＣ２２の電位を均一化するト
ランジスタ、Ｑ１７゜Ｑ ＋ｓ 、 Ｑ ２７１ Ｑ
２Ｂはそれぞれ容量ＣＩ７ ＋ Ｃ１８。
Ｃ２７＋ Ｃ２Ｂに保持された電荷をデータｈ、 Ｄ
Ｉ８゜Ｄ １２ ｅ Ｄ ２１ 、Ｄ ２２に伝達する
トランジスタ、Ｑ １９ ？ Ｑ ２Ｇ 、 Ｑ ２９
＋ Ｑ ｓｏはそれぞれ書き込みデーＤ ２ Ｉ ＊
Ｄ ２２に伝達するトランジスタ、φＩｔ。
Ｉ８゜Ｄ １２ ｅ Ｄ ２１ 、Ｄ ２２に伝達する
トランジスタ、Ｑ １９ ？ Ｑ ２Ｇ 、 Ｑ ２９
＋ Ｑ ｓｏはそれぞれ書き込みデーＤ ２ Ｉ ＊
Ｄ ２２に伝達するトランジスタ、φＩｔ。
φ１２．φ１３．φロ、φ２４はトランジスタのゲート
電極に入力されるクロック信号、Ｎ１３． Ｎ１３゜Ｎ
２７１ Ｎ２８は各ノード、Ｖ ｃｃは電源電圧である
。
電極に入力されるクロック信号、Ｎ１３． Ｎ１３゜Ｎ
２７１ Ｎ２８は各ノード、Ｖ ｃｃは電源電圧である
。
また、データ線ＤＩｌとＤＩ２とデータ線Ｄ２１とＣ２
２とが互いに一部分で隣接し、隣接している対向長を等
しくして各結合容量Ｃｌ１Ｉ Ｃｌ２Ｉ Ｃ２１，Ｃ２
２が同一になるようにデータ線ＤＩ１． ＤＩ２は感知
増幅器入力端以外に１箇所、データ線Ｄ２１． Ｃ２２
は２箇所で交差させる。
２とが互いに一部分で隣接し、隣接している対向長を等
しくして各結合容量Ｃｌ１Ｉ Ｃｌ２Ｉ Ｃ２１，Ｃ２
２が同一になるようにデータ線ＤＩ１． ＤＩ２は感知
増幅器入力端以外に１箇所、データ線Ｄ２１． Ｃ２２
は２箇所で交差させる。
以上のように構成された半導体集積回路について以下そ
の動作を説明する。
の動作を説明する。
第１のデータ線対において読出し動作、第２のデータ線
対においてＤ２＋にＯＶ、Ｃ２２にＶｃｃが書き込まれ
るとする。
対においてＤ２＋にＯＶ、Ｃ２２にＶｃｃが書き込まれ
るとする。
まず、時刻ｔｏでクロック信号φ目がｖｏ。＋７丁又は
それ以上の電位になるとトランジス２０口。
それ以上の電位になるとトランジス２０口。
Ｑ＋ｓ、 ＱＩＧ、 Ｑ２４． Ｑ２５． Ｑ２Ｂが導
通状態になり、データ線ＤＩ１． ＤＩ２． Ｃ２１，
Ｃ２２が予備充電されてデータ線ＤＩ１． ＤＩ２の電
位がＶｃｃとなる。
通状態になり、データ線ＤＩ１． ＤＩ２． Ｃ２１，
Ｃ２２が予備充電されてデータ線ＤＩ１． ＤＩ２の電
位がＶｃｃとなる。
次に時刻ｔ１でクロック信号φ目がＯｖになり、トラン
ジスタＱ＋４． Ｑ１０． ＱＩＧ、 Ｑ２４． Ｑ２
Ｓ。
ジスタＱ＋４． Ｑ１０． ＱＩＧ、 Ｑ２４． Ｑ２
Ｓ。
Ｑ２＋１が遮断状態になる。次に時刻ｔ２でクロック信
号φ１３がｖｃｃ＋Ｖ丁又はそれ以上の電位になりトラ
ンジスタＱ１フｒ ＱＩ８１ Ｑ２７． Ｑ２８が導通
状態になると容量ＣＩＴ 、 Ｃ２ＢにはあらかじめＯ
ｖが蓄えられているためデータ線り目、Ｃ２２の電位が
徐々に下がり始める。続いて、時刻ｔ３でクロック信号
φ２４がＶＣＣ電位になり第２のデータ線対において書
き込み動作が開始される。すなわち、トランジスタＱ２
９． Ｑ３０が導通状態になり、Ｄ２． Ｄ２のデータ
がデータ線Ｄ２１ 、 Ｃ２２に伝達される。
号φ１３がｖｃｃ＋Ｖ丁又はそれ以上の電位になりトラ
ンジスタＱ１フｒ ＱＩ８１ Ｑ２７． Ｑ２８が導通
状態になると容量ＣＩＴ 、 Ｃ２ＢにはあらかじめＯ
ｖが蓄えられているためデータ線り目、Ｃ２２の電位が
徐々に下がり始める。続いて、時刻ｔ３でクロック信号
φ２４がＶＣＣ電位になり第２のデータ線対において書
き込み動作が開始される。すなわち、トランジスタＱ２
９． Ｑ３０が導通状態になり、Ｄ２． Ｄ２のデータ
がデータ線Ｄ２１ 、 Ｃ２２に伝達される。
（トランジスタＱ２９． Ｑ３０の電流駆動能力はＱ２
７１ Ｑ２８に比して十分大きい。）第２のデータ線対
における書き込み動作によりデータ線Ｄ２＋の電位はＶ
ｏ。からＯｖに下がると、データ線Ｄ２１とデータ線Ｄ
Ｉ１． ＤＩ２の結合容量ＣＩ１． Ｃ２１によリ、デ
ータ線ＤＩｌ、 ＤＩ２の電位も下げられる。しかしな
がら、結合容量Ｃ＋＋ ｒ Ｃ２１は同一容量でありデ
ータＩＤ＋＋、Ｄ＋ｚがデータ線Ｄ２１より受ける雑音
は等しいため、データ線ＤＩｌとＤＩ２の電位差に影響
を及ぼすことはない。最後に時刻ｔ４でクロック信号φ
１２がｖｃｃ電位になるとトランジスタＱ＋３が導通状
態となって感知増幅器が動作し、データ線り目の電位が
データ線ＤＩ２の電位よりも低いためデータ線り目の電
位はＯｖに下げられ、一方、データＨＤ ＋ ２の電位
がほぼＶｃｃに保持されて第１のデータ線対の読み出し
動作は正常に終了する。
７１ Ｑ２８に比して十分大きい。）第２のデータ線対
における書き込み動作によりデータ線Ｄ２＋の電位はＶ
ｏ。からＯｖに下がると、データ線Ｄ２１とデータ線Ｄ
Ｉ１． ＤＩ２の結合容量ＣＩ１． Ｃ２１によリ、デ
ータ線ＤＩｌ、 ＤＩ２の電位も下げられる。しかしな
がら、結合容量Ｃ＋＋ ｒ Ｃ２１は同一容量でありデ
ータＩＤ＋＋、Ｄ＋ｚがデータ線Ｄ２１より受ける雑音
は等しいため、データ線ＤＩｌとＤＩ２の電位差に影響
を及ぼすことはない。最後に時刻ｔ４でクロック信号φ
１２がｖｃｃ電位になるとトランジスタＱ＋３が導通状
態となって感知増幅器が動作し、データ線り目の電位が
データ線ＤＩ２の電位よりも低いためデータ線り目の電
位はＯｖに下げられ、一方、データＨＤ ＋ ２の電位
がほぼＶｃｃに保持されて第１のデータ線対の読み出し
動作は正常に終了する。
なお、第４図のタイミング図において、クロックφ１３
が高電位になった後、クロックφ２４が高電位になると
したが、クロックφ１３が高電位になる前にクロックφ
２４が高電位になる場合についても同様の効果が得られ
る。また、本実施例の説明において第１のデータ線対に
おいて読み出し動作、第２のデータ線対において書き込
み動作が行なわれる場合について説明したが、第２のデ
ータ線対において読み出し動作、第１のデータ線対にお
いて書き込み動作が行なわれる場合、あるいは第１及び
第２のデータ線対両方において読み出し動作が行なわれ
る場合においても本発明により結合容量Ｃ口、 Ｃｌ２
１ Ｃ２１，Ｃ２２はすべて等しくなるため対をなすデ
ータ線には同一の雑音が発生し、安定した感知増幅動作
が得られることは言うまでもない。
が高電位になった後、クロックφ２４が高電位になると
したが、クロックφ１３が高電位になる前にクロックφ
２４が高電位になる場合についても同様の効果が得られ
る。また、本実施例の説明において第１のデータ線対に
おいて読み出し動作、第２のデータ線対において書き込
み動作が行なわれる場合について説明したが、第２のデ
ータ線対において読み出し動作、第１のデータ線対にお
いて書き込み動作が行なわれる場合、あるいは第１及び
第２のデータ線対両方において読み出し動作が行なわれ
る場合においても本発明により結合容量Ｃ口、 Ｃｌ２
１ Ｃ２１，Ｃ２２はすべて等しくなるため対をなすデ
ータ線には同一の雑音が発生し、安定した感知増幅動作
が得られることは言うまでもない。
以上のように本実施例によれば、複数のデータ線対を有
する場合に任意のデータ線対についてそれを構成する第
１のデータ線に対する隣接データ線との対向長と、第２
のデータ線に対する隣接データ線との対向長が等しくな
るように第１及び第２のデータ線を交差させたことによ
り第１及び第２のデータ線が隣接データ線より受ける雑
音が等しくなり安定した感知増幅動作が得られる。
する場合に任意のデータ線対についてそれを構成する第
１のデータ線に対する隣接データ線との対向長と、第２
のデータ線に対する隣接データ線との対向長が等しくな
るように第１及び第２のデータ線を交差させたことによ
り第１及び第２のデータ線が隣接データ線より受ける雑
音が等しくなり安定した感知増幅動作が得られる。
なお、第１の実施例の説明においてデータ線をデータ線
対の長手方向中央部で１カ所互いに交差させたが、各デ
ータ線と隣接信号線との対向長が等しくなるよう複数箇
所交差させても同様の効果が得られる。また、第１の実
施例の説明において隣接信号線が第２のデータ線の右に
配置された場合を述べたが、第１のデータ線の左に配置
された場合、あるいはデータ線対の上又は下に配置され
た場合においても本発明が有効であることは言うまでも
ない。
対の長手方向中央部で１カ所互いに交差させたが、各デ
ータ線と隣接信号線との対向長が等しくなるよう複数箇
所交差させても同様の効果が得られる。また、第１の実
施例の説明において隣接信号線が第２のデータ線の右に
配置された場合を述べたが、第１のデータ線の左に配置
された場合、あるいはデータ線対の上又は下に配置され
た場合においても本発明が有効であることは言うまでも
ない。
発明の効果
本発明は第１及び第２のデータ線により構成されるデー
タ線対において感知増幅器の入力端以外の領域で第１及
び第２のデータ線を交差させることにより、第１及び第
２の各データ線と同第１及び第２のデータ線と隣接する
信号線との対向長をほぼ等しくし第１及び第２のデータ
線が隣接する信号線より受ける雑音を等しくすることが
でき、誤動作なく安定した感知増幅動作が得られるすぐ
れた信頼性のある半導体集積回路を実現できるものであ
る。
タ線対において感知増幅器の入力端以外の領域で第１及
び第２のデータ線を交差させることにより、第１及び第
２の各データ線と同第１及び第２のデータ線と隣接する
信号線との対向長をほぼ等しくし第１及び第２のデータ
線が隣接する信号線より受ける雑音を等しくすることが
でき、誤動作なく安定した感知増幅動作が得られるすぐ
れた信頼性のある半導体集積回路を実現できるものであ
る。
第１図は本発明の一実施例における半導体集積回路の回
路図、第２図は第１図における各入力クロック信号及び
各ノードの電圧波形のタイミング図、第３図は本発明の
他の実施例における半導体集積回路の回路図、第４図は
第３図における各人力クロック信号及び各ノードの電圧
波形のタイミング図、第５図は従来の半導体集積回路の
回路図、第６図、第７図は第５図における各入力クロッ
ク信号及び各ノードの電圧波形のタイミング図である。 Ｄｌｌ ＝ ＤＩ２＋ ０２１ 、Ｄ２２・・・・・・
データ線、ＤＩ３・・・・・・信号線、Ｃ１，Ｃ２，Ｃ
３，Ｃ４・旧・・データ線配線容量、Ｃｌ１Ｉ ＣＩ２
． Ｃ２１，Ｃ２２・旧・・結合容量、Ｃｌ７． Ｃｌ
８． Ｃ２７１Ｃ２５−−容量、Ｑ目〜Ｑ３ｏ・”・・
・トランジスタ、Ｖｃｃ・・・・・・電源電圧。 代理人の氏名 弁理士 中尾敏男 ほか１名ｃ、＜３．
Ｏｎ、ＣＩｚ、Ｃｔｊ−＠＋ｒｈｂｒｈ２・−ダ°−タ
ｖＬ時 第 ２ 図 第４図 第５図 グＳ ６ 図 第７図
路図、第２図は第１図における各入力クロック信号及び
各ノードの電圧波形のタイミング図、第３図は本発明の
他の実施例における半導体集積回路の回路図、第４図は
第３図における各人力クロック信号及び各ノードの電圧
波形のタイミング図、第５図は従来の半導体集積回路の
回路図、第６図、第７図は第５図における各入力クロッ
ク信号及び各ノードの電圧波形のタイミング図である。 Ｄｌｌ ＝ ＤＩ２＋ ０２１ 、Ｄ２２・・・・・・
データ線、ＤＩ３・・・・・・信号線、Ｃ１，Ｃ２，Ｃ
３，Ｃ４・旧・・データ線配線容量、Ｃｌ１Ｉ ＣＩ２
． Ｃ２１，Ｃ２２・旧・・結合容量、Ｃｌ７． Ｃｌ
８． Ｃ２７１Ｃ２５−−容量、Ｑ目〜Ｑ３ｏ・”・・
・トランジスタ、Ｖｃｃ・・・・・・電源電圧。 代理人の氏名 弁理士 中尾敏男 ほか１名ｃ、＜３．
Ｏｎ、ＣＩｚ、Ｃｔｊ−＠＋ｒｈｂｒｈ２・−ダ°−タ
ｖＬ時 第 ２ 図 第４図 第５図 グＳ ６ 図 第７図
Claims (3)
- （１）第１および第２のデータ線により構成されるデー
タ線対と、前記データ線対上の信号を差動的に検出する
感知増幅器とを備えるとともに、前記第１及び第２のデ
ータ線を、前記感知増幅器の入力端以外の領域で１箇所
又は複数箇所交差させることにより前記第１および第２
の各データ線と同第１および第２のデータ線と隣接する
信号線との対向長をほぼ等しくしたことを特徴とする半
導体集積回路。 - （２）第１および第２のデータ線と隣接する信号線が１
本であることを特徴とする特許請求の範囲第１項に記載
の半導体集積回路。 - （３）第１および第２のデータ線と隣接する信号線が、
１箇所または複数箇所で交差している第３と第４のデー
タ線対であることを特徴とする特許請求の範囲第１項に
記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62039448A JPS63206992A (ja) | 1987-02-23 | 1987-02-23 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62039448A JPS63206992A (ja) | 1987-02-23 | 1987-02-23 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63206992A true JPS63206992A (ja) | 1988-08-26 |
Family
ID=12553308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62039448A Pending JPS63206992A (ja) | 1987-02-23 | 1987-02-23 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63206992A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3942164A (en) * | 1975-01-30 | 1976-03-02 | Semi, Inc. | Sense line coupling reduction system |
| JPS60254489A (ja) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | 半導体記憶装置 |
-
1987
- 1987-02-23 JP JP62039448A patent/JPS63206992A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3942164A (en) * | 1975-01-30 | 1976-03-02 | Semi, Inc. | Sense line coupling reduction system |
| JPS60254489A (ja) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | 半導体記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0004444B1 (en) | A clocked static memory | |
| JPH0745076A (ja) | 半導体集積回路装置 | |
| JPH0713857B2 (ja) | 半導体記憶装置 | |
| US4622655A (en) | Semiconductor memory | |
| JPH06150648A (ja) | カラム選択回路 | |
| JPS61110394A (ja) | 半導体記憶装置 | |
| US4625300A (en) | Single-ended sense amplifier for dynamic memory array | |
| JPH03272087A (ja) | 半導体記憶装置 | |
| US5732026A (en) | Semiconductor memory device including main/sub-bit line arrangement | |
| US4858193A (en) | Preamplification method and apparatus for dram sense amplifiers | |
| WO2007013984A1 (en) | High speed array pipeline architecture | |
| JPH09246482A (ja) | 半導体記憶装置 | |
| US6816425B2 (en) | Balanced sense amplifier control for open digit line architecture memory devices | |
| JPS63206992A (ja) | 半導体集積回路 | |
| JP3393923B2 (ja) | 半導体記憶装置 | |
| JPS6034192B2 (ja) | メモリ | |
| JP2001023374A (ja) | 半導体記憶装置 | |
| JPH01185896A (ja) | 半導体記億装置 | |
| JPH0159680B2 (ja) | ||
| JPS61182693A (ja) | ダイナミツク型ｒａｍ | |
| JPH0660657A (ja) | 半導体記憶装置 | |
| JPS599115B2 (ja) | ハンドウタイメモリ | |
| JPH03152793A (ja) | 半導体記憶装置 | |
| JPS60247896A (ja) | 半導体装置 | |
| JPH03278392A (ja) | 半導体記憶装置の制御方法 |