JPS63201742A - アドレス変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、マイクロコンピュータ応用システム等に使用
するアドレス変換装置に関するものである。

（従来の技術） 従来のアドレス変換装置を第２図により説明する。従来
、この種のアドレス変換装置は、中央処理装置からのア
ドレス信号をアドレスの値に応じて一様に変換するよう
に構成されている。第２図は従来のアドレス変換装置の
概略ブロック図で、１１は中央処理装置、１２はアドレ
ス変換装置、１３はアドレス変換回路、１４は遅延回路
、１５は論理アドレス信号、１６はアドレス有効信号、
１７は物理アドレス信号である。中央処理袋［１１はア
ドレス変換装置１２に接続され、アドレス変換装置１２
はアドレス変換回路１３と遅延回路１４で構成されてい
る。

次に、動作について説明する。

中央処理装置１１がメモリをアクセスするために論理ア
ドレス信号１５とアドレス有効信号１６を出方すると、
アドレス変換装置１２はアドレス変換回路１３により論
理アドレス信号１５を物理アドレス信号１７に変換し、
また、遅延回路１４によりアドレス有効信号１６を、論
理アドレス信号１５がら物理アドレス信号１７への変換
に要する時間だけ遅らせて、それぞれ記憶装置に伝える
。

このように、従来のアドレス変換装置では、中央処理装
置１１からのアドレス有効信゛号１６を、アドレス変換
に要する時間だけ必ず遅らせて記憶装置に伝えている。

（発明が解決しようとする問題点） しかし、上記従来のアドレス変換装置では、必ずアドレ
ス変換回路１３を通すため、アドレス変換の必要がない
ものまで不必要な時間を要するという問題があった。

本発明は、アドレス変換装置の処理時間を短縮してアク
セスタイムの高速化を可能とするアドレス変換装置を提
供するものである。

Ｃ問題点を解決するための手段） 本発明は、上記問題点を解決するために、アドレス変換
回路及び遅延回路を具えた、マイクロコンピュータ等の
アドレス変換装置において、前記アドレス変換装置にス
イッチ回路を設け、前記スイッチ回路により中央処理装
置からのアドレス変換の要、不要を指示する識別信号を
受信し、アドレス変換不要の場合には、前記中央処理装
置がらのアドレス信号を前記アドレス変換回路及び遅延
回路を介さずに直接、記憶装置に出方することによりア
ドレス変換に要する時間を不要とし、アクセスタイムを
短縮するものである。

（作　用） 本発明は、上記構成により、中央処理装置が記憶装置を
アクセスする時、識別信号によってアドレス変換装置に
設けたスイッチ回路にアドレス変換の要、不要を指示す
るので、中央処理装置がアドレス変換を必要としないア
ドレス信号を出方した場合には、スイッチ回路はそのア
ドレス信号をアドレス変換回路及び遅延回路を通さずに
そのまま直接、記憶装置に出方するので、アドレス変換
装置の処理時間を総体的に短縮できるがら、アクセスタ
イムの短縮化を図ることができる。

（実施例） 本発明の一実施例を第１図により説明する。第１図は本
発明の一実施例のアドレス変換装置の概略ブロック図で
、１は中央処理装置、２はアドレス変換装置、３はアド
レス変換回路（高速メモリ）、４．５はスイッチ回路、
６は遅延回路、７は論理アドレス信号、８は物理アドレ
ス信号、９は識別信号、１０は論理アドレスまたは物理
アドレス信号、１１はアドレス有効信号、１２は遅延回
路を通って遅延したアドレス有効信号である。アドレス
変換回路３は、中央処理装置１からの論理アドレス信号
７を物理アドレス信号８に変換し、スイッチ回路４は、
中央処理装置１からの識別信号９により物理アドレス信
号７と論理アドレス信号８のどちらか一方を選択して出
力１０シ、スイッチ回路５は、中央処理装置１からの識
別信号９により、アドレス変換を行う場合は中央処理装
置１からのアドレス有効信号１１が遅延回路６を通った
アドレス有効信号１２を、アドレス変換を行わない場合
には中央処理装置１からのアドレス有効信号１１をその
まま出力し、遅延回路６は、中央処理装置１からのアド
レス有効信号１１をアドレス変換に要する時間だけ遅ら
せる。

次に、動作について説明する。

中央処理装置１は、アドレス変換装置２に論理アドレス
信号７．識別信号９及びアドレス有効信号１１を出力す
る。アドレス変換装置２は、アドレス変換回路３で論理
アドレス信号７を物理アドレス信号８に変換すると同時
に、遅延回路６でアドレス有効信号１１をアドレス変換
に要する時間だけ遅らせる。この時、識別信号がスーパ
ーバイザ空間を示しているならば、アドレス変換を必要
としないので、スイッチ回路４及び５は、中央処理装置
１からの論理アドレス信号７とアドレス有効信号１１を
そのまま記憶装置に出力する。また、識別信号がユーザ
空間を示しているならば、アドレス変換を必要とするの
で、スイッチ回路４はアドレス変換回路３により論理ア
ドレス信号７がら変換された物理アドレス信号８を、ス
イッチ回路５は遅延回路６により遅延されたアドレス有
効信号１２を、それぞれ記憶装置に出力する。このよう
に、中央処理装置１が識別信号によってアドレス変換装
置２に対してアドレス変換を必要とするか、必要としな
いかを指示するため、中央処理装置１がスーパーバイザ
空間のアドレスをアクセスする時は、アドレス変換を必
要としないので、中央処理装置１はアドレス信号をアド
レス変換に要する数十ナノ秒の時間をかけずに、スイッ
チ回路４及び５によるわずか数ナノ秒の遅れだけで記憶
装置に伝えることができ、高速メモリアクセスが可能と
なる。

（発明の効果） 本発明によれば、中央処理装置が記憶装置をアクセスす
る時、識別信号によってアドレス変換装置に設けたスイ
ッチ回路にアドレス変換の要、不要を指示するので、中
央処理装置がアドレス変換を必要としないスーパーバイ
ザ空間のアドレスをアクセスした時には、アドレス信号
をほとんど遅らせることなく記憶装置に伝えることがで
き、アクセスタイムの大幅な短縮化が可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例のアドレス変換装置の概略ブ
ロック図、第２図は従来のアドレス変換装置の概略ブロ
ック図である。 １・・・中央処理装置、　２・・・アドレス変換装置、
　３・・・アドレス変換回路、　４，５・・・スイッチ
回路、　６・・・遅延回路、　７・・・論理アドレス信
号、　　８・・・物理アドレス信号、９・・・識別信号
、　１０・・・論理アドレスまたは物理アドレス信号、
　１１・・・アドレス有効信号、　１２・・・遅延回路
６を通って遅延したアドレス有効信号。

Claims (1)

【特許請求の範囲】
1. アドレス変換回路及び遅延回路を具えた、マイクロコン
   ピュータ等のアドレス変換装置において、前記アドレス
   変換装置にスイッチ回路を設け、前記スイッチ回路によ
   り中央処理装置からのアドレス変換の要、不要を指示す
   る識別信号を受信し、アドレス変換不要の場合には、前
   記中央処理装置からのアドレス信号を前記アドレス変換
   回路及び遅延回路を介さずに直接、記憶装置に出力する
   ことによりアドレス変換に要する時間を不要とし、アク
   セスタイムを短縮することを特徴とするアドレス変換装
   置。