JPS63201354A - エンジン制御装置 - Google Patents
エンジン制御装置Info
- Publication number
- JPS63201354A JPS63201354A JP3335687A JP3335687A JPS63201354A JP S63201354 A JPS63201354 A JP S63201354A JP 3335687 A JP3335687 A JP 3335687A JP 3335687 A JP3335687 A JP 3335687A JP S63201354 A JPS63201354 A JP S63201354A
- Authority
- JP
- Japan
- Prior art keywords
- program
- control device
- check
- data
- sci
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 10
- 230000008569 process Effects 0.000 claims abstract description 6
- 238000004891 communication Methods 0.000 abstract description 11
- 230000005540 biological transmission Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000446 fuel Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Combined Controls Of Internal Combustion Engines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明はエンジン制御装置に係り、制御装置のチェック
あるいはマツチングに関する。
あるいはマツチングに関する。
従来、制御装置は不揮発性メモリであるＲＯＭ（Ｒｅａ
ｄ ０ｎｌｙ Ｍｅｍｏｒｙ）に記憶されたプログラム
を実行することにより、動作する。揮発性メモリである
ＲＡＭには各種データを書き込み、記憶、読み出しを行
なう。
ｄ ０ｎｌｙ Ｍｅｍｏｒｙ）に記憶されたプログラム
を実行することにより、動作する。揮発性メモリである
ＲＡＭには各種データを書き込み、記憶、読み出しを行
なう。
尚、ＲＯＭを用いた試験装置としては特開昭５４−１５
８５３０号公報が知られている。
８５３０号公報が知られている。
上記従来技術は、プログラムを追加する場合。
前記ＲＯＭに記憶されたプログラムを制御装置に搭載し
たままでは実行不可能であるため、ＲＯＭ自体を交換す
る必要があった。そのため、プログラムのマツチング時
、多大な工数と時間がかかる。
たままでは実行不可能であるため、ＲＯＭ自体を交換す
る必要があった。そのため、プログラムのマツチング時
、多大な工数と時間がかかる。
また、制御装置自体のチェックを行なうプログラムを入
れた場合、プログラムが長くなり、さらには、プログラ
ム自体の汎用性がなくなるという問題があった。
れた場合、プログラムが長くなり、さらには、プログラ
ム自体の汎用性がなくなるという問題があった。
本発明の目的は、汎用性があるプログラムで、制御装置
のチェックあるいはマツチングの工数を減らすことにあ
る。
のチェックあるいはマツチングの工数を減らすことにあ
る。
上記目的は、シリアル通信により、外部からプログラム
をロードし、ＲＡＭに記憶させ、実行することにより達
成される。
をロードし、ＲＡＭに記憶させ、実行することにより達
成される。
エンジン制御装置内の制御プログラムでは、シリアル通
信で、検査あるいはマツチング用プログラムを読み込み
、ＲＡＭへ記憶させる作業のプログラムを備えておけば
良い、従って、制御プログラム自体の長さはほとんど変
わらない、又、検査あるいはマツチングプログラムは検
査装置から送 １倍するため１機能別にプログラムを変
えることが可能であり、複数の機種に対応でき、汎用性
を持たせることができる。
信で、検査あるいはマツチング用プログラムを読み込み
、ＲＡＭへ記憶させる作業のプログラムを備えておけば
良い、従って、制御プログラム自体の長さはほとんど変
わらない、又、検査あるいはマツチングプログラムは検
査装置から送 １倍するため１機能別にプログラムを変
えることが可能であり、複数の機種に対応でき、汎用性
を持たせることができる。
以下１本発明の一実施例を図面により説明する。
第１図は本発明の構成図である。制御装置！１は、プロ
グラムを記憶するＲＯＭ２、通常各種データを記憶、読
み出し、書き込みを行なうＲＡＭ３、上記ＲＯＭ２に記
憶されたプログラムを実行し。
グラムを記憶するＲＯＭ２、通常各種データを記憶、読
み出し、書き込みを行なうＲＡＭ３、上記ＲＯＭ２に記
憶されたプログラムを実行し。
上記ＲＡＭ３に記憶されたデータを用い各種演算を行な
うＣＰＵ４と、上記演算した結果により、各種の信号を
出する入出力装置！ （Ｉｌｏ）５から構成される。上
記工１０５は制御に必要な各動入力信号の読み込みも行
なう１例えば第１図は制御装置！ｔ１をチェック装ｗ６
に接続した場合を示しているが、チェック装置ｌ！６内
の回転信号発生器７及び、吸入空気量疑似信号発生器８
から発生する回転信号７ａ、吸入空気量信号８ａや、ス
タータスイッチ９．シリアル通信開始を示すチェックス
イッチ１０などの各種スイッチ信号を、前記ｌ１０５や
ＣＰＵ４で取り込み、データを読み込む、上記読み込ま
れたデータをＲＡＭ３に記憶、読み出しを行ない、この
データを基に、ＣＰＵ４で各種演算を行なう、演算した
結果により１例えば燃料噴射装置！１１への通電時間１
点火装置１２への通電時間やタイミングを制御するため
の制御信号をＣＰＵ４．ｌ１０５より出力する。上記Ｃ
ＰＵ４にはシリアル通信の機能が備えられており、チェ
ック装！！６内に備えられた送受信装置１３と接続され
ている。この装置より、チェックやマツチング用プログ
ラムをＣＰＵ４へ送信し、実行させる。
うＣＰＵ４と、上記演算した結果により、各種の信号を
出する入出力装置！ （Ｉｌｏ）５から構成される。上
記工１０５は制御に必要な各動入力信号の読み込みも行
なう１例えば第１図は制御装置！ｔ１をチェック装ｗ６
に接続した場合を示しているが、チェック装置ｌ！６内
の回転信号発生器７及び、吸入空気量疑似信号発生器８
から発生する回転信号７ａ、吸入空気量信号８ａや、ス
タータスイッチ９．シリアル通信開始を示すチェックス
イッチ１０などの各種スイッチ信号を、前記ｌ１０５や
ＣＰＵ４で取り込み、データを読み込む、上記読み込ま
れたデータをＲＡＭ３に記憶、読み出しを行ない、この
データを基に、ＣＰＵ４で各種演算を行なう、演算した
結果により１例えば燃料噴射装置！１１への通電時間１
点火装置１２への通電時間やタイミングを制御するため
の制御信号をＣＰＵ４．ｌ１０５より出力する。上記Ｃ
ＰＵ４にはシリアル通信の機能が備えられており、チェ
ック装！！６内に備えられた送受信装置１３と接続され
ている。この装置より、チェックやマツチング用プログ
ラムをＣＰＵ４へ送信し、実行させる。
また、上記プログラム実行後、各種データをＣＰＵ４か
ら送受摺装Ｍ１３へ送信し、入力の読み込み状態等をチ
ェックすることが可能となる。
ら送受摺装Ｍ１３へ送信し、入力の読み込み状態等をチ
ェックすることが可能となる。
第２図はシリアル通信の動作を示すタイミングチャート
である。送受信装置１３からＣＰＵ４へ送信する場合を
考えると、まず、データ転送のための基本クロックであ
るクロック信号１３ａが、一定周期で送受信装置１３か
ら出力される。このクロック信号１３ａに同期して受信
データである受信信号１３ｂが送受信信号１３より出力
される。
である。送受信装置１３からＣＰＵ４へ送信する場合を
考えると、まず、データ転送のための基本クロックであ
るクロック信号１３ａが、一定周期で送受信装置１３か
ら出力される。このクロック信号１３ａに同期して受信
データである受信信号１３ｂが送受信信号１３より出力
される。
この場合、送信データは′０′のスタートビットの後、
８ビツトのデータが出力され、最後に′１′であるスト
ップビットが出力される。ＣＰＵ４ではクロック信号１
３ａの立下りでデータを読み込んでおり、 １０′のス
タートビットを検出したら、次のビットより８ビツトだ
けデータを読み込む。
８ビツトのデータが出力され、最後に′１′であるスト
ップビットが出力される。ＣＰＵ４ではクロック信号１
３ａの立下りでデータを読み込んでおり、 １０′のス
タートビットを検出したら、次のビットより８ビツトだ
けデータを読み込む。
その後、′１′のストップビットを読み込んで、データ
送信の終了を検知する０以上の様に送受摺装＄１１３か
らＣＰＵ４への送信が行なわれる。また、ＣＰＵ４から
送受信装置！１３への送信も同様に行なわれる。
送信の終了を検知する０以上の様に送受摺装＄１１３か
らＣＰＵ４への送信が行なわれる。また、ＣＰＵ４から
送受信装置！１３への送信も同様に行なわれる。
第３図は１本発明の動作を示すフローチャートである。
このプログラムはＲＯＭ２に記憶されており、一定周期
（例えば１０ｍ５）毎に実行される。５０でチェックス
イッチ１０の入力信号であるチェック信号１０ａ状態を
確認する。このチェック信号１０ａは、シリアル通信を
行なう間′１′が入力されるものとする。チェック信号
１０ａが′Ｏ″の場合、シリアル通信（ＳＣＩ）を行な
わないモードであるため、５１でＳＣＩを行なっている
か否かを判定を行なうＳＣエフラグの状態を見た後、Ｓ
ＣＩを停止する様にする。５１でＳＣエフラグが６０′
の場合、通常のモードであり、正規の制御プログラムへ
移行する。ＳＣエフラグが１１′の場合、５２でＳＣＩ
を終了し、８ＣＩのデータを受は付けない様にし、ＳＣ
エフラグ。
（例えば１０ｍ５）毎に実行される。５０でチェックス
イッチ１０の入力信号であるチェック信号１０ａ状態を
確認する。このチェック信号１０ａは、シリアル通信を
行なう間′１′が入力されるものとする。チェック信号
１０ａが′Ｏ″の場合、シリアル通信（ＳＣＩ）を行な
わないモードであるため、５１でＳＣＩを行なっている
か否かを判定を行なうＳＣエフラグの状態を見た後、Ｓ
ＣＩを停止する様にする。５１でＳＣエフラグが６０′
の場合、通常のモードであり、正規の制御プログラムへ
移行する。ＳＣエフラグが１１′の場合、５２でＳＣＩ
を終了し、８ＣＩのデータを受は付けない様にし、ＳＣ
エフラグ。
ＳＣエエンドフラグ等のＳＣＩに必要なフラグを′０′
にする（５３）、その後、５４でＳＣＩでプログラムが
書き込まれたＲＡＭをイニシャライズして１通常のモー
ドへ戻る。一方、５０でチェック信号が′１′の場合、
ＳＣＩのモードになる。
にする（５３）、その後、５４でＳＣＩでプログラムが
書き込まれたＲＡＭをイニシャライズして１通常のモー
ドへ戻る。一方、５０でチェック信号が′１′の場合、
ＳＣＩのモードになる。
５５でＳＣＩで全てのプログラムデータを読み込んだか
否かを判定するＳＣＩエンドフラグを確認する。このフ
ラグが４０ ｊの場合、ＳＣＩによる読み込みが終了し
ていないので、ＳＣＩを開始あるいは続ける必要がある
。５６でＳＣエフラグか１０′の場合、ＳＣＩがまだ開
始されていないためＳＣエフラグを′１′にしく５７）
、ＳＣＩを開始させる（５８）、５５でＳＣＩエンドフ
ラグが（１）の場合、ＳＣＩを終了し、読み込んだプロ
グラムを実行する必要がある。
否かを判定するＳＣＩエンドフラグを確認する。このフ
ラグが４０ ｊの場合、ＳＣＩによる読み込みが終了し
ていないので、ＳＣＩを開始あるいは続ける必要がある
。５６でＳＣエフラグか１０′の場合、ＳＣＩがまだ開
始されていないためＳＣエフラグを′１′にしく５７）
、ＳＣＩを開始させる（５８）、５５でＳＣＩエンドフ
ラグが（１）の場合、ＳＣＩを終了し、読み込んだプロ
グラムを実行する必要がある。
５９でＳＣＩが終了してるかの判定をし、終了していな
い場合は、６０でＳＣＩを終了し、受信のデータを受は
付けない様にする。その後、６１で。
い場合は、６０でＳＣＩを終了し、受信のデータを受は
付けない様にする。その後、６１で。
ＲＡＭに読み込んだサブルーチンへ移り、実行する。こ
こで、ＳＣＩを開始し、送受信袋Ｒ１３からデータが送
信されて来た時、８ビツトのデータが全て受信された時
点でＣＰＵ４に割り込みが発生する様にする。
こで、ＳＣＩを開始し、送受信袋Ｒ１３からデータが送
信されて来た時、８ビツトのデータが全て受信された時
点でＣＰＵ４に割り込みが発生する様にする。
第４図はＳＣＩ受信（Ｓ ＣＩ Ｒ１１）時発生する割
込みの処理内容を示すフローチャートである。
込みの処理内容を示すフローチャートである。
最初に７０でＳＣＩエンドフラグを確認し、ＳＣＩが終
了している場合（ＳＣＩエンドフラグ＝１）は何もせず
割込みから戻る。ＳＣＩが終了していない場合（ＳＣＩ
エンドフラグ＝０）は、初めてのＳＣＩ割込みか否かを
確認するスタートフラグの状態を７１で確認する。初め
てのＳＣＩ割込みの場合・（スタートフラグ＝０）、受
信データを格納するＲＡＭの先頭アドレスを７２で読み
込み、７３でスタートフラグを１１１にする。その後。
了している場合（ＳＣＩエンドフラグ＝１）は何もせず
割込みから戻る。ＳＣＩが終了していない場合（ＳＣＩ
エンドフラグ＝０）は、初めてのＳＣＩ割込みか否かを
確認するスタートフラグの状態を７１で確認する。初め
てのＳＣＩ割込みの場合・（スタートフラグ＝０）、受
信データを格納するＲＡＭの先頭アドレスを７２で読み
込み、７３でスタートフラグを１１１にする。その後。
受信データを読み込む（７７）、７２で読み込んだ番地
へ受信データを書き込む（７８）、尚、最初の受信デー
タは、その後送受信袋！！１３から送信されるデータの
バイト数を表わすものであり、ＳＣＩ割込みが発生する
度にデクリメレトされ、このデータが０になった時、送
信終了と見なして、ＳＣＩを終了する様な構成となって
いる。７１で２回目以降のＳＣＩ割込み（スタートフラ
グ＝１）を確認したら、ＲＡＭに格納された先頭番地の
内容すなわち、送信データのバイト数を１だけ減らす（
７４）、その結果先頭番地の内容かａ Ｏｔになったら
、送信終了と見なして、７９でＳＣＩエンドフラグを′
１′にし、以後、ＳＣＩ割込みが発生してもデータを読
み込まない様にする。７５で先頭番地の内容が′Ｏ′以
外だったら、プログラムをリード中ということで、ＲＡ
Ｍの格納番地を１だけインクリメントして（７６）、受
信データを読み込み（７７）、７６で指定した番地ヘデ
ータを格納する０以上の処理をすることにより、ＳＣＩ
を用いて外部からプログラムを制御装置ｌｌ内のＲＡＭ
３ヘロードすることが可能となる。
へ受信データを書き込む（７８）、尚、最初の受信デー
タは、その後送受信袋！！１３から送信されるデータの
バイト数を表わすものであり、ＳＣＩ割込みが発生する
度にデクリメレトされ、このデータが０になった時、送
信終了と見なして、ＳＣＩを終了する様な構成となって
いる。７１で２回目以降のＳＣＩ割込み（スタートフラ
グ＝１）を確認したら、ＲＡＭに格納された先頭番地の
内容すなわち、送信データのバイト数を１だけ減らす（
７４）、その結果先頭番地の内容かａ Ｏｔになったら
、送信終了と見なして、７９でＳＣＩエンドフラグを′
１′にし、以後、ＳＣＩ割込みが発生してもデータを読
み込まない様にする。７５で先頭番地の内容が′Ｏ′以
外だったら、プログラムをリード中ということで、ＲＡ
Ｍの格納番地を１だけインクリメントして（７６）、受
信データを読み込み（７７）、７６で指定した番地ヘデ
ータを格納する０以上の処理をすることにより、ＳＣＩ
を用いて外部からプログラムを制御装置ｌｌ内のＲＡＭ
３ヘロードすることが可能となる。
上記よりロードされたプログラムを実行する時の一実施
例を制御装置１のチェックプログラムを例として第５図
を用いて説明する。ＲＡＭへロードされたプログラムは
サブルーチンとし、第３図の６１より読み出され、実行
される。まず最初に、全てのアナログ入力のＡ／Ｄ変換
を行ない、そのデータを読み込む（８０）、次にデジタ
ル入力を８１で読み込む、８２では回転信号７ａなどの
パルス入力を読み込み、回転数等のデータを読み込む、
−力出力は、パルス出力は一定周期、一定デューテイの
パルスを出力する（８３）により出力回路のチェックが
行なえる。また、８４でデジタル出力（Ｄｏ）のＯＮｅ
ＯＦ Ｆを行なうことにより、出力がチェック可能とな
る。このＤｏは８１で読み込んだＤＩのデータに対応し
て０Ｎ−ＯＦＦさせてチェックすることも可能である。
例を制御装置１のチェックプログラムを例として第５図
を用いて説明する。ＲＡＭへロードされたプログラムは
サブルーチンとし、第３図の６１より読み出され、実行
される。まず最初に、全てのアナログ入力のＡ／Ｄ変換
を行ない、そのデータを読み込む（８０）、次にデジタ
ル入力を８１で読み込む、８２では回転信号７ａなどの
パルス入力を読み込み、回転数等のデータを読み込む、
−力出力は、パルス出力は一定周期、一定デューテイの
パルスを出力する（８３）により出力回路のチェックが
行なえる。また、８４でデジタル出力（Ｄｏ）のＯＮｅ
ＯＦ Ｆを行なうことにより、出力がチェック可能とな
る。このＤｏは８１で読み込んだＤＩのデータに対応し
て０Ｎ−ＯＦＦさせてチェックすることも可能である。
８５〜８７では、８０〜８２で読み込んだアナログ電圧
値、デジタル入力、パルス入力の各種データをシリアル
通信で、送受信袋！！１３へ送信する。送信方法は前記
の受信方法と同様である。こうして送信されたデータを
送受信装置！１３で判定することにより、入力回路のチ
ェックが可能となる。
値、デジタル入力、パルス入力の各種データをシリアル
通信で、送受信袋！！１３へ送信する。送信方法は前記
の受信方法と同様である。こうして送信されたデータを
送受信装置！１３で判定することにより、入力回路のチ
ェックが可能となる。
以上から外部からロードされたプログラムを実行するこ
とにより、制御袋！！１のチェックを行なうことが可能
となる。また、マツチングやプログラムの追加等が必要
な時も、上記方法で実現することが可能となる。
とにより、制御袋！！１のチェックを行なうことが可能
となる。また、マツチングやプログラムの追加等が必要
な時も、上記方法で実現することが可能となる。
本発明によれば、同一のプログラム内容で、様様なプロ
グラムをロードし、実行できるので、マツチングあるい
は、制御装置のチェックに掛かる工数と時間が低減でき
るという効果がある。
グラムをロードし、実行できるので、マツチングあるい
は、制御装置のチェックに掛かる工数と時間が低減でき
るという効果がある。
第１図は本発明の一実施例の構成図、第２図はシリアル
通信の動作を示すタイミング図、第３図は外部よりプロ
グラムをロード実行させる内容を示すフローチャート、
第４図はシリアル通信を使つて、プログラムをロードす
る処理を説明するフローチャート、第５図は制御装置の
チェックを行なうプログラムのフローチャートである。 ｌ・・・制御装置、２・・・ＲＯＭ、３・・・ＲＡＭ、
４・・・ＣＰＵ、５・・・入出力装置（Ｉｌｏ）、６・
・・チェック装置、７・・・回転信号発生器、８・・・
吸入空気量疑似信号発生器、９・・・スタータスイッチ
、１０・・・チェックスイッチ、１１・・・燃料噴射装
置、１２・・・点火装置、１３・・・送受信装置、７ａ
・・・回転信号、８ａ・・・吸入空気量信号、１０ａ・
・・チェック信号、１３ａ・・・クロック信号、１３ｂ
・・・受信信号、１３ｃ・・・送信信号、
・１゜″ ′を 代理人 弁理士 小川勝男 − 卒２−口 帛４凹
通信の動作を示すタイミング図、第３図は外部よりプロ
グラムをロード実行させる内容を示すフローチャート、
第４図はシリアル通信を使つて、プログラムをロードす
る処理を説明するフローチャート、第５図は制御装置の
チェックを行なうプログラムのフローチャートである。 ｌ・・・制御装置、２・・・ＲＯＭ、３・・・ＲＡＭ、
４・・・ＣＰＵ、５・・・入出力装置（Ｉｌｏ）、６・
・・チェック装置、７・・・回転信号発生器、８・・・
吸入空気量疑似信号発生器、９・・・スタータスイッチ
、１０・・・チェックスイッチ、１１・・・燃料噴射装
置、１２・・・点火装置、１３・・・送受信装置、７ａ
・・・回転信号、８ａ・・・吸入空気量信号、１０ａ・
・・チェック信号、１３ａ・・・クロック信号、１３ｂ
・・・受信信号、１３ｃ・・・送信信号、
・１゜″ ′を 代理人 弁理士 小川勝男 − 卒２−口 帛４凹
Claims (3)
- １． プログラムを記憶するＲＯＭと、各種のデータを
記憶保持あるいは必要に応じて消去するＲＡＭと、前記
ＲＯＭに記憶されたプログラムを実行するマイクロプロ
セツサユニツトと、各種入力信号を読み込み、前記マイ
クロプロセツサユニツトの命令により制御信号を出力す
る入出力装置を有するエンジン制御装置において、外部
に接続された外部装置からプログラムをロードし、この
ロードされたプログラムを前記ＲＡＭに移して実行する
ことを特徴としたエンジン制御装置。 - ２． 特許請求の範囲第１項記載のエンジン制御装置に
おいて、検査プログラムをロードし、実行することによ
り制御装置自体のチエツクを行なうことを特徴としたエ
ンジン制御装置。 - ３． 特許請求の範囲第１項記載の装置において、マツ
チング用プログラムをロードし、このロードしたプログ
ラムを実行させ、ロードしたプログラムにより、前記Ｒ
ＯＭに記憶されているプログラムが実行されることを特
徴としたエンジン制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3335687A JPS63201354A (ja) | 1987-02-18 | 1987-02-18 | エンジン制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3335687A JPS63201354A (ja) | 1987-02-18 | 1987-02-18 | エンジン制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63201354A true JPS63201354A (ja) | 1988-08-19 |
Family
ID=12384302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3335687A Pending JPS63201354A (ja) | 1987-02-18 | 1987-02-18 | エンジン制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63201354A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010242998A (ja) * | 2009-04-02 | 2010-10-28 | Panasonic Corp | ファンフィルタユニットの制御装置 |
| JP2016081150A (ja) * | 2014-10-14 | 2016-05-16 | 日立オートモティブシステムズ株式会社 | 自動車用電子制御装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6116302A (ja) * | 1984-05-25 | 1986-01-24 | ロ−ベルト・ボツシユ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | 自動車の機能制御装置 |
-
1987
- 1987-02-18 JP JP3335687A patent/JPS63201354A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6116302A (ja) * | 1984-05-25 | 1986-01-24 | ロ−ベルト・ボツシユ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | 自動車の機能制御装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010242998A (ja) * | 2009-04-02 | 2010-10-28 | Panasonic Corp | ファンフィルタユニットの制御装置 |
| JP2016081150A (ja) * | 2014-10-14 | 2016-05-16 | 日立オートモティブシステムズ株式会社 | 自動車用電子制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3676882B2 (ja) | マイクロプロセッサ及びその周辺装置 | |
| JP2753225B2 (ja) | 車載制御装置 | |
| US4740915A (en) | Method of controlling a microprocessor to monitor input signals at irregular mutually intersecting intervals | |
| US4628482A (en) | Common memory control system with two bus masters | |
| US6581119B1 (en) | Interrupt controller and a microcomputer incorporating this controller | |
| EP0740059A2 (en) | An A/D conversion control apparatus for an internal combustion engine | |
| US5884074A (en) | Microcomputer utilizing flash memory for data storage | |
| JPH08177608A (ja) | 車両用制御装置 | |
| JPS63201354A (ja) | エンジン制御装置 | |
| US5327393A (en) | External memory interface circuit capable of carrying out initialization of external memory with a reduced initialization time duration | |
| US4606029A (en) | Data transmission system | |
| US4682167A (en) | Data transfer system for numerically controlled equipment | |
| US4562534A (en) | Data processing system having a control device for controlling an intermediate memory during a bulk data transport between a source device and a destination device | |
| JP2961754B2 (ja) | 情報処理装置の並列処理装置 | |
| JPH0764886A (ja) | シリアルインターフェイス装置を有する処理装置 | |
| JP2638888B2 (ja) | シリアルデータ送信装置 | |
| JP2584205B2 (ja) | デ−タ出力回路 | |
| JP4265026B2 (ja) | シリアル通信制御装置 | |
| JPH04230533A (ja) | 割込制御回路 | |
| KR100224865B1 (ko) | 로봇 제어방법 | |
| JP2854301B2 (ja) | メモリアクセス回路 | |
| JP2705359B2 (ja) | トレース回路 | |
| JP2804031B2 (ja) | エンジン制御装置 | |
| SU1712951A1 (ru) | Устройство дл учета производительности транспортных средств добывающего комплекса | |
| JPH06348491A (ja) | Ｄｏループ実行時のオーバヘッドを最小化するデータ処理装置 |