JPS63200262A - Microprocessor - Google Patents
MicroprocessorInfo
- Publication number
- JPS63200262A JPS63200262A JP62032759A JP3275987A JPS63200262A JP S63200262 A JPS63200262 A JP S63200262A JP 62032759 A JP62032759 A JP 62032759A JP 3275987 A JP3275987 A JP 3275987A JP S63200262 A JPS63200262 A JP S63200262A
- Authority
- JP
- Japan
- Prior art keywords
- input
- microprocessor
- group
- pin
- high impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 abstract description 12
- 238000012360 testing method Methods 0.000 abstract description 11
- 230000009131 signaling function Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、各種の電子装置や制御装置に内蔵されるマイ
クロプロセッサに関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a microprocessor built into various electronic devices and control devices.
従来の技術
オーディオやビデオ用の各種電子装置や、車両の電子制
御などに汎用されるマイクロプロセッサは、メモリやラ
ッチ回路など各種の周辺機器と一緒にプリント配線板上
に組立てられる。BACKGROUND OF THE INVENTION Microprocessors, which are commonly used in various electronic devices for audio and video and electronic control of vehicles, are assembled on printed wiring boards together with various peripheral devices such as memory and latch circuits.
従来、上記マイクロプロセッサと周辺機器とで構成され
るディジタル回路の開発時などに周辺機器の試験を行う
場合、プリント配線板上に組立てられたマイクロプロセ
ッサを一旦取り外してその代りにアイス用などの試験装
置を接続している。Conventionally, when testing peripheral devices during the development of a digital circuit consisting of the above-mentioned microprocessor and peripheral devices, the microprocessor assembled on the printed wiring board was removed and replaced with an ice test. The device is connected.
発明が解決しようとする問題点
上記従来のマイクロプロセッサでは、プリント配線板上
に組立て済みのマイクロプロセッサを取り外してその代
わりに周辺機器に対する試験装置を接続している。この
ため、マイクロプロセッサ側の人出力ピンとプリント配
線板側の配線パターンとの間の半田付は箇所の取り外し
などに時間と労力がかかるだけでなく、着脱作業時の人
為的ミスなどによって不具合が発生し易くなるという問
題がある。Problems to be Solved by the Invention In the conventional microprocessor described above, the microprocessor already assembled on the printed wiring board is removed and a test device for peripheral equipment is connected in its place. For this reason, soldering between the human output pin on the microprocessor side and the wiring pattern on the printed wiring board side not only takes time and effort to remove, but also causes problems due to human error during the installation and removal work. The problem is that it becomes easier.
問題点を解決するための手段
本発明のマイクロプロセッサは、人力ピンの一つに供給
される所定の信号に応じて他の全ての入出力ピンをハイ
・インピーダンス状態に固定する制御手段を備えること
により、一旦プリント配線板上に組立て済みのものを取
り外すことなく、周辺機器に対する試験を可能にするよ
うに構成されている。Means for Solving the Problems The microprocessor of the present invention comprises control means for fixing all other input/output pins in a high impedance state in response to a predetermined signal applied to one of the human power pins. This makes it possible to test peripheral devices without removing the components already assembled on the printed wiring board.
以下、本発明の作用を実施例と共に詳細に説明する。Hereinafter, the operation of the present invention will be explained in detail together with examples.
実施例
第１図は、本発明の一実施例のマイクロプロセッサの外
観を示す平面図である。Embodiment FIG. 1 is a plan view showing the appearance of a microprocessor according to an embodiment of the present invention.
このマイクロプロセッサは、本体部分１１と、汎用の人
出力ピン群１２と、特殊入力ピン１３とを備えている。This microprocessor includes a main body portion 11, a group of general-purpose human output pins 12, and special input pins 13.
汎用の入出力ピン群１２は、従来のマイクロプロセッサ
におけるものと同様に、データ入出力ピン、アドレスピ
ン、各種制御信号の入出力ピン、電源ピンなどから構成
されている。一方、特殊人ツノピン１３は、この発明の
マイクロプロセッサに固有の入力ピンである。すなわち
、このマイクロプロセッサが周辺機器と一緒にプリント
配線板上に組立られて通常動作を行う場合には、特殊入
力ピン１３は接地によってロー人力状態に固定される。The general-purpose input/output pin group 12 is composed of data input/output pins, address pins, various control signal input/output pins, power supply pins, etc., as in conventional microprocessors. On the other hand, the special person horn pin 13 is an input pin specific to the microprocessor of the present invention. That is, when this microprocessor is assembled on a printed wiring board together with peripheral equipment and performs normal operation, the special input pin 13 is fixed in the low power state by grounding.
この通常動作時には、特殊入力ピン１３の存在は汎用入
出力ピン群１２になんらの影響も及ぼさず、全体として
既存のマイクロプロセッサと同一の機能が実現される。During this normal operation, the presence of the special input pin 13 has no effect on the general-purpose input/output pin group 12, and the same functions as the existing microprocessor are realized as a whole.
一方、このマイクロプロセッサの周辺機器に対する試験
時などにこの特殊人力ピン１３にハイ信号が供給される
と、汎用ピン群１２は外部に対して全てハイ・インピー
ダンス状態に固定され、電気的には、マイクロプロセッ
サがプリント配線板から取り外されたと同一の状態とな
る。このハイ・インピーダンス状態のもとで、汎用ピン
群１２に接続されている配線パターン群に試験装置の端
子群が接続され、周辺機器に対する試験などが行われる
。On the other hand, when a high signal is supplied to the special manual pin 13 during testing of peripheral devices of the microprocessor, all the general-purpose pins 12 are fixed in a high impedance state to the outside, and electrically, The state is the same as if the microprocessor were removed from the printed wiring board. Under this high impedance state, the terminal group of the testing device is connected to the wiring pattern group connected to the general-purpose pin group 12, and tests on peripheral devices are performed.
第２図は、第１図のマイクロプロセッサの内部構成の一
部を示す回路図である。FIG. 2 is a circuit diagram showing part of the internal configuration of the microprocessor shown in FIG. 1.
このマイクロプロセッサでは、汎用の入出力ピン群１２
と本体内部回路との間に３ステート・バッファ群１４と
１５が接続されている。この３ステート・バッファ群に
は、データ出力ピン群に連なるデータ出カバソファ群１
４のように従来のマイクロプロセッサにも設置されてい
る汎用のものと、このマイクロプロセッサにおいて新た
に付加された専用のものが混在している。This microprocessor has a group of 12 general-purpose input/output pins.
Three-state buffer groups 14 and 15 are connected between the main body internal circuit and the main body internal circuit. This 3-state buffer group includes a data output buffer group 1 connected to the data output pin group.
There is a mixture of general-purpose ones installed in conventional microprocessors, such as No. 4, and special-purpose ones newly added to this microprocessor.
周辺機器の試験時などに特殊入力ピン１３にハイ信号が
供給される。このハイ信号によって専用の３ステート・
バッファ群がハイ・インピーダンスの状態に固定される
と共に、２人力オアゲート１６を介して汎用のデータ出
カバソファ群１４もハイ・インピーダンス状態に固定さ
れる。なお、オアゲート１６の他方の入力端子は、通常
動作モード時にイネーブル信号ＥＮの立上げで出カバソ
ファ群１４をハイ・インピーダンス状態に固定し、これ
によってマイクロプロセッサの本体部分をプリント配線
板上のデータ出力線から選択的に切り離すという汎用の
目的に使用される。A high signal is supplied to the special input pin 13 when testing peripheral equipment. This high signal causes a dedicated 3-state
While the buffer group is fixed in a high impedance state, the general-purpose data output buffer group 14 is also fixed in a high impedance state via the two-man OR gate 16. The other input terminal of the OR gate 16 fixes the output buffer group 14 in a high impedance state when the enable signal EN rises in the normal operation mode, thereby allowing the main body of the microprocessor to output data on the printed wiring board. Used for the general purpose of selectively cutting away from a line.
以上、入力ピンエ３にハイ信号を設定することにより他
の全ての入出力ピンをハイ・インピーダンスの状態に固
定する構成を例示したが、入力ピン１３にロー信号を設
定することにより他の全ての入出力ビンをハイ・インピ
ーダンスの状態に固定する構成としてもよい。Above, we have illustrated a configuration in which setting a high signal to input pin 3 fixes all other input/output pins to a high impedance state, but setting a low signal to input pin 13 fixes all other input/output pins to a high impedance state. The input/output bin may be fixed in a high impedance state.
発明の効果
以上詳細に説明したように、本発明のマイクロプロセッ
サは、入力ピンの一つに供給される所定の信号に応じて
他の全ての入出力ピンをハイ・インピーダンス状態に固
定する制御手段を備えることにより、一旦プリント配線
板上に組立て済みのものを取り外すことなく、周辺機器
に対する試験を可能にするように構成されている。Effects of the Invention As explained in detail above, the microprocessor of the present invention includes a control means for fixing all other input/output pins to a high impedance state in response to a predetermined signal supplied to one of the input pins. By providing this, the device is configured to enable testing of peripheral devices without having to remove the devices already assembled on the printed wiring board.
この結果、半田付は箇所の取り外しなどが不要になり時
間と人手が節約できると共に、作業時の人為的ミスによ
る不具合の発生を有効に防止できる。As a result, soldering does not require removal of parts, which saves time and manpower, and can effectively prevent problems caused by human error during work.
第１図は本発明の一実施例のマイクロプロセッサの外観
を示す平面図、第２図は上記マイクロプロセッサの内部
構成の一部を示す回路図である。
１１・・・本体部分、１２・・・汎用人出力ピン群、１
３・・・特殊入力ピン、１４・・・データ出力用３ステ
ート・バッファ群、１５・・・専用の３ステート・バッ
ファ群。
第 １ 図
＠ ２ 馳FIG. 1 is a plan view showing the external appearance of a microprocessor according to an embodiment of the present invention, and FIG. 2 is a circuit diagram showing a part of the internal configuration of the microprocessor. 11... Main body part, 12... General-purpose human output pin group, 1
3... Special input pin, 14... 3-state buffer group for data output, 15... Dedicated 3-state buffer group. Figure 1 @ 2
Claims (1)
他の全ての入出力ピンをハイ・インピーダンス状態に固
定する制御手段を備えたことを特徴とするマイクロプロ
セッサ。A microprocessor comprising control means for fixing all other input/output pins to a high impedance state in response to a predetermined signal supplied to one of the plurality of input pins.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62032759A JPS63200262A (en) | 1987-02-16 | 1987-02-16 | Microprocessor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62032759A JPS63200262A (en) | 1987-02-16 | 1987-02-16 | Microprocessor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63200262A true JPS63200262A (en) | 1988-08-18 |
Family
ID=12367769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62032759A Pending JPS63200262A (en) | 1987-02-16 | 1987-02-16 | Microprocessor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63200262A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04107790A (en) * | 1990-08-29 | 1992-04-09 | Nec Ic Microcomput Syst Ltd | Microcomputer |
| US5774472A (en) * | 1997-05-30 | 1998-06-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device capable of realizing stable test mode operation |
-
1987
- 1987-02-16 JP JP62032759A patent/JPS63200262A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04107790A (en) * | 1990-08-29 | 1992-04-09 | Nec Ic Microcomput Syst Ltd | Microcomputer |
| US5774472A (en) * | 1997-05-30 | 1998-06-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device capable of realizing stable test mode operation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02105074A (en) | Semiconductor integrated circuit | |
| US5226047A (en) | In-circuit emulation of a microprocessor mounted on a circuit board | |
| KR920015385A (en) | Boundary scan cell for bidirectional I / O terminals | |
| US4485472A (en) | Testable interface circuit | |
| JPS63200262A (en) | Microprocessor | |
| DE3686989D1 (en) | REDUCING NOISE DURING CHECKING INTEGRATED CIRCUIT CHIPS. | |
| JP2822383B2 (en) | Electronic circuit device | |
| JPS5750667A (en) | Inspecting device for printed circuit board | |
| JP4043201B2 (en) | Electronic circuit unit with test connector | |
| JPH01219918A (en) | Electronic apparatus | |
| JPH0349248A (en) | Lsi socket | |
| KR100214849B1 (en) | Contact test device of semiconductor device | |
| JPS604238A (en) | Semiconductor integrated circuit device | |
| JP2001186011A (en) | Integrated circuit device | |
| JPH05157793A (en) | Power source circuit with check of shortcircuiting | |
| JP2976469B2 (en) | Electronic device inspection method | |
| JPH09159728A (en) | Method for testing printed board | |
| JPS60113165A (en) | Burn-in device of semiconductor element | |
| JPH02262286A (en) | Ic socket | |
| SE8803198D0 (en) | IC CIRCUIT CONTROL INSTRUMENTS | |
| JPH09269356A (en) | Lsi test circuit | |
| JPH1152025A (en) | Vodule for memory module connection test | |
| JPS5834375A (en) | Burn-in testing method for integrated circuit device and its device | |
| JPS6267477A (en) | Printed board tester | |
| JPH08136616A (en) | Hybrid integrated circuit |