JPS63194298A - アクテイブ・マトリクス型液晶表示装置のブライト回路 - Google Patents
アクテイブ・マトリクス型液晶表示装置のブライト回路Info
- Publication number
- JPS63194298A JPS63194298A JP2766887A JP2766887A JPS63194298A JP S63194298 A JPS63194298 A JP S63194298A JP 2766887 A JP2766887 A JP 2766887A JP 2766887 A JP2766887 A JP 2766887A JP S63194298 A JPS63194298 A JP S63194298A
- Authority
- JP
- Japan
- Prior art keywords
- bright
- circuit
- limiter
- liquid crystal
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 11
- 239000011159 matrix material Substances 0.000 title claims description 11
- 230000008054 signal transmission Effects 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]
本発明は、アクティブ・マトリクス型液晶表示装置のブ
ライト回路に関する。
ライト回路に関する。
[従来技術とその問題点]
従来、アクティブ・マトリクス型液晶表示装置において
、ブライト調整を行なうには、第3図に示すようなブラ
イト回路が一般に行なわれている。
、ブライト調整を行なうには、第3図に示すようなブラ
イト回路が一般に行なわれている。
すなわち、カラー信号処理回路(図示せず)から送られ
てくるRSG、Bの映像信号(カラー原色信号)は、直
流オフセット制御回路1a〜1Cに入力される。また、
この直流オフセット制御回路1a〜1Gには、ブライト
ボリューム2を介してオフセット電圧が与えられる。そ
して、上記直流オフセット611111回路18〜1C
から出力される信号は、反転制御回路3a〜3Cへ送ら
れてフレーム信号φFに同期して反転1111m11さ
れ、その後、色順序指定回路4に入力される。この色順
序指定回路4は、タイミング信号発生回路(図示せず)
から送られてくる切換信号φHPI〜φHρ3によリR
,G、Bの色信号を順次這択し、映像信号A〜Cとして
表示部(図示せず)へ出力する。
てくるRSG、Bの映像信号(カラー原色信号)は、直
流オフセット制御回路1a〜1Cに入力される。また、
この直流オフセット制御回路1a〜1Gには、ブライト
ボリューム2を介してオフセット電圧が与えられる。そ
して、上記直流オフセット611111回路18〜1C
から出力される信号は、反転制御回路3a〜3Cへ送ら
れてフレーム信号φFに同期して反転1111m11さ
れ、その後、色順序指定回路4に入力される。この色順
序指定回路4は、タイミング信号発生回路(図示せず)
から送られてくる切換信号φHPI〜φHρ3によリR
,G、Bの色信号を順次這択し、映像信号A〜Cとして
表示部(図示せず)へ出力する。
上記のように従来のアクティブ・マトリクス型液晶表示
装置のブライト回路は、直流オフセット制御回路1a〜
1cにおけるブライトボリューム2の調整により、コモ
ン電圧Vc o vに対して映像信号のオフセット電圧
を制御し、第4図(a)〜(C)に示すように映像信号
のレベルを変位させている。このためカラーテレビ受像
機の場合には、R,GSBの3系統に対して直流オフセ
ット制御回路が必要となり、回路構成が複雑化すると共
にコストが高くなるという問題があった。
装置のブライト回路は、直流オフセット制御回路1a〜
1cにおけるブライトボリューム2の調整により、コモ
ン電圧Vc o vに対して映像信号のオフセット電圧
を制御し、第4図(a)〜(C)に示すように映像信号
のレベルを変位させている。このためカラーテレビ受像
機の場合には、R,GSBの3系統に対して直流オフセ
ット制御回路が必要となり、回路構成が複雑化すると共
にコストが高くなるという問題があった。
[発明の目的]
本発明は上記実情に鑑みてなされたもので、1系統の回
路でブライト調整を行なうことができ、回路構成を簡易
化し得るアクティブ・マトリクス型液晶表示装置のブラ
イト回路を提供することを目的とする。
路でブライト調整を行なうことができ、回路構成を簡易
化し得るアクティブ・マトリクス型液晶表示装置のブラ
イト回路を提供することを目的とする。
[発明の要点]
本発明は、アクティブ・マトリクス型液晶表示装置にお
いて、一定周期毎に反転制御されるRlG、Bのカラー
原色信号を伝送する信号伝送ラインにリミッタ回路を設
け、また、上記カラー原色信号の反転周期に同期したリ
ミッタ用矩形波信号をブライトコントロール回路に入力
し、上記矩形波信号のレベルをブライトボリュームの調
整に基づき、所定の基準電圧を中心として可変し、その
可変電圧に従って上記リミッタ回路のリミッタ動作を制
御するようにしたものである。
いて、一定周期毎に反転制御されるRlG、Bのカラー
原色信号を伝送する信号伝送ラインにリミッタ回路を設
け、また、上記カラー原色信号の反転周期に同期したリ
ミッタ用矩形波信号をブライトコントロール回路に入力
し、上記矩形波信号のレベルをブライトボリュームの調
整に基づき、所定の基準電圧を中心として可変し、その
可変電圧に従って上記リミッタ回路のリミッタ動作を制
御するようにしたものである。
[発明の実施例]
以下、図面を参照して本発明の一実施例を説明する。第
1図において、11a〜11cは入力端子で、反転制御
回路゛(図示せず)から送られてくるRlG、Bの原色
信号が入力される。このR,G、Bの原色信号は、上記
反転制御回路においてフレーム信号に同期して反転制御
される。そして、上記入力端子11a〜11cに入力さ
れた原色信号R,G、Bは、アンプ12a〜12Cで増
幅された後、抵抗13a〜13C及びリミッタ回路14
を介して出力端子15a〜15cへ出力される。そして
、この出力端子158〜15cから出力される信号が第
3図において説明した色順序指定回路へ送られる。上記
リミッタ回路14は、ダイオード16a〜16C,17
a〜17Cを備え、R,G、Bの信号伝送ライン10a
〜10cに対してダイオード16a〜16Cのカソード
が接続されると共に、ダイオード17a〜17cの7ノ
ードが接続される。そして、上記ダイオード16a〜1
6cとダイオード17a〜17cは、リミッタ制御回路
18によりフレーム信号φFに応じて交互に選択される
と共に、ブライトコントロール回路19からの信号によ
り動作レベルが制御される。
1図において、11a〜11cは入力端子で、反転制御
回路゛(図示せず)から送られてくるRlG、Bの原色
信号が入力される。このR,G、Bの原色信号は、上記
反転制御回路においてフレーム信号に同期して反転制御
される。そして、上記入力端子11a〜11cに入力さ
れた原色信号R,G、Bは、アンプ12a〜12Cで増
幅された後、抵抗13a〜13C及びリミッタ回路14
を介して出力端子15a〜15cへ出力される。そして
、この出力端子158〜15cから出力される信号が第
3図において説明した色順序指定回路へ送られる。上記
リミッタ回路14は、ダイオード16a〜16C,17
a〜17Cを備え、R,G、Bの信号伝送ライン10a
〜10cに対してダイオード16a〜16Cのカソード
が接続されると共に、ダイオード17a〜17cの7ノ
ードが接続される。そして、上記ダイオード16a〜1
6cとダイオード17a〜17cは、リミッタ制御回路
18によりフレーム信号φFに応じて交互に選択される
と共に、ブライトコントロール回路19からの信号によ
り動作レベルが制御される。
上記リミッタ制御図VR1Bは、P型トランジスタ21
a、21b、ダイオード22a、22b、及びMOSト
ランジスタ23a、23bを主体として構成される。
a、21b、ダイオード22a、22b、及びMOSト
ランジスタ23a、23bを主体として構成される。
そして、タイミング信号回路(図示せず)から入力端子
24に与えられるフレーム信号φFが、抵抗25を介し
てトランジスタ21aのベースに入力される。このトラ
ンジスタ21aは、ベース・エミッタ間に抵抗26が接
続されると共に、コレクタが抵抗27を介してトランジ
スタ21bのベースに接続される。そして、上記トラン
ジスタ21a、21bは、エミッタがVCC電源に接続
され、更にコレクタがそれぞれ抵抗28.29を介して
Vool源に接続されると共にダイオード22a、22
bのカソードに接続される。また、上記ダイオード22
a、22bのアノードは、それぞれMOSトランジスタ
23a。
24に与えられるフレーム信号φFが、抵抗25を介し
てトランジスタ21aのベースに入力される。このトラ
ンジスタ21aは、ベース・エミッタ間に抵抗26が接
続されると共に、コレクタが抵抗27を介してトランジ
スタ21bのベースに接続される。そして、上記トラン
ジスタ21a、21bは、エミッタがVCC電源に接続
され、更にコレクタがそれぞれ抵抗28.29を介して
Vool源に接続されると共にダイオード22a、22
bのカソードに接続される。また、上記ダイオード22
a、22bのアノードは、それぞれMOSトランジスタ
23a。
23bのゲート電極に接続されると共に抵抗30.31
を介してソース電極に接続される。そして、MOSトラ
ンジスタ23aのドレイン電極がダイオード16a〜1
6Cのアノードに接続され、MOSトランジスタ23b
のドレイン電極がダイオード17a〜17Cのカソード
に接続される。しかして、上記MoSトランジスタ23
a、23bのドレインN極が一括接続され、この一括接
続点にブライトコントロール回路19からブライトコン
トロール信号が与えられる。
を介してソース電極に接続される。そして、MOSトラ
ンジスタ23aのドレイン電極がダイオード16a〜1
6Cのアノードに接続され、MOSトランジスタ23b
のドレイン電極がダイオード17a〜17Cのカソード
に接続される。しかして、上記MoSトランジスタ23
a、23bのドレインN極が一括接続され、この一括接
続点にブライトコントロール回路19からブライトコン
トロール信号が与えられる。
上記ブライトコントロール回路19は、オペアンプ32
.33、ブライトボリューム34等を主体として構成さ
れ、上記入力端子24に与えられるフレーム信号φFが
抵抗35を介してオペアンプ32の一端子に入力される
。このオペアンプ32には、vccN源及びVDD電源
が供給されており、子端子が接地されると共に出力端子
と一端子との間に帰還抵抗36が接続される。上記オペ
アンプ32は、フレーム信号φFを反転増幅してブライ
トボリューム34の摺動端子に入力する。そして、この
ブライトボリューム34の両固定端子から得られる信号
がそれぞれ抵抗37.38を介してオペアンプ33の一
端子及び子端子に入力される。このオペアンプ33は、
出力端子と一端子との間に抵抗39が接続されると共に
、子端子が抵抗40及びコンデンサ41を直列に介して
接地される。そして、抵抗40とコンデンサ41との接
続端がPNP型トランジスタ42のエミッタ・コレクタ
間を介してVo o M源に接続される。
.33、ブライトボリューム34等を主体として構成さ
れ、上記入力端子24に与えられるフレーム信号φFが
抵抗35を介してオペアンプ32の一端子に入力される
。このオペアンプ32には、vccN源及びVDD電源
が供給されており、子端子が接地されると共に出力端子
と一端子との間に帰還抵抗36が接続される。上記オペ
アンプ32は、フレーム信号φFを反転増幅してブライ
トボリューム34の摺動端子に入力する。そして、この
ブライトボリューム34の両固定端子から得られる信号
がそれぞれ抵抗37.38を介してオペアンプ33の一
端子及び子端子に入力される。このオペアンプ33は、
出力端子と一端子との間に抵抗39が接続されると共に
、子端子が抵抗40及びコンデンサ41を直列に介して
接地される。そして、抵抗40とコンデンサ41との接
続端がPNP型トランジスタ42のエミッタ・コレクタ
間を介してVo o M源に接続される。
このトランジスタ42は、ベースが抵抗43を介してコ
レクタに接続されると共に逆方向接続のダイオード44
、可変抵抗45及び抵抗46を直列に介して接地される
。上記可変抵抗45は、オペアンプ33の+端子に与え
る基準電圧を調整するためのものである。
レクタに接続されると共に逆方向接続のダイオード44
、可変抵抗45及び抵抗46を直列に介して接地される
。上記可変抵抗45は、オペアンプ33の+端子に与え
る基準電圧を調整するためのものである。
次に上記実施例の動作を説明する。入力端子24に与え
られるフレーム信号φFがハイレベルの場合、リミッタ
制御回路18においてはトランジスタ21aがオフし、
そのコレクタ電位がローレベルに保持される。この結果
、ダイオード22aがオンすると共にMOSトランジス
タ23aがオン状態となり、リミッタ回路14内のダイ
オード168〜16C側が選択される。また、上記トラ
ンジスタ21aのコレクタ電位がローレベルになると、
トランジスタ21bがオンしてそのコレクタがハイレベ
ルとなる。
られるフレーム信号φFがハイレベルの場合、リミッタ
制御回路18においてはトランジスタ21aがオフし、
そのコレクタ電位がローレベルに保持される。この結果
、ダイオード22aがオンすると共にMOSトランジス
タ23aがオン状態となり、リミッタ回路14内のダイ
オード168〜16C側が選択される。また、上記トラ
ンジスタ21aのコレクタ電位がローレベルになると、
トランジスタ21bがオンしてそのコレクタがハイレベ
ルとなる。
これによりダイオード22bが非導通状態になると共に
MOS)ランジスタ23bがオフし、ダイオード178
〜17C側が非選択状態となる。
MOS)ランジスタ23bがオフし、ダイオード178
〜17C側が非選択状態となる。
そして、上記フレーム信号φFが次のフレームでローレ
ベルになると、トランジスタ21aがオンし、そのコレ
クタ電位がハイレベルとなる。このためダイオード22
aが非導通状態になると共にMOSトランジスタ23a
がオフし、ダイオード16a〜16C側が非選択状態と
なる。また、上記トランジスタ21aのコレクタ電位が
ハイレベルになると、トランジスタ20)がオフし、そ
のコレクタ電位がローレベルとなる。これによりダイオ
ード22bが導通状態になると共にMOSトランジスタ
23bがオンし、ダイオード17a〜17c @が選択
される。以下、同様にしてフレーム信号φFに応じてリ
ミッタ回路14のダイオード16a〜16Cとダイオー
ド17a〜17Cが交互に選択指定される。
ベルになると、トランジスタ21aがオンし、そのコレ
クタ電位がハイレベルとなる。このためダイオード22
aが非導通状態になると共にMOSトランジスタ23a
がオフし、ダイオード16a〜16C側が非選択状態と
なる。また、上記トランジスタ21aのコレクタ電位が
ハイレベルになると、トランジスタ20)がオフし、そ
のコレクタ電位がローレベルとなる。これによりダイオ
ード22bが導通状態になると共にMOSトランジスタ
23bがオンし、ダイオード17a〜17c @が選択
される。以下、同様にしてフレーム信号φFに応じてリ
ミッタ回路14のダイオード16a〜16Cとダイオー
ド17a〜17Cが交互に選択指定される。
一方、ブライトコントロール回路19においては、入力
端子24を介して与えられるフレーム信号φFをオペア
ンプ32により反転増幅し、ブライトボリューム34を
介してオペアンプ33に入力する。このオペアンプ33
は、可変抵抗45の調整により設定される電圧、つまり
、コンデンサ41の両端に生じる電圧Vc Q Mを基
準として、オペアンプ32からブライトボリューム34
を介して送られてくる信号を増幅する。従って、上記オ
ペアンプ33から出力されるブライトコントロール信号
BGは、ブライトボリューム34を可変調整することに
より、第2図(a)〜(d)に示すように上記基準電位
Vc OMを中心として振幅が変化する。そして、上記
オペアンプ33から出力されるブライトコントロール信
号BCがリミッタ制御回路18へ送られ、上記したよう
にMOSトランジスタ23a、23bにより選択されて
いるダイオード16a〜16cあるいはダイオード17
a〜17Cの動作レベルがvlmされる。これによりア
ンプ12a〜12Cから出力される映像信@ (R,G
、B)は、第2図(a)〜(d)に示すようにブライト
コントロール信号BCのレベルで、それ以上あるいは以
下がリミットされる。
端子24を介して与えられるフレーム信号φFをオペア
ンプ32により反転増幅し、ブライトボリューム34を
介してオペアンプ33に入力する。このオペアンプ33
は、可変抵抗45の調整により設定される電圧、つまり
、コンデンサ41の両端に生じる電圧Vc Q Mを基
準として、オペアンプ32からブライトボリューム34
を介して送られてくる信号を増幅する。従って、上記オ
ペアンプ33から出力されるブライトコントロール信号
BGは、ブライトボリューム34を可変調整することに
より、第2図(a)〜(d)に示すように上記基準電位
Vc OMを中心として振幅が変化する。そして、上記
オペアンプ33から出力されるブライトコントロール信
号BCがリミッタ制御回路18へ送られ、上記したよう
にMOSトランジスタ23a、23bにより選択されて
いるダイオード16a〜16cあるいはダイオード17
a〜17Cの動作レベルがvlmされる。これによりア
ンプ12a〜12Cから出力される映像信@ (R,G
、B)は、第2図(a)〜(d)に示すようにブライト
コントロール信号BCのレベルで、それ以上あるいは以
下がリミットされる。
このようにしてブライトボリューム34の調整レベルに
応じてブライトコントロールが行なわれる。
応じてブライトコントロールが行なわれる。
なお、上記実施例では、本発明によるブライト回路を反
転制御回路と色順序指定回路の間に設けたが、その他、
例えば色順序指定回路の後に設けても良い。
転制御回路と色順序指定回路の間に設けたが、その他、
例えば色順序指定回路の後に設けても良い。
[発明の効果]
以上詳記したように本発明によれば、アクティブ・マト
リクス型液晶表示装置において、一定周期毎に反転制御
されるR、G、Bのカラー原色信号を伝送する信号伝送
ラインにリミッタ回路を設け、また、上記カラー原色信
号の反転周期に同期したリミッタ用矩形波信号をブライ
トコントロール回路に入力し、上記矩形波信号のレベル
をブライトボリュームの調整に基づき、所定の基準電圧
を中心として可変し、その可変電圧に従って上記リミッ
タ回路のリミッタ動作を制御するようにしたので、1系
統の回路でブライト調整を行なうことができ、回路構成
を簡易化してコストの低下を図り得るものである。
リクス型液晶表示装置において、一定周期毎に反転制御
されるR、G、Bのカラー原色信号を伝送する信号伝送
ラインにリミッタ回路を設け、また、上記カラー原色信
号の反転周期に同期したリミッタ用矩形波信号をブライ
トコントロール回路に入力し、上記矩形波信号のレベル
をブライトボリュームの調整に基づき、所定の基準電圧
を中心として可変し、その可変電圧に従って上記リミッ
タ回路のリミッタ動作を制御するようにしたので、1系
統の回路でブライト調整を行なうことができ、回路構成
を簡易化してコストの低下を図り得るものである。
第1図は本発明の一実施例によるアクティブ・マトリク
ス型液晶表示装置のブライト回路の構成を示す図、第2
図は同実施例のブライトコントロール動作を説明するた
めの信号波形図、第3図は従来におけるアクティブ・マ
トリクス型液晶表示装置のブライト回路の構成を示す図
、第4図は第3図の動作を説明するための信号波形図で
ある。 11a〜11C・・・入力端子、12a〜12c・・・
アンプ、14・・・リミッタ回路、15a〜15c・・
・出力端子、18・・・リミッタ制御回路、19・・・
ブライトコントロール回路、23a 、 23b−M
OS ’r−ランジスタ、32.33−・・オペアンプ
、34・・・ブライl−ボリューム。
ス型液晶表示装置のブライト回路の構成を示す図、第2
図は同実施例のブライトコントロール動作を説明するた
めの信号波形図、第3図は従来におけるアクティブ・マ
トリクス型液晶表示装置のブライト回路の構成を示す図
、第4図は第3図の動作を説明するための信号波形図で
ある。 11a〜11C・・・入力端子、12a〜12c・・・
アンプ、14・・・リミッタ回路、15a〜15c・・
・出力端子、18・・・リミッタ制御回路、19・・・
ブライトコントロール回路、23a 、 23b−M
OS ’r−ランジスタ、32.33−・・オペアンプ
、34・・・ブライl−ボリューム。
Claims (1)
- アクティブ・マトリクス型液晶表示装置において、一定
周期毎に反転制御されるR、G、Bのカラー原色信号を
それぞれ伝送する信号伝送ラインと、この信号伝送ライ
ンに設けられたリミッタ回路と、上記カラー原色信号の
反転周期に同期したリミッタ用矩形波信号が入力される
ブライトコントロール回路と、このブライトコントロー
ル回路に設けられ、上記リミッタ用矩形波信号のレベル
を予め設定される基準電圧を中心として可変調整するブ
ライトボリュームと、このブライトボリュームによりレ
ベル調整されたリミッタ用矩形波信号により上記リミッ
タ回路のリミッタ動作を制御する手段とを具備したこと
を特徴とするアクティブ・マトリクス型液晶表示装置の
ブライト回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62027668A JP2569527B2 (ja) | 1987-02-09 | 1987-02-09 | アクテイブ・マトリクス型液晶表示装置のブライト回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62027668A JP2569527B2 (ja) | 1987-02-09 | 1987-02-09 | アクテイブ・マトリクス型液晶表示装置のブライト回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63194298A true JPS63194298A (ja) | 1988-08-11 |
JP2569527B2 JP2569527B2 (ja) | 1997-01-08 |
Family
ID=12227327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62027668A Expired - Lifetime JP2569527B2 (ja) | 1987-02-09 | 1987-02-09 | アクテイブ・マトリクス型液晶表示装置のブライト回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2569527B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03284792A (ja) * | 1990-03-30 | 1991-12-16 | Matsushita Electric Ind Co Ltd | 液晶駆動装置および液晶パネルの駆動方法 |
-
1987
- 1987-02-09 JP JP62027668A patent/JP2569527B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03284792A (ja) * | 1990-03-30 | 1991-12-16 | Matsushita Electric Ind Co Ltd | 液晶駆動装置および液晶パネルの駆動方法 |
JP2833134B2 (ja) * | 1990-03-30 | 1998-12-09 | 松下電器産業株式会社 | 液晶駆動装置および液晶パネルの駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2569527B2 (ja) | 1997-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1400427A (en) | Video signal processing apparatus | |
JPS60117880A (ja) | 直流回復回路 | |
JPH0342548B2 (ja) | ||
KR930009191B1 (ko) | 클램프 회로 | |
US4442458A (en) | CRT Video drive circuit with beam current stabilization | |
US3557305A (en) | Dc restoration and white clipping circuit for video recorder | |
KR840005642A (ko) | 비데오 신호 처리 시스템 | |
KR830002170B1 (ko) | 자동 휘도 제어회로 | |
JPS63194298A (ja) | アクテイブ・マトリクス型液晶表示装置のブライト回路 | |
US4249208A (en) | Gamma correction circuit for a video signal and television camera suitable therefor | |
KR950005058B1 (ko) | 비데오 신호 처리장치 | |
JPH08172549A (ja) | γ補正回路 | |
JPS6285577A (ja) | 広帯域ビデオ信号処理装置 | |
US4979044A (en) | Automatic contrast circuit for instantaneous compensation | |
KR840006739A (ko) | 자동바이어스 조정장치 | |
US4730210A (en) | Wideband analog RGB video processor with negative feedback capability and black level control | |
US4760450A (en) | Limiter circuit for preventing blooming in a video display terminal | |
US4631595A (en) | Feedback display driver stage | |
US3602832A (en) | Low zero-offset transducer apparatus | |
US4414574A (en) | Video amplifier with blank stretching | |
US4675726A (en) | Drive adjustment control for video output stage | |
JPH0211067A (ja) | ビデオ信号処理システム | |
JPS6158381A (ja) | 映像信号処理装置 | |
US4069461A (en) | Amplifier circuit having two negative feedback circuits | |
GB1267979A (en) | Synchronizing separator circuits |