KR930009191B1 - 클램프 회로 - Google Patents

클램프 회로 Download PDF

Info

Publication number
KR930009191B1
KR930009191B1 KR1019850008041A KR850008041A KR930009191B1 KR 930009191 B1 KR930009191 B1 KR 930009191B1 KR 1019850008041 A KR1019850008041 A KR 1019850008041A KR 850008041 A KR850008041 A KR 850008041A KR 930009191 B1 KR930009191 B1 KR 930009191B1
Authority
KR
South Korea
Prior art keywords
signal
current
coupled
emitter
transistor
Prior art date
Application number
KR1019850008041A
Other languages
English (en)
Other versions
KR860003741A (ko
Inventor
모타심 아메드 시에드
Original Assignee
알 씨 에이 라이센싱 코포레이션
글렌 에이취. 브르스틀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알 씨 에이 라이센싱 코포레이션, 글렌 에이취. 브르스틀 filed Critical 알 씨 에이 라이센싱 코포레이션
Publication of KR860003741A publication Critical patent/KR860003741A/ko
Application granted granted Critical
Publication of KR930009191B1 publication Critical patent/KR930009191B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/68—Circuits for processing colour signals for controlling the amplitude of colour signals, e.g. automatic chroma control circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Picture Signal Circuits (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

내용 없음.

Description

클램프 회로
제 1 도는 본 발명의 양호한 실시예를 포함한 신호 처리 장치의 블록도.
제 2 도는 제 1 도에 도시된 신호 처리 장치를 실행하기 위한 회로도.
* 도면의 주요부분에 대한 부호의 설명
104,106 : 반도체 다이오드 112 : 전류 공급부
120 : 비교기 122 : 비디오 신호원
208 : 분압기
본 발명은 기준 전위 레벨에서 신호를 클램프하기 위한 장치에 관한 것이다.
영상 픽업 장치, 텔레비젼 비디오 게임장치, 기록 재생 장치, 컴퓨터 비디오 출력장치 혹은 이와 유사한 장치에서 인출된 양상 표시 신호는 일반적으로 신호 수신 및 영상 재생장치에 전송되기 위해서 어떠한 처리가 요구된다. 그러한 처리에는 보통 기준 전위 레벨로의 적당한 클램핑이 포함된다. 예를들어 전형적인 텔레비젼 신호에서는, 동기신호의 피크 반전부나 팁이 보통 동기 팁 클램핑 레벨로 언급되는 기준 전위 레벨에 클램핑 되는 것이 바람직하다.
어떠한 경우에는, 캐패시터를 통해 결합하여 새로운 레벨로 클램프 함으로써 비디오 신호를 "클램프 하지 않은"것이 바람직하다. 예를들어, 이것은 비디오 신호가 적합하지 않는 레벨이나 가변 레벨에서 클램프 되기 때문이다. 때때로, 사용자는 신호가 공급되는 상이한 신호 처리 장치를 대하여 클램핑 레벨의 조정의 융통성을 필요로 한다. 클램핑 레벨의 적당한 고정은 비디오 신호가 RF 변조기에 인가되는 일반예에서 중요하다. 만약 클램핑 레벨이 너무 낮게 혹은 너무 높게 고정된다면, 비디오 신호가 변조기의 동작범위를 초과하거나, 영(0)이 변조레벨 밑으로 떨어지므로, RF 캐리어가 영의 진폭을 갖게 되는 결과를 초래한다.
이와 유사한 이유 때문에, 클랭핑 레벨이 잘 규정되고, 그 설정값을 유지하는 것이 중요하다.
반도체 다이오드는 일반적으로 기준 전위에서의 동기 팁 클램핑을 제공하는데 사용된다. 비디오 신호는 동기 팁 레벨이 기준 전위를 초과할 때 캐패시터가 충전되도록 도통되는 다이오드에 직렬 캐패시터를 통해 인가된다.
그러나 반도체 다이오드는 일반적으로 비도통 상태에서 순식간에 도통상태로 전이하지 않는다. 오히려, 순방향 바이어스 전압이 증가함에 따라 도통전류가 전류는 서서히 증가한다. 그 특성이 "완만"하다. 클램핑회로에서, 이것은 클램핑 레벨의 규정을 불충분케 하고 변화에 민감하게 된다.
다이오드 특성이 고 전류에서는 덜 완만하게 되기 때문에, 예를들어, 캐패시터를 천천히 방전시키는 저항에 의해서 순방향 바이어스 전류를 인가하는 것이 가능하다. 그러나, 만약 시도된 개선이 방전 전류를 증가시키는 것에 의해 너무 과도하게 되면, 캐패시터 방전율은 신호 주기에 비교하여 더 이상 느리게 되지 않는다. 그러므로 1주기내의 커다란 신호 드룹(droop), 즉, 진폭변화가 발생하기 시작한다. 과도한 신호 드룹은 여러면에서 문제점을 야기시키며, 일반적으로 바람직하지 못하다.
본 발명의 일관점에 따라, 반도체 접합은 기준전위원과 클램프될 실호를 수신하기 위한 신호 결합부사이에 결합된다. 비교기는 기준전위와 신호결합부에서의 전위간의 전위치를 감지한다. 반도체 접합을 순방향 바이어스 시키려는 극성을 클램프될 신호가 가질 때, 반도체 접합이 순방향 바이어스되게 하는 극성으로 제 1 바이어스 전류를 선택적으로 인가하기 위하여 비교기 출력신호는 신호 결합부에 결합된 제어 가능 바이어스 전류 공급 수단을 제어한다.
본 발명의 또다른 관점에 따라서, 반도체 접합을 역방향 바이어스 시키려는 극성을 클램프될 신호가 가질 때 제어가능 바이어스 전류 공급 수단은 제 1 바이어스 전류 보다 실제로 작은 제 2 바이어스 전류를 인가한다.
이후에서는 도면을 참조하면서 본 발명을 더 상세히 설명하기로 한다.
제 1 도의 클램프 회로에서, 기준 전위원(102)은 반도체 다이오드(104,106)의 각 애노드에 기준 전위를 인가한다. 기준 전위값은 기준 전위원(102)이 단자(110)를 통과하여 결합되어 블록(108)으로 도시되는 클램핑레벨 조정장치에 의해 제어된다. 다이오드(104)의 캐소드는 제어가능 바이어스 전류 공급 수단(114)과 결합된다. 전류 공급 회로(112)는 다이오드(106)의 캐소드와 결합된다.
기준 전위원(102), 전류 공급 회로(112) 및 제어 가능 바이어스 전류 공급 수단(114)은 단자(116)를 통과하여 접지(118)처럼 도시된 공통 전위에서 공통 결합을 갖는다. 비교기(120)는 다이오드(104,106)의 각 캐소드 사이에 결합된다. 비교기(120)는 다이오드(104,106)의 각 캐소드 사이에 전위차를 감지하며, 이러한 전위차를 표시하는 출력신호를 발생한다.
순방향 바이어스 다이오드 전압 강하 혹은 다이오드 홉셋 전압의 변화는 옵셋 전압이 다이오드(106)의 옵셋에 의해 보상되므로 비교기에 큰 영향을 주진 않는다. 이러한 출력 신호는 제어가능 바이어스 전류 공급수단(114)의 제어 입력 단자에 인가된다. 클램프될 신호는 비디오 신호원(122)에서 결합 캐패시터(124)를 통과하여 다이오드(104)의 캐소드와 결합된 단자(126)에 인가된다. 단자(126)에서 이용되는 클램프 신호는 비디오 신호 이용 수단(128)에 인가된다.
점선(130)은 한 예로서 단일 적분회로상에 구성된 소자를 둘러싼다. 시스템의 다른 부분은 동일한 적분회로내에 포함된다.
노드(132)상의 전위가 단자(126)상의 전위보다 더 양전위일때(입력신호가 다이오드(104)를 순방향 바이어스 시키려는 극성을 갖도록 나타나는), 제어가능 바이어스 전류 공급 수단(114)은 다이오드(104)를 순방향바이어스 시키려는 극성을 갖는 바이어스 전류를 다이오드(104)에 인가하도록 비교기(120)와 제어가능 바이어스 전류 공급 수단(132)은 배치된다. 바이어스 전류의 부재시 비디오 신호원(122)으로부터 인가신호 때문에 발생하는 순방향 바이어스의 범위와 비교해볼 때, 바이어스 전류의 크기는 다이오드(104)가 순방향 전도 영역으로 바이어스 되도록 선택된다.
입력신호의 부향성 반전부는 다이오드(104)의 도통을 야기시킨다. 바이어스 전류에 의해 먼저 발생하는 도통 때문에, 부향성 신호 반전부는 다이오드 순방향 전압 강하에 많은 변화를 가져오지 않는다. 그러므로, 부향성 신호 반전부는 단자(126)의 최대 부전위에서 클램프 되어, 캐패시터(124)는 부극성 신호 반전부의 피크치까지 충전된다.
양극성 신호의 반전부 때에, 신호단자(126)는 노드(132)보다 더 큰 양 전위이며(입력신호가 다이오드(104)를 역방향 바이어스 시키려는 극성을 갖도록 나타나는) 그 상태는 비교기(120)에 의해 검출된다. 비교기(120)의 출력신호는 제어가능 바이어스 전류 공급 수단(114)이 신호단자(126)에 매우 작은 전류를 인가하게 하여 다이오드(104) 전류가 매우 많이 강하되도록 하게 한다.
양극성 신호 반전부때에, 제어가능 바이어스 전류 공급 수단(114)에 의해 인가된 전류는 비교적 작다. 그러므로, 캐패시터(124)의 큰 방전은 발생하지 않으며, 막대한 신호 "드룹"도 발생하지 않는다. 신호단자(126)로부터 비디오 신호 이용장치(128)까지 사용되는 신호는 부극성 피크가 충만된 도통상태내에서는 다이오드(104)의 캐소드 전위와 동등한 전위에서 클램프 되는 것을 제외하고는 비디오 신호원(122)에 의해 인가된 신호와 본질적으로 같다.
제 2 도를 참조하면, 제 1 도에 표시된 참조숫자가 제 2 도의 소자에 동일하게 이월되었다. 동일한 마지막 두개의 숫자를 갖는 참조숫자에 의해 동등한 소자가 양 도면내에 표시된다. 제 2 도에서, 클램핑 레벨조정(108)은 +Vcc 전위라인(234) 및 접지단자(116) 사이에 결합된 분압기(208)를 구비한다. 분압기(208)와이퍼상의 저정전위는 저항(236) 및 단자(110)를 통과하여 PNP 트랜지스터(238)의 베이스에 인가된다. 트랜지스터(238)는 Vcc에 결합된 부하 저항(240)과 접지 결합 단자(116)에 결합된 콜렉터를 갖는 에미터 플로위와 같은 동작을 한다.
트랜지스터(238)의 에미터는 두개의 NPN 트랜지스터(204,206)의 베이스 전극과 결합하는데, 이 두개의 트랜지스터는 에미터 부하 및 +Vcc(234)에 결합된 콜렉터로 동작된다. 트랜지스터(204,206)는 제 1 도에 도시된 다이오드(104,106)의 기능과 동일하다.
트랜지스터(204,206)가 정상 에미터 전류로 도통될 때, 에미터 전위는 단자(110)에서의 전위와 거의 동일하며, 이 때문에 베이스-에미터 순방향 강하에 의해 발생된 옵셋은 트랜지스터(238)의 베이스-에미터 강하를 거의 보상한다.
트랜지스터(204,206)의 에미터는 저항(242,244)을 통과하여 차동형 페어(제 1 도에 도시된 비교기(120)의 기능과 동일한)를 형성하는 NPN 트랜지스터(246,248)의 각 베이스와 각각 결합되며, 이때 차동용 페어는 NPN 트랜지스터에 의해서 결합 에미터에 공급되는 전류를 갖고 있다. 저항(252)과 함께 트랜지스터(250)는 다이오드(256)와 저항(258)을 갖는 전류 반사 증폭기를 형성하며, 저항(254)에 의해 +Vcc라인(234)에서 전류 반사 증폭기로 공급되는 입력 전류를 갖는다. 트랜지스터-저항 결합(112)은 전류 반사 증폭기의 또다른 출력을 형성하고, 동작 전류를 갖는 트랜지스터(206)의 에미터에 공급한다.
트랜지스터(248)의 콜렉터 출력 전류는 트랜지스터(266)의 콜렉터에서 출력 전류를 발생하기 위하여 PNP 트랜지스터(262,264,266)와 저항(268')을 구성하는 전류 반사 증폭기내의 트랜지스터(260)의 베이스 전류와 같이 결합된다. 트랜지스터(248)의 콜렉터 전류가 매우 작거나 영일 때, 비교적 작은 전류가 트랜지스터(266)의 콜렉터에 의해 공급되도록 이러한 전류 반사 증폭기가 배치된다. 이것은 트랜지스터(260)의 베이스 전류 때문에 발생한다. 이 전류는 트랜지스터(260)의 전류 이득에 의해 분할된 트랜지스터(246)의 콜렉터 전류와 동일하기 때문에 이 전류는 작으며, 트랜지스터(260,262,264)를 구성하는 전류 반사에 의해 반사된다. 트랜지스터(266)의 콜렉터 전류는 트랜지스터(268), 다이오드(270) 및 저항(272,274)을 구비하는 또 다른 전류 반사 증폭기(114)(제 1 도에 도시된 바이어스 전류원 제어회로(114)의 기능과 동일한)에 인가된다. 트랜지스터(268)의 콜렉터 전류는 트랜지스터(204)의 에미터와 결합한 단자(126)에 인가된다.
비디오 신호원(122)에 의해 캐패시터(124)를 통하여 신호단자(126)에 인가된 비디오 신호가 부극성 반전부에 도달되었을 때, 비교기(120)는 트랜지스터(204)의 에미터가 트랜지스터(206)의 에미터보다 더 큰 부극성 전위에 존재한다는 것을 감지한다. 이것은 트랜지스터(204)의 베이스-에미터 접합이 순방향 바이어스로 향하려 하는 것을 보여준다. 이것은 트랜지스터(248)가 트랜지스터(246)의 콜렉터 전류보다 더 큰 트랜지스터(248)의 콜렉터 전류를 도통시킴으로써, 트랜지스터(266,268)의 콜렉터 전류를 차례로 증가시킨다.
트랜지스터(268)의 콜렉터 전류 소비는 트랜지스터(204)내에 에메터 전류가 증가함으로써 충당되어, 더욱어렵게 도통상태로 바이어스된다. 더욱 어려운 도통 때문에 트랜지스터(204)의 베이스-에미터 순방향 강하는 그 자체의 부극성 신호 반전부에 기인한 트랜지스터내의 전류 흐름에는 별 영향을 받지 않는다. 그러므로, 신호 단자(126)상의 신호는 비교적 어려운 도통상태에 있는 트랜지스터(204)의 에미터 전위에서 클램프되는 결과를 초래한다.
양극성 반전부가 입력 신호 단자(126)에서 발생할때(트랜지스터(204)의 베이스-에미터 접합이 역방향 바이어스를 향하도록 나타나는), 비교기(120)는 트랜지스터(248)의 베이스보다 더 크게 양극성이 된 트랜지스터(246)의 베이스 때문에 균형이 맞지 않는다. 이것은 트랜지스터(268)의 콜렉터 전류의 감소를 이끈다. 그러나 본 실시예에서 트랜지스터(268)의 콜렉터 전류는 무한정 떨어지는 것이 아니라 비교적 작은 값에서 멈추는데, 이는 이러한 불균형 상태에서 다소 증가되는 트랜지스터(260)의 베이트 전류 때문이다. 이러한 베이스 전류는 트랜지스터(266,264)에 의해 반사되며, 트랜지스터(268)가 비교적 작은 전류로 계속 도통하게된다. 그러나 이 전류는 입력 신호 내에서 어떤 주요한 "드룹"이 일어나기에는 매우 작다. 그럼에도 불구하고, 입력 신호의 부재시 신호 결합 단자(126)의 전위는 단자(110)상에서 기준 전위와 거의 일치하는 고정값으로 남는다.
그러므로 부향성 신호 반전부는 비교적 어렵게 도통되는 트랜지스터(204)에 의해 클램프된다. 그러나, 트랜지스터(204)는 정향성 반전부 때에는 비교적 쉽게 도통하게 한다. 부극성 피크 반전부가 단자(110)상에서 기준 전위와 거의 동일하게 결정된 전위에서 클램프 되는 것을 제외하고는, 부극성 반전부때 트랜지스터(204)의 도통은 단자(126)에서 이용할 수 있는 신호가 비디오 신호원(122)에 의해 공급된 신호에 비교적 충실도록 캐패시터(124)를 충전한다.
실제적인 이유로서 트랜지스터(204)의 에미터에서 인출될 수 있는 전류를 제한하는 것은 바람직하다. 이 때문에, 다이오드(276)와 저항(278)의 직력 연결은 트랜지스터(204)의 베이스 에미터 결합을 통과하여 결합된다. 트랜지스터(204) 에미터 전류가 크게 되면, 베이스 에미터 강하를 증가시켜 다이오드(276)를 통과하는 전류는 트랜지스터(204)의 베이스 전류와 비례하여 큰 값으로 도달하기 시작한다. 그러나, 이용 가능한 전류는 저항(240) 때문에 제한된다. 그러므로 다이오드(276)내의 더욱 큰 전류는 이에 따라 에미터 전류를 제한되게 하는 트랜지스터(204)로부터 베이스 전류를 큰 값으로 전환되도록 구성된다.
확실히 제 1 도 및 제 2 도에 따라서 본 발명의 실행이 도시되었다. 상기 기재된 내용에 따라 본 발명의 실행을 위하여 본 회로에 대한 다양한 수정은 종래의 기술에서 쉽게 제안된다. 예를들어, 공통 기준 전위로서의 접지에 대한 선택과 제 1 도에 도시된 다이오드(104,106)의 극성 및 트랜지스터(204,206)의 도통 방식은 특별한 응용 분야에 따라 수정된다. 본 발명의 작용이 비디오 신호에 관하여 기재되었던 것에 덧붙여, 본 발명은 또한 다른 방식의 신호를 클램프 할 수도 있다. 이러한 여러 수정은 본 발명의 범위내에서 허용되도록 기대된다.

Claims (7)

  1. 신호를 선정된 전위 레벨로 클램프 하기 위해서, 상기 신호를 수신하기 위한 신호 결합부(126)와; 기준 전위를 제공하기 위한 전원수단(102)을 구비하는 클램프 회로에 있어서, 상기 전원 수단과 상기 신호 결합부 사이에 결합된 반도체 접합수단(104)과, 상기 기준 전위 레벨과 상기 신호 결합부에서의 전이간의 전위차를 감지하여 상기 전위차를 나타내는 출력신호를 제공하기 위하여 결합된 비교기 수단(120) 및, 상기 신호 결합부와 결합되며, 상기 신호가 상기 반도체 접합 수단을 순방향 바이어스 시키려 하는 극성을 가질 때, 상기 반도체 접합 수단이 순방향 바이어스 되게 하는 극성으로 제 1 바이어스 전류를 선택적으로 인가하기 위하여 상기 비교기 출력신호에 응답하게 되는 제어가능 바이어스 전류 공급 수단(114)을 특징으로 하는 클램프 회로.
  2. 제 1 항에 있어서, 상기 제어 가능 전류 공급 수단(114)은 상기 신호가 상기 반도체 접합을 역방향 바이어스 시키려 하는 극성을 가질 때 제 2 바이어스 전류를 인가하기 위하여 상기 비교기 출력 신호에 응답하고, 상기 제 2 바이어스 전류는 상기 제 1 바이어스 전류보다 실제 작은 것을 특징으로 하는 클램프 회로.
  3. 제 1 또는 2 항에 있어서, 상기 반도체 접합수단은 에미터, 베이스 및 콜렉터 전극을 갖는 트랜지스터(204)의 베이스-에미터 접합을 구비하고, 상기 에미터 전극은 상기 신호 결합부(126)에 결합되고, 상기 베이스 전극은 상기 전원수단(108)에 결합되며, 상기 콜렉터는 동작 전위원(+Vcc)에 결합되는 것을 특징으로 하는 클램프 회로.
  4. 제 3 항에 있어서, 상기 반도체 수단은 또한 상기 에미터 전극을 통과하는 전류가 선정된 상한선을 초과하는 것을 막기 위하여 전류 제한 수단(276,278)을 구비하는 것을 특징으로 하는 클램프 회로.
  5. 제 4 항에 있어서, 상기 비교기 수단(120)은 상기 접합이 순방향 바이어스 될 때 상기 베이스-에미터 접합의 양단간에 발생하는 전압 강하를 옵셋하기 위해 전압 옵셋 수단(238)을 포함하는 것을 특징으로 하는 클램프 회로.
  6. 제 4 항에 있어서, 상기 제어가능 바이어스 전류 공급 수단(114)은 상기 비교기 출력신호를 수신하기위하여 결합된 입력을 포함하는 전류 반사 증폭기(268-274)를 구비하는 것을 특징으로 하는 클램프 회로.
  7. 제 1,2,4,5 또는 6 항에 있어서, 상기 신호는 캐패시터(124)를 통하여 상기 신호 결합(126)에 인가되는 것을 특징으로 하는 클램프 회로.
KR1019850008041A 1984-10-31 1985-07-02 클램프 회로 KR930009191B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US666860 1984-10-31
US06/666,860 US4644198A (en) 1984-10-31 1984-10-31 Signal clamp
US666,860 1984-10-31

Publications (2)

Publication Number Publication Date
KR860003741A KR860003741A (ko) 1986-05-28
KR930009191B1 true KR930009191B1 (ko) 1993-09-23

Family

ID=24675801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850008041A KR930009191B1 (ko) 1984-10-31 1985-07-02 클램프 회로

Country Status (3)

Country Link
US (1) US4644198A (ko)
JP (1) JP2665735B2 (ko)
KR (1) KR930009191B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4859871A (en) * 1987-02-13 1989-08-22 Fujitsu Limited Voltage level setting circuit
US4821706A (en) * 1987-10-15 1989-04-18 North American Philips Corporation High voltage pulse power drive
US4791325A (en) * 1987-12-21 1988-12-13 Motorola, Inc. Class B clamp circuit
EP0327846A1 (de) * 1988-02-10 1989-08-16 Siemens Aktiengesellschaft Schaltungsanordnung zum verzerrungsarmen Schalten von Signalen
US5296754A (en) * 1989-09-27 1994-03-22 Kabushiki Kaisha Toshiba Push-pull circuit resistant to power supply and temperature induced distortion
US5027017A (en) * 1990-01-19 1991-06-25 Rca Licensing Corporation Sync tip clamp circuitry
JP2606556B2 (ja) * 1993-06-30 1997-05-07 日本電気株式会社 クランプ回路
US5465067A (en) * 1994-05-13 1995-11-07 Samsung Semiconductor, Inc. Current clamping circuit
GB9417418D0 (en) * 1994-08-30 1994-10-19 Plessey Semiconductors Ltd Semiconductor circuit arrangement
EP0700200A3 (en) * 1994-08-30 1996-07-10 Plessey Semiconductors Ltd Video Synchronization Signal Peak Lockout Circuit
FR2755805B1 (fr) * 1996-11-14 1998-12-11 Thomson Broadcast Systems Circuit d'amplification comprenant un dispositif de compensation de courant d'entree
US5808456A (en) * 1997-01-02 1998-09-15 Omnivision Technologies, Inc. Adaptive DC clamping circuit
JP3127878B2 (ja) * 1998-03-18 2001-01-29 日本電気株式会社 クランプ回路
US7692468B1 (en) * 2008-09-19 2010-04-06 Qualcomm Incorporated Voltage clamp

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3755693A (en) * 1971-08-30 1973-08-28 Rca Corp Coupling circuit
US3822408A (en) * 1973-02-20 1974-07-02 Bose Corp Operational amplifier clamping
JPS5339133Y2 (ko) * 1973-12-05 1978-09-21
JPS5126819U (ko) * 1974-08-20 1976-02-27
US4027177A (en) * 1975-03-05 1977-05-31 Motorola, Inc. Clamping circuit
US4443717A (en) * 1980-01-14 1984-04-17 American Microsystems, Inc. High resolution fast diode clamped comparator
US4293874A (en) * 1980-02-04 1981-10-06 Zenith Radio Corporation DC Restoration circuit for television receiver
US4386369A (en) * 1981-09-22 1983-05-31 Rca Corporation Compensated clamping circuit in a video signal peaking system
JPS58135121U (ja) * 1982-03-05 1983-09-10 パイオニア株式会社 レベルシフト回路
JPS5944123A (ja) * 1982-09-07 1984-03-12 Nec Corp 比較回路
JPS59157363U (ja) * 1983-04-06 1984-10-22 ソニー株式会社 クランプ回路

Also Published As

Publication number Publication date
JPS61109376A (ja) 1986-05-27
US4644198A (en) 1987-02-17
KR860003741A (ko) 1986-05-28
JP2665735B2 (ja) 1997-10-22

Similar Documents

Publication Publication Date Title
KR930009191B1 (ko) 클램프 회로
US3813607A (en) Current amplifier
JPS6393230A (ja) 光前置増幅器
US4473780A (en) Amplifier circuit and focus voltage supply circuit incorporating such an amplifier circuit
EP0196694A1 (en) Picture display device
US4929883A (en) Circuit for sensing the transistor current waveform
US4035840A (en) Television display apparatus having a video amplifier
JP2542722B2 (ja) 非対称信号生成回路
EP0507388A2 (en) Differential amplifier with signal-dependent quiescent current control
US4095126A (en) Bi-polar amplifier with sharply defined amplitude limits
EP0196695B1 (en) Picture display device
US4642453A (en) Apparatus for increasing the dynamic range in an integrating optoelectric receiver
US5157347A (en) Switching bridge amplifier
JP2533201B2 (ja) Ａｍ検波回路
US4433307A (en) Power supply changeover type power amplifier
US4891607A (en) Low distortion drive amplifier
US3868582A (en) Af amplifier having constant current consumption
US4461960A (en) High speed switching circuit
US4584535A (en) Stabilized current-source circuit
JPS61176205A (ja) 演算増幅器
US4812908A (en) Automatic gain control circuit having a control loop including a current threshold circuit
KR950005058B1 (ko) 비데오 신호 처리장치
US4401899A (en) Current comparator circuit
US4393354A (en) Crossover circuit for use in automatic gain control systems
US5262688A (en) Operational amplifier circuit

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010814

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee