JPS63191657A - サ−マルヘツドの断線チエツク方法 - Google Patents
サ−マルヘツドの断線チエツク方法Info
- Publication number
- JPS63191657A JPS63191657A JP2398287A JP2398287A JPS63191657A JP S63191657 A JPS63191657 A JP S63191657A JP 2398287 A JP2398287 A JP 2398287A JP 2398287 A JP2398287 A JP 2398287A JP S63191657 A JPS63191657 A JP S63191657A
- Authority
- JP
- Japan
- Prior art keywords
- thermal head
- disconnection
- current
- leakage current
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 abstract description 10
- 238000001514 detection method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/35—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head
- B41J2/355—Control circuits for heating-element selection
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はサーマルヘッドの断線チェック方法に関する。
第３図はサーマルヘッドの断線チェックを行なうための
回路構成図であって、サーマルヘッド１はこのサーマル
ヘッド１の各エレメント２−１〜２−ｎを選択する選択
回路３に接続されている。
回路構成図であって、サーマルヘッド１はこのサーマル
ヘッド１の各エレメント２−１〜２−ｎを選択する選択
回路３に接続されている。
つまり、各ニレメンｌ−２−１〜２− ｎ別にＮＰＮ型
トランジスタ４−１〜４−ｎが接続され、これらＮＰＮ
型トランジスタ４−１〜４−ｎがデータ制御部５によっ
て印字データに応じて導通制御されるようになっている
。そして、各ニレメン１−２−１〜２−ｎの他端は共通
接続されて抵抗Ｒ１、ＮＰＮ型トランジスタＱ１を介し
て電源（不図示）に接続されるとともに、またＮＰＮ型
トランジスタＱ２を介して同′ＩａｉＩ！に接続されて
いる。ＮＰＮ型トランジスタＱ１は断線チェック時に電
源副葬回路５からの信号を受けて導通し、一方のＮＰＮ
型トランジスタＱ２は印字動作時に電源制御回路７から
の信号を受けて導通するものとなっている。
トランジスタ４−１〜４−ｎが接続され、これらＮＰＮ
型トランジスタ４−１〜４−ｎがデータ制御部５によっ
て印字データに応じて導通制御されるようになっている
。そして、各ニレメン１−２−１〜２−ｎの他端は共通
接続されて抵抗Ｒ１、ＮＰＮ型トランジスタＱ１を介し
て電源（不図示）に接続されるとともに、またＮＰＮ型
トランジスタＱ２を介して同′ＩａｉＩ！に接続されて
いる。ＮＰＮ型トランジスタＱ１は断線チェック時に電
源副葬回路５からの信号を受けて導通し、一方のＮＰＮ
型トランジスタＱ２は印字動作時に電源制御回路７から
の信号を受けて導通するものとなっている。
また、オペアンプ８の一端が抵抗Ｒ１に接続されるとと
もにその他端が抵抗Ｒ２、Ｒ３の分圧回路に接続されて
断線チェック基準電圧ＶＳが加わるようになっている。
もにその他端が抵抗Ｒ２、Ｒ３の分圧回路に接続されて
断線チェック基準電圧ＶＳが加わるようになっている。
従って、断線チェックを行なう場合、電源制御回路６に
よってＮＰＮ型トランジスタＱ１を導通し抵抗Ｒ１を通
して印字動作の場合よりも電圧レベルの低い電圧をサー
マルヘッド１に加え、この状態でデータ制御部５によっ
て例えば順次ＮＰＮ型トランジスタ４−１〜４−ｎを導
通させて各エレメント２−１〜２−ｎに電流を流す。こ
のとき、サーマルヘッド１に現われる電圧がオペアンプ
８に加わることにより、このオペアンプ８から断線チェ
ック結果が出力される。
よってＮＰＮ型トランジスタＱ１を導通し抵抗Ｒ１を通
して印字動作の場合よりも電圧レベルの低い電圧をサー
マルヘッド１に加え、この状態でデータ制御部５によっ
て例えば順次ＮＰＮ型トランジスタ４−１〜４−ｎを導
通させて各エレメント２−１〜２−ｎに電流を流す。こ
のとき、サーマルヘッド１に現われる電圧がオペアンプ
８に加わることにより、このオペアンプ８から断線チェ
ック結果が出力される。
ところが、サーマルヘッド１には全てのＮＰＮ型トラン
ジスタ４−１〜４−ｎを非導通としたときにリーク電流
が流れるため、このリークｍ流に対応する電圧がオペア
ンプ８に加わってしまう。
ジスタ４−１〜４−ｎを非導通としたときにリーク電流
が流れるため、このリークｍ流に対応する電圧がオペア
ンプ８に加わってしまう。
また、リーク電流は各サーマルヘッド別にばらつきが大
きいためにリーク電流分を考慮することが難しく、特に
エレメント数が異なった場合には全くリーク電流値が異
なって回路（＆成を変更しなければならない。従って、
断線チェック結果の信頼性が低くなっている。
きいためにリーク電流分を考慮することが難しく、特に
エレメント数が異なった場合には全くリーク電流値が異
なって回路（＆成を変更しなければならない。従って、
断線チェック結果の信頼性が低くなっている。
そこで本発明は、リーク電流に影響されず正確に断線チ
ェックができる信頼性の高いサーマルヘッドの断線チェ
ック方法を提供すことを目的とする。
ェックができる信頼性の高いサーマルヘッドの断線チェ
ック方法を提供すことを目的とする。
〔問題点を解決するための手段と作用〕本発明は、断線
の無いサーマルヘッドをこのサーマルヘッドの各エレメ
ントを選択する選択回路に接続してこれらエレメントに
流れる電流賄を正常判定データとして記憶し、この後、
波検査サーマルヘッドを選択回路に接続し、この状態で
サーマルヘッドに電圧を印加するとともに選択回路をオ
フ状態としたときのサーマルヘッドに流れるリーク電流
を検出して記憶し、次に選択回路によりサーマルヘッド
の各エレメントを選択し、このとき被検査サーマルヘッ
ドに流れる電流を検出してこれら各電流とリーク電流と
の差を求め、この差と正常判定データとを比較して断線
有無のチェックを行なう。
の無いサーマルヘッドをこのサーマルヘッドの各エレメ
ントを選択する選択回路に接続してこれらエレメントに
流れる電流賄を正常判定データとして記憶し、この後、
波検査サーマルヘッドを選択回路に接続し、この状態で
サーマルヘッドに電圧を印加するとともに選択回路をオ
フ状態としたときのサーマルヘッドに流れるリーク電流
を検出して記憶し、次に選択回路によりサーマルヘッド
の各エレメントを選択し、このとき被検査サーマルヘッ
ドに流れる電流を検出してこれら各電流とリーク電流と
の差を求め、この差と正常判定データとを比較して断線
有無のチェックを行なう。
（実施例）
以下、本発明の一実施例について図面を参照して説明す
る。なお。、第３図と同一部分には同一符号を付してそ
の詳しい説明は省略する。第１図はサーマルヘッドの断
線チェック方法を適用した断線チェック装置の構成図で
ある。抵抗Ｒ１とサーマルヘッド１との間には電流検出
用抵抗Ｒａが接続され、この電流検出用抵抗Ｒａの両端
にオペアンプ１０．１１および各抵抗ＲＩＯ１Ｒ１１、
Ｒ１２から構成される増幅回路１２が接続されている。
る。なお。、第３図と同一部分には同一符号を付してそ
の詳しい説明は省略する。第１図はサーマルヘッドの断
線チェック方法を適用した断線チェック装置の構成図で
ある。抵抗Ｒ１とサーマルヘッド１との間には電流検出
用抵抗Ｒａが接続され、この電流検出用抵抗Ｒａの両端
にオペアンプ１０．１１および各抵抗ＲＩＯ１Ｒ１１、
Ｒ１２から構成される増幅回路１２が接続されている。
そして、この増幅回路１２の出力端にＡ／Ｄ （７ナロ
グ／デイジタル）変換器１３を介して主制御部１４が接
続されている。この主制御部１４は第２図に示す断線フ
ローチャートに従って先ず、選択回路３により各ＮＰＮ
型トランジスタ４−１〜４−ｎを全て非導通状態として
サーマルヘッド１に流れるリーク電流ＤＬを検出して記
憶し、次に選択回路３により順次ＮＰＮ型トラジスタ４
−１〜４−ｎを導通状態としてこのときサーマルヘッド
１に流れる電流Ｄεを検出してこれら電流ＤＥとリーク
電流ＤＬとの差を求め、これら差と予め求めた正常判定
データＸとを比較して断線チェックを実行する礪能を有
するものである。具体的には、ＣＰＩＪ （中央処理装
置）１５にバス〈コン１−口−ルバス、データバス、ア
ドレスバス）１６を介して第２図に示す断線チェックフ
ローチャートのプログラムの記憶されたＲＯＭ（リード
・オンリ・メモリ）１７、ＲＡＭ （ランダム・アクセ
ス・メモリ）１８およびｌ１０（インプット・アウトプ
ット・メモリ）１９．２０が接続されたものとなってい
る。
グ／デイジタル）変換器１３を介して主制御部１４が接
続されている。この主制御部１４は第２図に示す断線フ
ローチャートに従って先ず、選択回路３により各ＮＰＮ
型トランジスタ４−１〜４−ｎを全て非導通状態として
サーマルヘッド１に流れるリーク電流ＤＬを検出して記
憶し、次に選択回路３により順次ＮＰＮ型トラジスタ４
−１〜４−ｎを導通状態としてこのときサーマルヘッド
１に流れる電流Ｄεを検出してこれら電流ＤＥとリーク
電流ＤＬとの差を求め、これら差と予め求めた正常判定
データＸとを比較して断線チェックを実行する礪能を有
するものである。具体的には、ＣＰＩＪ （中央処理装
置）１５にバス〈コン１−口−ルバス、データバス、ア
ドレスバス）１６を介して第２図に示す断線チェックフ
ローチャートのプログラムの記憶されたＲＯＭ（リード
・オンリ・メモリ）１７、ＲＡＭ （ランダム・アクセ
ス・メモリ）１８およびｌ１０（インプット・アウトプ
ット・メモリ）１９．２０が接続されたものとなってい
る。
次に上記の如く構成された装置を適用した断線チェック
方法について説明する。先ず、断線チェックの前に正常
判定データＸが求められる。すなわち、サーマルヘッド
１として断線の無い正常なものが接続される。ここで、
ＣＰＵ１５はデータ制御部５に制御信号Ｓ１を発すると
ともに電源制罪回路６に制御部＠ｓ２を発する。これに
より電源１ｉＩＪ御回路６はＮＰＮ型トランジスタＱ１
のベースに信号を送出してＮＰＮ型トランジスタＱ１を
導通状態としてサーマルヘッド１に所定レベルの電圧を
印加する。この状態でデータ制御部５は順次ＮＰＮ型ト
ランジスタ４−１〜４−ｎを導通状態とする。このとき
、各エレメント２−１〜２−ｎ別に流れる電流に応じた
各電圧が電流検出用抵抗Ｒａ間に現われ、これら電圧が
増幅回路１２によってそれぞれ増幅されてＡ／Ｄ変換器
１３によりディジタル電圧信号に変換される。従って、
ＣＰＵ１５はｌ１０１９からのディジタル電圧信号を取
り込み、これらディジタル電圧信号を各エレメント２−
１〜２−ｎと対応させてＲＡＭ１８に記憶する。そうし
て、これらディジタル電圧信号を浚数記録して断線の無
い場合の各ニレメト２−１〜２−ｎに流れる電流に正常
判定データＸが作成される。
方法について説明する。先ず、断線チェックの前に正常
判定データＸが求められる。すなわち、サーマルヘッド
１として断線の無い正常なものが接続される。ここで、
ＣＰＵ１５はデータ制御部５に制御信号Ｓ１を発すると
ともに電源制罪回路６に制御部＠ｓ２を発する。これに
より電源１ｉＩＪ御回路６はＮＰＮ型トランジスタＱ１
のベースに信号を送出してＮＰＮ型トランジスタＱ１を
導通状態としてサーマルヘッド１に所定レベルの電圧を
印加する。この状態でデータ制御部５は順次ＮＰＮ型ト
ランジスタ４−１〜４−ｎを導通状態とする。このとき
、各エレメント２−１〜２−ｎ別に流れる電流に応じた
各電圧が電流検出用抵抗Ｒａ間に現われ、これら電圧が
増幅回路１２によってそれぞれ増幅されてＡ／Ｄ変換器
１３によりディジタル電圧信号に変換される。従って、
ＣＰＵ１５はｌ１０１９からのディジタル電圧信号を取
り込み、これらディジタル電圧信号を各エレメント２−
１〜２−ｎと対応させてＲＡＭ１８に記憶する。そうし
て、これらディジタル電圧信号を浚数記録して断線の無
い場合の各ニレメト２−１〜２−ｎに流れる電流に正常
判定データＸが作成される。
さて、次に断線チェック方法について説明する。
ここで、サーマルヘッド１として被検査用のものが接続
される。断線チェック開始信号ＨがＩ１０ボート２０を
通して主制御部１４に入力されると、ＣＰＵ１５はステ
ップｅ１において断線チェックと判断して次のステップ
ｅ２において制御信号ｓ１、ｓ２を発する。これにより
、Ｔｉ源副制御回路６よりＮＰＮ型トランジスタＱ１が
導通してサーマルヘッド１に所定レベルの電圧が印加さ
れるとともにデータ制御部５によって全てのＮＰＮ型ト
ランジスタ４−１〜４−ｎがオフ状態となる。従って、
この状態であればサーマルヘッド１の各エレメント２−
１〜２−ｎにリーク電流ＤＬが流れる。そこで、このリ
ーク電流ＤＬに応じた電圧が電流検出用抵抗Ｒａに現わ
れ、この電圧が増幅回路１２で増幅され、Ａ／Ｄ変換器
１３でディジタルリーク電流信号に変換されて主制御２
（Ｊ部１４に送られる。
される。断線チェック開始信号ＨがＩ１０ボート２０を
通して主制御部１４に入力されると、ＣＰＵ１５はステ
ップｅ１において断線チェックと判断して次のステップ
ｅ２において制御信号ｓ１、ｓ２を発する。これにより
、Ｔｉ源副制御回路６よりＮＰＮ型トランジスタＱ１が
導通してサーマルヘッド１に所定レベルの電圧が印加さ
れるとともにデータ制御部５によって全てのＮＰＮ型ト
ランジスタ４−１〜４−ｎがオフ状態となる。従って、
この状態であればサーマルヘッド１の各エレメント２−
１〜２−ｎにリーク電流ＤＬが流れる。そこで、このリ
ーク電流ＤＬに応じた電圧が電流検出用抵抗Ｒａに現わ
れ、この電圧が増幅回路１２で増幅され、Ａ／Ｄ変換器
１３でディジタルリーク電流信号に変換されて主制御２
（Ｊ部１４に送られる。
かくして、ＣＰＵ１５の指令によってディジタルリーク
電流信号がＲＡＭ１８に記憶される。
電流信号がＲＡＭ１８に記憶される。
次にステップｅ４に移ってＣＰＵ１５はエレメント番号
１を「１」と設定してＲＡＭ１８に記憶し、次のステッ
プｅ５においてデータ制ｎ部５はこのエレメント番号ｒ
１Ｊに対応するＮＰＮトランジスタ４−１を導通状態と
してニレメンｌ−２−１に電圧を加える。このとき、リ
ーク電流ＯＬを含んだ電流ＤＥが電流検出用抵抗Ｒａに
流れ、この′ＵＳ流Ｄεり応じた電圧が増幅回路１２に
より増幅され次のＡ／′Ｄ変換器１３でディジタル電流
信号に変換されて主制御部１４に送られる。
１を「１」と設定してＲＡＭ１８に記憶し、次のステッ
プｅ５においてデータ制ｎ部５はこのエレメント番号ｒ
１Ｊに対応するＮＰＮトランジスタ４−１を導通状態と
してニレメンｌ−２−１に電圧を加える。このとき、リ
ーク電流ＯＬを含んだ電流ＤＥが電流検出用抵抗Ｒａに
流れ、この′ＵＳ流Ｄεり応じた電圧が増幅回路１２に
より増幅され次のＡ／′Ｄ変換器１３でディジタル電流
信号に変換されて主制御部１４に送られる。
さて、ステップｅ７に移ってＣＰＵ１５はディジタル電
流信号を取り込み、かつＲＡＭ１８に記憶されているデ
ィジタルリーク電流信号を読み出し、ディジタル電流信
号からディジタルリーク電流信号が除去される。つまり
、 ＤＥ −ＤＬ が求められ、次にこの差と正常判定データＸとの値が比
較される。この比較の結果が、 ＤＥ−ＤＬ≧Ｘ であれば、ＣＰＬＩ １５は断線が無く正常であると判
断し、一方、 ＤＥ−ＤＬ ＜Ｘ であれば断線在りと判断してエレメント番号「１」をＲ
ＡＭ１８に記憶する。
流信号を取り込み、かつＲＡＭ１８に記憶されているデ
ィジタルリーク電流信号を読み出し、ディジタル電流信
号からディジタルリーク電流信号が除去される。つまり
、 ＤＥ −ＤＬ が求められ、次にこの差と正常判定データＸとの値が比
較される。この比較の結果が、 ＤＥ−ＤＬ≧Ｘ であれば、ＣＰＬＩ １５は断線が無く正常であると判
断し、一方、 ＤＥ−ＤＬ ＜Ｘ であれば断線在りと判断してエレメント番号「１」をＲ
ＡＭ１８に記憶する。
次にステップｅ１１においてニレメン８Ｉ号ｉが「＋１
」されステップｅ１２を通して再びステップｅ５に移る
。かくして、データ制御部５によってＮＰＮ型トランジ
スタ４−２が導通状態となり、エレメント２−２に所定
レベルの電圧が印加される。これにより、エレメント２
−１に対する断線チェックと同様に電流検出用抵抗Ｒａ
に流れる電流が検出され、次にこの電流からリーク電流
分が除去されて正常判定データと比較されて断線チェッ
クが行なわれる。この後、再びステップｅ５に移って次
のエレメント２−３に対する断線チェックが行なわれる
。このようにして全エレメント２−１〜２−ｎに対する
断線チェックが終了すると、ステップｅ１に戻る。
」されステップｅ１２を通して再びステップｅ５に移る
。かくして、データ制御部５によってＮＰＮ型トランジ
スタ４−２が導通状態となり、エレメント２−２に所定
レベルの電圧が印加される。これにより、エレメント２
−１に対する断線チェックと同様に電流検出用抵抗Ｒａ
に流れる電流が検出され、次にこの電流からリーク電流
分が除去されて正常判定データと比較されて断線チェッ
クが行なわれる。この後、再びステップｅ５に移って次
のエレメント２−３に対する断線チェックが行なわれる
。このようにして全エレメント２−１〜２−ｎに対する
断線チェックが終了すると、ステップｅ１に戻る。
このように上記−実部例においては、各エレメント２−
１〜２−ｎに順次電圧を加えてこのとき電流検出用抵抗
Ｒａに流れる電流を検出し、次にこの′Ｒ流からリーク
電流分を除去して予め求めた正常判定データと比較しこ
の比較結果から断線有無を判断するので、リーク電流の
影響を受けずに正確に断線の有無を判断でき、さらに断
線在りと判断した場合にそのエレメント２−１〜２−ｎ
のエレメント番号が判断できてサーマルヘッド１にとっ
て致命的な断線であるかが分かる。また、各規格特にエ
レメント数の異なるサーマルヘッドに対しても検査のた
びにリーク電流が求められるので、各規格のサーマルヘ
ッドに対して正確な断線チェックができる。
１〜２−ｎに順次電圧を加えてこのとき電流検出用抵抗
Ｒａに流れる電流を検出し、次にこの′Ｒ流からリーク
電流分を除去して予め求めた正常判定データと比較しこ
の比較結果から断線有無を判断するので、リーク電流の
影響を受けずに正確に断線の有無を判断でき、さらに断
線在りと判断した場合にそのエレメント２−１〜２−ｎ
のエレメント番号が判断できてサーマルヘッド１にとっ
て致命的な断線であるかが分かる。また、各規格特にエ
レメント数の異なるサーマルヘッドに対しても検査のた
びにリーク電流が求められるので、各規格のサーマルヘ
ッドに対して正確な断線チェックができる。
なお、本発明は上記一実施例に限定されるものでなくそ
の主旨を逸脱しない範囲で変形してもよい。
の主旨を逸脱しない範囲で変形してもよい。
以°上詳記したように本発明によれば、リーク電流に影
響されず正確に断線チェックができる信頼性の高いサー
マルヘッドの断線チェック方法を提供できる。
響されず正確に断線チェックができる信頼性の高いサー
マルヘッドの断線チェック方法を提供できる。
第１図は本発明に係わるサーマルヘッドの断線チェック
方法を適用した断線チェック装置の構成図、第２図は同
装置の断線チェックフローチャート、第３図は従来方法
を適用した断線チェック装置の構成図である。 １・・・サーマルヘッド、２−１〜２−ｎ・・・エレメ
ント、３・・・選択回路、４−１〜４−ｎ・・・ＮＰＮ
型トランジスタ、５・・・データ制御部、６，７・・・
電源制御回路、１２・・・増幅回路、１４・・・主制御
部、１５−ＣＰ Ｕ、１７・ＲＯＭ、１８ ・ＲＡ Ｍ
、Ｑｌ、Ｑ２・・・ＮＰＮ型トランジスタ。 出願人代理人 弁理士 鈴江武彦 第３図
方法を適用した断線チェック装置の構成図、第２図は同
装置の断線チェックフローチャート、第３図は従来方法
を適用した断線チェック装置の構成図である。 １・・・サーマルヘッド、２−１〜２−ｎ・・・エレメ
ント、３・・・選択回路、４−１〜４−ｎ・・・ＮＰＮ
型トランジスタ、５・・・データ制御部、６，７・・・
電源制御回路、１２・・・増幅回路、１４・・・主制御
部、１５−ＣＰ Ｕ、１７・ＲＯＭ、１８ ・ＲＡ Ｍ
、Ｑｌ、Ｑ２・・・ＮＰＮ型トランジスタ。 出願人代理人 弁理士 鈴江武彦 第３図
Claims (1)
- 断線の無いサーマルヘッドをこのサーマルヘッドの各エ
レメントを選択する選択回路に接続してこれらエレメン
トに流れる電流値を正常判定データとして記憶し、この
後、被検査サーマルヘッドを前記選択回路に接続し、こ
の状態で前記サーマルヘッドに電圧を印加するとともに
前記選択回路をオフ状態としたときの前記サーマルヘッ
ドに流れるリーク電流を検出して記憶し、次に前記選択
回路により前記サーマルヘッドの各エレメントを選択し
、このとき前記被検査サーマルヘッドに流れる電流を検
出してこれら各電流と前記リーク電流との差を求め、こ
の差と前記正常判定データとを比較して断線有無のチェ
ックを行なうことを特徴とするサーマルヘッドの断線チ
ェック方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2398287A JPS63191657A (ja) | 1987-02-04 | 1987-02-04 | サ−マルヘツドの断線チエツク方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2398287A JPS63191657A (ja) | 1987-02-04 | 1987-02-04 | サ−マルヘツドの断線チエツク方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63191657A true JPS63191657A (ja) | 1988-08-09 |
Family
ID=12125771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2398287A Pending JPS63191657A (ja) | 1987-02-04 | 1987-02-04 | サ−マルヘツドの断線チエツク方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63191657A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5237339A (en) * | 1990-03-14 | 1993-08-17 | Tokyo Electric Co., Ltd. | Electrophotography apparatus |
| US5951175A (en) * | 1998-03-05 | 1999-09-14 | Nec Corporation | Thermal printer |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6011174A (ja) * | 1983-06-30 | 1985-01-21 | Nec Corp | サ−マルヘツドの検査方法 |
-
1987
- 1987-02-04 JP JP2398287A patent/JPS63191657A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6011174A (ja) * | 1983-06-30 | 1985-01-21 | Nec Corp | サ−マルヘツドの検査方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5237339A (en) * | 1990-03-14 | 1993-08-17 | Tokyo Electric Co., Ltd. | Electrophotography apparatus |
| US5951175A (en) * | 1998-03-05 | 1999-09-14 | Nec Corporation | Thermal printer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0743413B2 (ja) | 半導体試験装置 | |
| US8224599B2 (en) | System and method for automatic voltage range measurement | |
| JPS63191657A (ja) | サ−マルヘツドの断線チエツク方法 | |
| JP3725914B2 (ja) | サーマルヘッドの断線検出装置 | |
| US5568055A (en) | Adiabatic conductor analyzer method and system | |
| JP2730504B2 (ja) | 試験用プローブピンの接触不良判断方法およびインサーキットテスタ | |
| JPH0755602Y2 (ja) | 制御ユニツトの検査装置 | |
| JPH04339399A (ja) | メモリテスタの救済アドレス解析回路 | |
| JPH0342747A (ja) | メモリ試験方式 | |
| JPH05256890A (ja) | 接続検査装置 | |
| JPS6243791A (ja) | Ｉｃカ−ド | |
| JPS5917040Y2 (ja) | Ｒｏｍチエツカ− | |
| JPH0334165Y2 (ja) | ||
| JPS61234375A (ja) | プリント基板の検査方法およびその検査装置 | |
| JPH0431590Y2 (ja) | ||
| JPH08152867A (ja) | 表示制御装置及び表示制御方法 | |
| JPS61259180A (ja) | トランジスタ試験装置 | |
| JPH06313791A (ja) | Ｉｃの不良発生アドレス特定回路 | |
| JPH0556825B2 (ja) | ||
| JPH04338851A (ja) | 出力専用制御部の試験方式 | |
| JPS61223569A (ja) | 制御基板の検査方法 | |
| JPH01124777A (ja) | 配線検査装置 | |
| JPS6362751A (ja) | サ−マルヘツドの断線検出装置 | |
| WO1999031588A1 (en) | Method, apparatus and device for digital testing and diagnostics of pc boards | |
| JPH0330960A (ja) | サーマルヘッド制御回路 |