JPS6319021A - 電圧制御装置 - Google Patents
電圧制御装置Info
- Publication number
- JPS6319021A JPS6319021A JP62139059A JP13905987A JPS6319021A JP S6319021 A JPS6319021 A JP S6319021A JP 62139059 A JP62139059 A JP 62139059A JP 13905987 A JP13905987 A JP 13905987A JP S6319021 A JPS6319021 A JP S6319021A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- control signal
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 238000009499 grossing Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02P—IGNITION, OTHER THAN COMPRESSION IGNITION, FOR INTERNAL-COMBUSTION ENGINES; TESTING OF IGNITION TIMING IN COMPRESSION-IGNITION ENGINES
- F02P15/00—Electric spark ignition having characteristics not provided for in, or of interest apart from, groups F02P1/00 - F02P13/00 and combined with layout of ignition circuits
- F02P15/001—Ignition installations adapted to specific engine types
- F02P15/003—Layout of ignition circuits for gas turbine plants
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Mechanical Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Ignition Installations For Internal Combustion Engines (AREA)
- Ac-Ac Conversion (AREA)
- Generation Of Surge Voltage And Current (AREA)
- Rectifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電圧制御装置に関し、エリ詳細には可変周波数
および振幅の交流電源からほぼ一定の電圧を引き出すた
めの制御装置に関するものである。
および振幅の交流電源からほぼ一定の電圧を引き出すた
めの制御装置に関するものである。
とくに本発明は、この電圧がエンジンによって駆動され
る交流発電機から引き出されることができるガスタービ
ンエンジン用火花点火装置にほぼ一定の電圧を供給する
ための装置に関する。かかる装置においてエンジン駆動
交流発電機の出力はかなり周波数および振幅を変化する
。この装置が、エンジンが始動されるときのように、低
電圧で適切な火花放電を供給することができるならば、
より高いエンジン速度での火花放電は点火装置を損傷す
るかも知れない。
る交流発電機から引き出されることができるガスタービ
ンエンジン用火花点火装置にほぼ一定の電圧を供給する
ための装置に関する。かかる装置においてエンジン駆動
交流発電機の出力はかなり周波数および振幅を変化する
。この装置が、エンジンが始動されるときのように、低
電圧で適切な火花放電を供給することができるならば、
より高いエンジン速度での火花放電は点火装置を損傷す
るかも知れない。
本発明の目的は上記問題が克服される装置を提供するこ
とにある。
とにある。
本発明によれば、可変周波数および振幅の交流電源から
ほぼ一定の出力電圧を引き出すための装置において、制
御信号を発生するため前記電源の各サイクルにおいて検
知し得る点に応答し、前記制御信号の存続時間が予め定
めた時間内に発生する前記検知し得る点の数に依存する
回路と、前記制御信号の存続時間だけ前記電源を遮断す
るため前記制御信号に応答する手段と、出力電圧を遮断
された電源から引き出すための出力回路とからなること
を特徴とする電圧制御装置が提供される。
ほぼ一定の出力電圧を引き出すための装置において、制
御信号を発生するため前記電源の各サイクルにおいて検
知し得る点に応答し、前記制御信号の存続時間が予め定
めた時間内に発生する前記検知し得る点の数に依存する
回路と、前記制御信号の存続時間だけ前記電源を遮断す
るため前記制御信号に応答する手段と、出力電圧を遮断
された電源から引き出すための出力回路とからなること
を特徴とする電圧制御装置が提供される。
以下、本発明の一実施例ケ単なる例としてかつ添付図面
全参照して説明する。
全参照して説明する。
第１図に示されるように、ガスタービンエンジン（図示
せず）によって駆動される発生器１０はライン１１上の
交流電圧をスイッチング回路１４お工び変圧器１５によ
って火花電圧出力回路１３に供給する。この回路１６は
２つの火花点火装量１６の各々に電圧パルスを供給する
。スイッチング回路１４はそれぞれの同一制御信号発生
回路２１．２２からライン対１７．１８および１９゜２
０の制御信号Ｔに応答する。回路２１．２２はライン１
１の一方からのライン２３の信号に応答しかつまた点火
装置１６を付勢するような条件を示すライン２４の信号
に応答し、ライン２４の信号は記載されるような方法に
おいて＋５ｖ電源から引き出されている。
せず）によって駆動される発生器１０はライン１１上の
交流電圧をスイッチング回路１４お工び変圧器１５によ
って火花電圧出力回路１３に供給する。この回路１６は
２つの火花点火装量１６の各々に電圧パルスを供給する
。スイッチング回路１４はそれぞれの同一制御信号発生
回路２１．２２からライン対１７．１８および１９゜２
０の制御信号Ｔに応答する。回路２１．２２はライン１
１の一方からのライン２３の信号に応答しかつまた点火
装置１６を付勢するような条件を示すライン２４の信号
に応答し、ライン２４の信号は記載されるような方法に
おいて＋５ｖ電源から引き出されている。
第２図に示されるように、回路２１はシュミットトリガ
回路３０およびゼナーダイオード３１を含み、その両方
にライン２３の信号が抵抗３２および増幅回路２９によ
って印加される。トリガ回路３０のしきい値は正のパル
スがライン１１の電源の各サイクル上の検知し得る点に
おいてライン６３上に設けられるように０ボルトに近い
。この点は交流発電機の負に運転のゼロクロッシング点
である。増幅回路２９はライン１１の電源が負に運転の
たわみの大きさが小さいような方法で不安定になるなら
ば、そのたわみはそれにも拘らず検知されかつライン３
３のパルスが設けられることを保証する。ライン６３の
パルスはＤ型双安定３４のクロック端子に印加され、Ｄ
型双安定のＤ端子はライン３３のクロックパルスに応答
して正である出力信号ＱＡを付与する＋５ｖに維持され
る。
回路３０およびゼナーダイオード３１を含み、その両方
にライン２３の信号が抵抗３２および増幅回路２９によ
って印加される。トリガ回路３０のしきい値は正のパル
スがライン１１の電源の各サイクル上の検知し得る点に
おいてライン６３上に設けられるように０ボルトに近い
。この点は交流発電機の負に運転のゼロクロッシング点
である。増幅回路２９はライン１１の電源が負に運転の
たわみの大きさが小さいような方法で不安定になるなら
ば、そのたわみはそれにも拘らず検知されかつライン３
３のパルスが設けられることを保証する。ライン６３の
パルスはＤ型双安定３４のクロック端子に印加され、Ｄ
型双安定のＤ端子はライン３３のクロックパルスに応答
して正である出力信号ＱＡを付与する＋５ｖに維持され
る。
この出力信号ＱＡｉタイミング回路３５およびインバー
タ３６を介して双安定３４のクリア端子ＣＬＨに印加さ
れ、装置はライン３３のクロック信号ＣＫに対応してラ
イン３７の出力ＱＡが０．６ミリ秒持続するようになっ
ている。
タ３６を介して双安定３４のクリア端子ＣＬＨに印加さ
れ、装置はライン３３のクロック信号ＣＫに対応してラ
イン３７の出力ＱＡが０．６ミリ秒持続するようになっ
ている。
ライン３７の信号はまたライン３３の信号によってクロ
ックされかつライン３４上の信号が＋５ｖであるとき可
能にされるさらに他のＤ型双安定３８のＤ入力に印加さ
れる。配置は双安定３８がライン２４の信号が＋５ｖで
ありかつライン３３のクロック信号がライン３７の０．
６ミリ秒の１つの外部で発生するときのみ低い出力信号
ＱＢｆ提供するようになっている。ＱＢ信号はライン３
９およびダイオード４０によって信号ＱＢが低いとき１
．５Ｍ Ｈｚ出力を供給する発振回路４１に印加される
。
ックされかつライン３４上の信号が＋５ｖであるとき可
能にされるさらに他のＤ型双安定３８のＤ入力に印加さ
れる。配置は双安定３８がライン２４の信号が＋５ｖで
ありかつライン３３のクロック信号がライン３７の０．
６ミリ秒の１つの外部で発生するときのみ低い出力信号
ＱＢｆ提供するようになっている。ＱＢ信号はライン３
９およびダイオード４０によって信号ＱＢが低いとき１
．５Ｍ Ｈｚ出力を供給する発振回路４１に印加される
。
３つの並列増幅器４２はコンデンサ４３によって増大さ
れた出力を逓昇絶縁変圧器４４の一次側に供給するよう
に発振器４１からの信号に応答する。
れた出力を逓昇絶縁変圧器４４の一次側に供給するよう
に発振器４１からの信号に応答する。
変圧器４４の出力電圧はライン１７ 、１８’を横切る
直流電圧を供給するようにダイオード４５によって半波
整流される。消耗モード電界効果トランジスタ（ｐｓＴ
）４６はライン１７．１８間に接続される。変圧器４４
からの交番半サイクルは抵抗４７とダイオード４８を通
りかつＦＥＴ４６を非導通にする該ＦＥＴ４６のゲート
電圧を維持する。ＦＥＴ４６のゲート電圧にコンデンサ
４９によって平滑される。
直流電圧を供給するようにダイオード４５によって半波
整流される。消耗モード電界効果トランジスタ（ｐｓＴ
）４６はライン１７．１８間に接続される。変圧器４４
からの交番半サイクルは抵抗４７とダイオード４８を通
りかつＦＥＴ４６を非導通にする該ＦＥＴ４６のゲート
電圧を維持する。ＦＥＴ４６のゲート電圧にコンデンサ
４９によって平滑される。
第３図に示されるように、回路１４はライン１８に共通
に接続されたソースおよびライン１７に接続されたゲー
トヲ有する２つの増強モードＦＥＴ５０．５１’を含ん
でいる。さらに他の２つの増強モードＦＥＴ５２．５３
はライ／２０に共通に接続されたソースおよびライン１
９に接続されたゲートを有する。ライン１７．１９上の
整流された信号での存在において、ＦＥＴ５０．５１お
よびＦＥＴ５２，５３はそれぞれ変圧器１５（第１図）
の−次側への電流を許容するようにバイアスされる。Ｆ
ＥＴ４６および回路２２の対応するＦＥ’ｌ’が導通す
るとき、回路１４のＦＥＴのソース−ゲートキャパシタ
ンスは十分に与えられず、これらの装置はライン１７．
１９の信号Ｔが除去されるとき急速な切換え応答を有す
ることを保証する。
に接続されたソースおよびライン１７に接続されたゲー
トヲ有する２つの増強モードＦＥＴ５０．５１’を含ん
でいる。さらに他の２つの増強モードＦＥＴ５２．５３
はライ／２０に共通に接続されたソースおよびライン１
９に接続されたゲートを有する。ライン１７．１９上の
整流された信号での存在において、ＦＥＴ５０．５１お
よびＦＥＴ５２，５３はそれぞれ変圧器１５（第１図）
の−次側への電流を許容するようにバイアスされる。Ｆ
ＥＴ４６および回路２２の対応するＦＥ’ｌ’が導通す
るとき、回路１４のＦＥＴのソース−ゲートキャパシタ
ンスは十分に与えられず、これらの装置はライン１７．
１９の信号Ｔが除去されるとき急速な切換え応答を有す
ることを保証する。
これらのＦＥＴのンースーゲートキャバシタンスはライ
ン１７．１９の半波整流された直流を平滑化するのに有
効である。
ン１７．１９の半波整流された直流を平滑化するのに有
効である。
第４図に示されるように、変圧器１５の二次巻線は公知
の形の整流器および電圧倍増回路６０を介シてアースレ
ール６１および高電圧レール６２に接続される。火花放
電装置６６はレール６１゜６２間に接続される。キャパ
シタ６４．６５ｕ、ライン６６．６７がアースレール６
１に対して負になるのを防止されるように、それぞれ同
一のダイオード配置６８．６９’ｅ介して順次レール６
１に接続されるレール６２とライン６６および６７間に
接続される。各々３にΩの同一抵抗チェーン７０．７１
はそれぞれのダイオード配！６８．６９と並列に接続さ
れる。ライン６６．６７は火花点火装置１６（第１図〕
内のチョーク７２．７３によって連通ずる。使用におい
て電圧倍増回路６０はコンデンサ６４．６５’ｉ充電す
る一３Ｋｖにレール６２の電圧を増大するように変圧器
１５からの交流出力に応答し、ライン６６．６７ｉｊ：
この段階においてチェーン７０．７１の低抵抗のために
アース電位に近かい。火花放電装置６６はアースにレー
ル６２を接続する一５ＫＶにおいて中断し、かつ点火装
置１６（第１図）を通って放電される＋３Ｋｖにライン
６６．６７の電位を持ち来たさす。ダイオード配置６８
．６９はレール６６．６７が負になるのを阻止するので
火花放電はこれらのレールの電圧がアース電位に降下し
たのち継続しない。
の形の整流器および電圧倍増回路６０を介シてアースレ
ール６１および高電圧レール６２に接続される。火花放
電装置６６はレール６１゜６２間に接続される。キャパ
シタ６４．６５ｕ、ライン６６．６７がアースレール６
１に対して負になるのを防止されるように、それぞれ同
一のダイオード配置６８．６９’ｅ介して順次レール６
１に接続されるレール６２とライン６６および６７間に
接続される。各々３にΩの同一抵抗チェーン７０．７１
はそれぞれのダイオード配！６８．６９と並列に接続さ
れる。ライン６６．６７は火花点火装置１６（第１図〕
内のチョーク７２．７３によって連通ずる。使用におい
て電圧倍増回路６０はコンデンサ６４．６５’ｉ充電す
る一３Ｋｖにレール６２の電圧を増大するように変圧器
１５からの交流出力に応答し、ライン６６．６７ｉｊ：
この段階においてチェーン７０．７１の低抵抗のために
アース電位に近かい。火花放電装置６６はアースにレー
ル６２を接続する一５ＫＶにおいて中断し、かつ点火装
置１６（第１図）を通って放電される＋３Ｋｖにライン
６６．６７の電位を持ち来たさす。ダイオード配置６８
．６９はレール６６．６７が負になるのを阻止するので
火花放電はこれらのレールの電圧がアース電位に降下し
たのち継続しない。
第１図に戻って、同一絶縁回路８０．８１は制御コンピ
ュータ（図示せず〕からのそれぞれの同一制御信号（ｃ
ｉ 、Ｃ２）に応答する。回路８０は信号Ｃ１が低いと
きのみ＋５ｖ電源により付勢される発光ダイオード８２
を含み、その状況においてフォトトランジスタ８３がオ
ンされかつライン２４をアースに接続して、双安定６８
の出力ＱＢを永続的に高く維持し、それにより回路１４
のＦＥＴは電流を永続的に遮断する。信号Ｃ１が高いと
きトランジスタ８５はオフでかつライン２４の信号は＋
５ｖで、ライン３３のクロック信号に応答するように双
安定３４を可能にする。回路８０からのライン２４は回
路８１からの対応するラインに接続されるので、両信号
ｃ１．Ｃ２が点火装置１６を作動せしめるように高くな
ければならないのは明らかである。
ュータ（図示せず〕からのそれぞれの同一制御信号（ｃ
ｉ 、Ｃ２）に応答する。回路８０は信号Ｃ１が低いと
きのみ＋５ｖ電源により付勢される発光ダイオード８２
を含み、その状況においてフォトトランジスタ８３がオ
ンされかつライン２４をアースに接続して、双安定６８
の出力ＱＢを永続的に高く維持し、それにより回路１４
のＦＥＴは電流を永続的に遮断する。信号Ｃ１が高いと
きトランジスタ８５はオフでかつライン２４の信号は＋
５ｖで、ライン３３のクロック信号に応答するように双
安定３４を可能にする。回路８０からのライン２４は回
路８１からの対応するラインに接続されるので、両信号
ｃ１．Ｃ２が点火装置１６を作動せしめるように高くな
ければならないのは明らかである。
第５図は交流電源Ｓの周波数が１６６Ｈ２以下であると
き、すなわち交番サイクルの時間が信号ＱＡの０．６ミ
リ秒出力を越えないときの双安定３４．３８からの信号
ＱＡ、ＱＢを示す。第２図に関連して説明されたように
、交流電源Ｓの負に向うクロスオーバは双安定６・４．
６８にクロック信号ＣＫ（ｉ７供給する。出力ＱＡが０
．６ミリ秒だけ高くなりかつ双安定６４においてｄで示
される伝達遅延のため、双安定３８のＤ入力は最初のク
ロック信号Ｃ３（の間中高くない。かくして出力ＱＢは
低いままである。同一条件はＱＢが低いままであるよう
に次のクロック信号ＣＫで得られる。発振器４１は永続
的に付勢されかつＦ Ｅ Ｔ ５０，５１を保持するよ
うなライン１７の信号Ｔｉオンに維持し、その結果変圧
器１５への交流電源が遮断される。前記はまた回路２２
およびＦ Ｋ Ｔ ５２，５３に適用される。
き、すなわち交番サイクルの時間が信号ＱＡの０．６ミ
リ秒出力を越えないときの双安定３４．３８からの信号
ＱＡ、ＱＢを示す。第２図に関連して説明されたように
、交流電源Ｓの負に向うクロスオーバは双安定６・４．
６８にクロック信号ＣＫ（ｉ７供給する。出力ＱＡが０
．６ミリ秒だけ高くなりかつ双安定６４においてｄで示
される伝達遅延のため、双安定３８のＤ入力は最初のク
ロック信号Ｃ３（の間中高くない。かくして出力ＱＢは
低いままである。同一条件はＱＢが低いままであるよう
に次のクロック信号ＣＫで得られる。発振器４１は永続
的に付勢されかつＦ Ｅ Ｔ ５０，５１を保持するよ
うなライン１７の信号Ｔｉオンに維持し、その結果変圧
器１５への交流電源が遮断される。前記はまた回路２２
およびＦ Ｋ Ｔ ５２，５３に適用される。
第６図はクロック信号Ｃ’に間の間隔が０．６ミリ秒以
下、すなわち１６６７Ｈｚｆ越える供給周波数を有する
ときの信号ｏＡ、ＱＢｋ示す。最初に前述のとと＜ＱＡ
に高かなりかつＱＢは低いままである。次の連続するク
ロック信号ＯＫにおいてＱＡは高くかつＱＢはそれによ
り高く設定され、そしてＱＡが低いときクロック信号が
発生するまで高いままである。その作用はクロック信号
のみがＱＡが高い時間中発生するとき信号ＱＢがそれゆ
えその時間だけ遮断される電源Ｓの１サイクルだけ高い
ということである。
下、すなわち１６６７Ｈｚｆ越える供給周波数を有する
ときの信号ｏＡ、ＱＢｋ示す。最初に前述のとと＜ＱＡ
に高かなりかつＱＢは低いままである。次の連続するク
ロック信号ＯＫにおいてＱＡは高くかつＱＢはそれによ
り高く設定され、そしてＱＡが低いときクロック信号が
発生するまで高いままである。その作用はクロック信号
のみがＱＡが高い時間中発生するとき信号ＱＢがそれゆ
えその時間だけ遮断される電源Ｓの１サイクルだけ高い
ということである。
第７図は２つのクロック信号が０．６ミリ秒のハイレベ
ルのＱＡ倍信号発生するとき、すなわち電源Ｓの周波数
が３３３３Ｈｚより大きいときの信号ＱＡ、ＱＢを示す
。ＱＢがその３つごとに２サイクルだけ交流電源を遮断
するように高くなることが見られる。
ルのＱＡ倍信号発生するとき、すなわち電源Ｓの周波数
が３３３３Ｈｚより大きいときの信号ＱＡ、ＱＢを示す
。ＱＢがその３つごとに２サイクルだけ交流電源を遮断
するように高くなることが見られる。
第８図は信号ＱＡの０．６ミリ秒の７１イレベルを発生
する、すなわち電源周波数が６６６７Ｈｚより大きいと
きの４つのクロック信号を示す。電源Ｓは５個ごとから
４サイクルだけ遮断される。
する、すなわち電源周波数が６６６７Ｈｚより大きいと
きの４つのクロック信号を示す。電源Ｓは５個ごとから
４サイクルだけ遮断される。
かくして本装置は交流発電機速度の増加を結果として生
じる電源周波数の増加による段階的方法において変−圧
器への入力の存続時間を減少する。
じる電源周波数の増加による段階的方法において変−圧
器への入力の存続時間を減少する。
また、電源８のｒｍｓ電圧が交流発電機速度を増加する
ので全体りな作用はｒｍａ電圧の発生および変圧器１５
へのその印加持続時間が１６６７Ｈｚ以上の周波数で比
較的狭い限界内に存続するということである。
ので全体りな作用はｒｍａ電圧の発生および変圧器１５
へのその印加持続時間が１６６７Ｈｚ以上の周波数で比
較的狭い限界内に存続するということである。
第１図は本発明による電圧制御装置全組み込んでいる火
花放電装置のブロック図、 第２図は第１図の一部を形成する制御信号発生回路を示
す回路図、 第３図は第１図の一部を形成するスイッチング回路を示
す回路図、 第４図は第１図の一部を形成する火花電圧出力回路を示
す回路図、 第５図ないし第８図は交流電源の複数の周波数で発生さ
れる波形を示す波形図である。 図中、符号１３は出力回路、２１．２２は制御信号発生
回路、３４．３８は双安定装置、４１は発振器、４５〜
４９は整流装置、５０，５．１はスイッチング装置、６
０は整流回路、６８．６９はダイオード、Ｓは交流電源
、Ｔは制御信号、ＣＫは検知し得る点、ＱＡに第１信号
、ＱＢは第２信号である。 代理人 弁理士 佐 々 木 清 隆 （外３名） ＦＩＧ、４゜ ＦＩＧ、５゜ ＦＩＧ、６゜
花放電装置のブロック図、 第２図は第１図の一部を形成する制御信号発生回路を示
す回路図、 第３図は第１図の一部を形成するスイッチング回路を示
す回路図、 第４図は第１図の一部を形成する火花電圧出力回路を示
す回路図、 第５図ないし第８図は交流電源の複数の周波数で発生さ
れる波形を示す波形図である。 図中、符号１３は出力回路、２１．２２は制御信号発生
回路、３４．３８は双安定装置、４１は発振器、４５〜
４９は整流装置、５０，５．１はスイッチング装置、６
０は整流回路、６８．６９はダイオード、Ｓは交流電源
、Ｔは制御信号、ＣＫは検知し得る点、ＱＡに第１信号
、ＱＢは第２信号である。 代理人 弁理士 佐 々 木 清 隆 （外３名） ＦＩＧ、４゜ ＦＩＧ、５゜ ＦＩＧ、６゜
Claims (7)
- （１）可変周波数および振幅の交流電源からほぼ一定の
出力電圧を引き出すための電圧制御装置において、制御
信号を発生するため前記電源の各サイクルにおいて検知
し得る点に応答し、前記制御信号の存続時間が予め定め
た時間内に発生する前記検知し得る点の数に依存する回
路と、前記制御信号の存続時間だけ前記電源を遮断する
ため前記制御信号に応答するスイッチング装置と、出力
電圧を切り換えられた電源から引き出すための出力回路
とからなることを特徴とする電圧制御装置。 - （２）前記制御信号を発生するための前記回路は予め定
めた存続時間の第１信号を発生するため前記検知し得る
点の最初の１つに応答する装置および次のサイクルにお
いて検知し得る点が発生するとき第２信号を生起するた
めの装置からなり、前記制御信号が前記第２信号に等し
い存続時間を有することを特徴とする特許請求の範囲第
１項に記載の電圧制御装置。 - （３）前記制御信号を発生するための前記回路は前記第
２信号に応答する発振器、および前記制御信号を前記発
振器の出力から引き出すための整流装置を含むことを特
徴とする特許請求の範囲第２項に記載の電圧制御装置。 - （４）前記スイッチング装置はそのゲートに制御信号が
印加されかつそのソースが前記整流回路に共通に接続さ
れる２つの電界効果トランジスタからなることを特徴と
する特許請求の範囲第３項に記載の電圧制御装置。 - （５）それぞれの制御信号を発生するための複数の回路
および並列に配置されかつ前記制御信号のそれぞれに応
答する複数の整流装置からなることを特徴とする特許請
求の範囲の前項いずれか１項に記載の電圧制御装置。 - （６）前記出力回路は直流電圧を前記切り換えられた電
源から引き出すための整流回路を含むことを特徴とする
特許請求の範囲の前項いずれか１項に記載の電圧制御装
置。 - （７）前記出力回路は前記出力電圧が極性を変化するの
を防止するための手段を含んでいることを特徴とする特
許請求の範囲第６項に記載の電圧制御装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8613737 | 1986-06-06 | ||
| GB868613737A GB8613737D0 (en) | 1986-06-06 | 1986-06-06 | Voltage control system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6319021A true JPS6319021A (ja) | 1988-01-26 |
Family
ID=10599024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62139059A Pending JPS6319021A (ja) | 1986-06-06 | 1987-06-04 | 電圧制御装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4804923A (ja) |
| EP (1) | EP0248550B1 (ja) |
| JP (1) | JPS6319021A (ja) |
| CA (1) | CA1270521A (ja) |
| DE (1) | DE3769205D1 (ja) |
| GB (1) | GB8613737D0 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0429873U (ja) * | 1990-07-02 | 1992-03-10 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4943762A (en) * | 1988-01-27 | 1990-07-24 | Codar Technology, Inc. | Power supply system |
| CN101212149A (zh) * | 2006-12-27 | 2008-07-02 | 鸿富锦精密工业（深圳）有限公司 | 交流电源零点侦测电路 |
| TW200937025A (en) * | 2008-02-29 | 2009-09-01 | Sinpro Electronics Co Ltd | Period determination circuit |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3531738A (en) * | 1968-04-24 | 1970-09-29 | Bendix Corp | Continuous duty ignition system |
| US3691404A (en) * | 1971-09-01 | 1972-09-12 | Sperry Rand Corp | Variable duty cycle control circuit |
| US3798531A (en) * | 1972-06-05 | 1974-03-19 | Instrumentation Specialties Co | Switching-mode power supply |
| JPS5081307U (ja) * | 1973-11-28 | 1975-07-12 | ||
| FR2245119B1 (ja) * | 1973-09-26 | 1978-02-10 | Silec Semi Conducteurs | |
| US4053733A (en) * | 1974-08-06 | 1977-10-11 | Minolta Camera Kabushiki Kaisha | Temperature control device |
| US3979661A (en) * | 1974-12-30 | 1976-09-07 | Dictaphone Corporation | Power supply apparatus having an output voltage within a limited range regardless of input voltage variations and having minimal power dissipation |
| US4109639A (en) * | 1977-06-13 | 1978-08-29 | Rho Sigma | Solar heating system |
| JPS57115022A (en) * | 1981-01-08 | 1982-07-17 | Fuji Xerox Co Ltd | Detecting circuit for zero cross point |
-
1986
- 1986-06-06 GB GB868613737A patent/GB8613737D0/en active Pending
-
1987
- 1987-05-12 EP EP87304202A patent/EP0248550B1/en not_active Expired
- 1987-05-12 DE DE8787304202T patent/DE3769205D1/de not_active Expired - Lifetime
- 1987-05-18 US US07/051,724 patent/US4804923A/en not_active Expired - Lifetime
- 1987-05-26 CA CA000538030A patent/CA1270521A/en not_active Expired
- 1987-06-04 JP JP62139059A patent/JPS6319021A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0429873U (ja) * | 1990-07-02 | 1992-03-10 | ||
| JPH0810796Y2 (ja) * | 1990-07-02 | 1996-03-29 | 株式会社ツムラ | 生物組織片の試験装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4804923A (en) | 1989-02-14 |
| GB8613737D0 (en) | 1986-07-09 |
| CA1270521A (en) | 1990-06-19 |
| EP0248550A1 (en) | 1987-12-09 |
| DE3769205D1 (de) | 1991-05-16 |
| EP0248550B1 (en) | 1991-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5781040A (en) | Transformer isolated driver for power transistor using frequency switching as the control signal | |
| KR0134952B1 (ko) | 병렬 스위칭모드 전원공급장치의 위상차 동기 제어회로 | |
| JPS60229124A (ja) | 電気制御システム及び駆動装置 | |
| JPS6319021A (ja) | 電圧制御装置 | |
| US4540895A (en) | Device having thyristors connected in series | |
| KR890014202A (ko) | 콘덴서형 용접 전원장치 | |
| JP3133964B2 (ja) | 絶縁ゲートドライブ回路 | |
| US4327405A (en) | Voltage suppression circuit for a DC-to-DC voltage converter circuit | |
| JPS59206772A (ja) | 瞬時停電検知装置 | |
| US5717317A (en) | Circuit for energizing electroluminescent panel | |
| JPH0349807Y2 (ja) | ||
| JP2663535B2 (ja) | アーク加工用電源装置 | |
| JP4085442B2 (ja) | 電源電圧検知形制御装置 | |
| KR930004375Y1 (ko) | 마이크로 웨이브 오븐의 인버터 보호회로 | |
| KR0162573B1 (ko) | 모니터의 절전회로 | |
| US6271653B1 (en) | Power supply operable with wide input range | |
| JPS61161962A (ja) | ゲ−トタ−ンオフサイリスタのゲ−ト回路 | |
| JPS6384822A (ja) | 放電加工機の出力制御装置 | |
| KR870002209Y1 (ko) | 정 전원 장치 | |
| JP3253469B2 (ja) | スイッチング電源装置 | |
| JPS6049413A (ja) | 高圧電源装置 | |
| JPH0819251A (ja) | スイッチング電源装置 | |
| Hinchliffe et al. | A voltage fed transistorized induction heating power supply | |
| SU1160534A1 (ru) | Генератор импульсов | |
| JPS60246597A (ja) | 放電灯点灯装置 |