JPS63189942A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、論理アドレス拡張方式をとるパイプライン制
御の情報処理装置に係り、特に従来の情報処理装置との
命令体系の互換性を保ちつＮアドレスおよびデータを拡
張するのに好適なパイプライン制御の情報処理装置に関
する。

〔従来の技術〕

最近の情報処理装置ではメモリが大容量、大規模化の傾
向にあり、従来の２４ビツトアドレスや３１ビツトアド
レスでは不足ぎみで、アドレスの拡張が必要となってき
ている。

従来のアドレス拡張は、例えば特公昭６０−５３８９５
号公報に記載のように、オペランドアドレス拡張かどう
かを示す信号と、オペランドフェッチアドレスが選択さ
れたことを示す信号により、アドレス拡張を行っていた
。しかし、近年のニーズは、オペランドアドレスの拡張
だけではなく、命令アドレスの拡張またそれに伴ないオ
ペランドデータの拡張も望まれている。その一方、従来
の命令仕様は、ソフトウェア変更量を小さくするため、
互換性を持たせ、極力変更がない様にすることが望まれ
ている。

〔発明が解決しようとする問題点〕

上記従来技術では、オペランドアドレスのみ拡張すると
いう点に限定されており、また、アドレス拡張もモード
により一意的に決まり、拡張モードか否かの二通りにつ
いてしか配慮されておらず、パイプライン制御の情報処
理装置において、命令や演算リソース（命令アドレス計
算、オペランドアドレス計算、オペランド演算などで必
要とするリソース）により拡張されるデータ幅が異なる
場合に問題があった。

本発明の目的は、従来の命令形式と互換性を保ちつ−、
アドレスやオペランドデータを拡張できる情報処理装置
を提供することにある。

〔問題点を解決するための手段］ 本発明は、命令アドレス拡張は命令フェッチリクエスト
時にアドレス拡張を行うかどうかを判定し、オペランド
アドレスおよびデータ拡張は命令デコード時に拡張を行
うかどうかを判定し、以降のパイプラインステージでは
、その判定情報をステージごとに持ちまわり、その情報
により拡張制御を行うことを特徴とする。

〔作　用〕

二Ｎでは、汎用レジスタ、オペランドデータセットアツ
プレジスタ、演算器などを８バイト長に拡張し、最大８
バイトまでのアドレス拡張、オペランドデータ拡張がで
きるものとする。たゾし、命令フェッチアドレスは２４
ビツトと３１ビツトのモードを、オペランドアドレスは
２４ビツト、３１ビツトおよび４８ビツトのモードをと
るとする。オペランドデータは２４ビツトから６４ビツ
トまで拡張可能であるが、８バイト長の拡張汎用レジス
タを使用する演算は従来の命令体系とは別に新設命令を
設けるとする。

パイプライン制御方式の情報処理装置で命令が実行され
る時、大別すると下記動作が逐次実行される。

１、命令フェッチリクエストを発行し、命令をメモリか
ら読出す。

２、命令をデコードし、オペランドが必要な時にはオペ
ランドフェッチリクエストを発行する。

３、オペランドデータがセットアツプさ−れたならば、
命令を実行し、汎用レジスタ（ＯＲ）やメモリに結果を
格納する。

上記三動作はパイプラインで動作しているため、同一命
令では上記順序となるが、時間軸で見ると。

それぞれ独立して各機能を実行している。

本発明では、上記三動作に対する命令アドレス拡張、オ
ペランドアドレス拡張、オペランドデータ拡張を下記の
ようにして実現する。

１、命令アドレス拡張 命令フェッチリクエスト発行時に拡張モードか否かチェ
ックし、命令アドレス拡張モード時にはアドレス計算値
３１ビツトをその京シ使い。

命令アドレス拡張モードでない時には下位２４ビツトを
使い、上位に０を埋込む、このアドレスを保持し、命令
フェッチリクエスト再発行時には、この保持されたアド
レスを使用する。

２、オペランドアドレス拡張 命令デコード時に現在のモードをチェックし。

モードにより２４ビツト、３１ビツト、４８ビツトアド
レスのいずれかのアドレスを決定して。

それぞれ必要数の０をアドレス上位に埋込み、メモリへ
オペランドフェッチリクエストを発行する。また、この
アドレスを保持し、オペランドフェッチリクエスト再発
行時にはこの保持アドレスを使用する。

３、オペランドデータ拡張 演算を行うリソース（演算器）として、ＲＲ形式命令や
簡単な算術演算や論理演算のみを実行する先行演算器と
一般の演算を実行する汎用演算器がある場合を前提とす
る。命令デコード時に、先行演算器の使用の有無および
拡張データ幅（ロードアドレス命令ではモードにより２
４７３１ビツトとなる）を決定する。そして。

先行演算実行時に、この情報を用いて演算する。

汎用演算器で使用されるオペランドデータの幅や結果デ
ータの幅も命令デコード時に決定し、以降パイプライン
ステージごとにその情報を保持し、データをセットアツ
プする時に、この情報もセットアツプして、汎用演算器
での演算時に使用する。

以上により、パイプラインステージごとに異なるアドレ
ス／データ拡張幅でも命令がその拡張にあった仕様で実
行できる。

（実施例〕 以下、本発明の一実施例について図面により説明する。

第１図は本発明の一実施例のブｐツク図を示したもので
ある１便宜上、第１図ではオペランドアドレス拡張とオ
ペランドデ、−タ拡張に係わる構成のみを示し、命令ア
ドレス拡張に係わる構成は省略したが、命令アドレス拡
張も同様に実施できる。

第１図において、１は汎用レジスタ（Ｇ　Ｒ）であり、
従来の４バイト長から８バイト長に拡張されているとす
る。汎用レジスタ１以外のレジスタ。

演算器等も同様とする。２は命令レジスタ、６は命令レ
ジスタ１のディレィラッチ、１１は命令キューレジスタ
である。３はインデックスレジスタおよびＲＲ形式のオ
ペランドデータレジスタ、４はペースレジスタおよびＲ
Ｒ形式のオペランドデータレジスタ、５はディスプレー
スメントレジスタである。７は先行演算器、８はアドレ
ス計算器、９は先行演算結果レジスタ、１０はアドレス
レジスタ、１２はキューレジスタである。１３はＴＬＢ
およびＢＡＡ、１４はバッファ記憶、１５はアライナ−
である、１６と１７はセットアツプレジスタ、１８は汎
用演算器、１９は演算結果レジスタである。２０はデコ
ード／モードチェック回路、２１はアドレス／データ拡
張情報レジスタ、２２はレジスタ２１のキューレジスタ
、２３はレジスタ２１の汎用演算器１８に対するデータ
拡張情報レジスタである。

第２図はアドレス／データ拡張情報レジスタ２１の各レ
ジスタ２１１〜２１５にセットされる値（０〜５の値を
とるとする）と各モードおよびＯの埋込み数の対応を示
したものである。該アドレス／データ拡張情報レジスタ
２１の各レジスタ２１１〜２１５は命令フェッチ以外の
各演算リソースに対応している。第３図はレジスタ２１
１〜２１５と演算リソースの対応、および、各演算リソ
ースにおける有効ビット数をモードや命令により分類し
た表を示したものである。なお、第３ｗＩにおいてカッ
コ内の値は第２図のレジスタ値に対応する。

命令レジスタ２に命令がセットされると、そのオペコー
ドおよびそのときのモードがデコード／モードチェック
回路２０でチェックされ、第３図の表に従い、アドレス
／データ拡張情報レジスタ２１の各演算リソースに対応
したレジスタ２１１〜２１５に所定の値（第２図に示す
０〜５のいずれかの値）がセットされる。以後、このレ
ジスタ２１１〜２１５にセットされた値は、パイプライ
ンの各処理ステージに従ってキューレジスタ２２、デー
タ拡張情報レジスタ２３と遷移していく、命令レジスタ
２にセットされた命令もディレィラッチ６、キューレジ
スタ１１と遷移していく。

オペランドフェッチアドレスは、命令レジスタ２のイン
デックスフィールドで指定された汎用レジスタ１の内容
をレジスタ４に、命令レジスタ２のディスプレースメン
トフィールドの内容をレジスタ５にそれぞれセットし、
両レジスタ４，５の内容をアドレス計算器８で加算する
ことにより生成する。この生成されたオペランドアドレ
スはアドレスレジスタ１０にセットされるが、この時、
アドレス／データ拡張情報レジスタ２１中のオペランド
フェッチに対応するレジスタ２１１の値に従ってアドレ
スレジスタ１０の上位所定ビットに“０”が埋込まれる
。

先行演算では、命令レジスタ２の各オペランドフィール
ドで指定された汎用レジスタ１の内容をレジスタ３，４
にセットして、これらを先行演算器７で演算し、演算結
果を先行演算結果レジスタ９にセットする。この時、先
行演算に対応するレジスタ２１２の値に従う・て先行演
算結果レジスタ９の上位所定ビットに“Ｏ″が埋込まれ
る。先行演算結果レジスタ９の先行演算結果はキューレ
ジスタ１２にキューイングされる。

演算ステージでは、セットアツプレジスタ１６゜１７の
データを汎用演算器１８で演算し、演算結果を演算結果
レジスタ１９を通して汎用レジスタ１に格納する０本実
施例では、第１オペランドセツトアツプレジスタ１６に
は、命令のオペランドフィールドで指定される汎用レジ
スタ１の内容がセットされ、第２オペランドセットアッ
プレジスタ１７には、汎用レジスタ１の内容あるいはキ
ューレジスタ１２の内容、あるいはアドレスレジスタ１
０によりＴＬＢ／ＢＡＡ１３を通してバッファ記憶１４
から続出され、アライナ−１５でアラインされた内容が
セットされる。一方、アドレス／データ拡張情報レジス
タ２１中のレジスタ２１３．２１４，２１５の値はキュ
ーレジスタ２２を通り、データ拡張情報レジスタ２３中
のレジスタ２３３．２３４，２３５に反映されている。

セットアツプ時は、このデータ拡張情報レジスタ２３中
のレジスタ２３３，２３４の値に従ってセットアツプレ
ジスタ１６．１７の上位所定ビットに“０”が埋込まれ
る。同様に、演算結果レジスタ１９については、データ
拡張情報レジスタ２３中のし゛ジメタ２３５の値に従っ
て上位所定ビットに“０”が埋込まれる。

次に、具体例について説明する０例えば、減算命令の場
合、従来モードでアドレス拡張モードＡが“１”の時、
第３１ｆｉよりアドレス／データ拡張情報レジスタ２１
には、”２０３３３”がセットされる。このレジスタ２
１の数字列の順番は、第３図の演算リソースの命令フェ
ッチを除いた順番に対応しており、オペランドフェッチ
アドレスはレジスタ２１１の値“２”に従い３１ビツト
で計算し、演算はレジスタ２１３〜２１５の値“３　Ｉ
Ｉに従い３２ビツトで行うことを示している。この場合
、第２図により、アドレスレジスタ１０では上位３３ビ
ツトに“０”が埋込まれ、演算用レジスタ１６．１７．
１９では上位３２ビツトに“０”が埋込まれる。同じ減
算命令でも、拡張モードでＡビットが“１”の時は、ア
ドレス／データ拡張情報レジスタ２１に“４０３３３　
”がセットされる。これは、オペランドフェッチを４８
ビツトアドレスで行い、演算は３２ビツトで行うことを
示している。この場合、アドレスレジスタ１０の上位１
６ビツトに“０”が埋込まれる。

また、拡張汎用レジスタ使用命令（新設命令）の減算命
令では、アドレス／データ拡張情報レジスタ２１に“４
０５５５”がセットされる。これはオペランドフェッチ
は４８ビツトアドレスで。

演算は６４ビツトで行うことを示している。この場合、
アドレスレジスタ１０の上位１６ビツトに“０”が埋込
まれるが、レジスタ１６，１７．１９は６４ビツト（８
バイト）を全て使用するため。

０埋込みビット数はゼロである。

〔発明の効果〕

以上説明したように、本発明によれば、パイプライン制
御の情報処理装置において、演算リソースごとにアドレ
ス拡張やデータ拡張ができ、しかもそれがパイプライン
制御に付随しているため。

従来モードで従来命令の互換性が保てる以外に、拡張モ
ードでも、従来命令はオペランドフェッチアドレス拡張
が行われることを除き、従来と岡じ命令仕様とすること
できる。この様に互換性を持たせることは、ソフトウェ
ア変更量を少なくシ。

従来のプログラムをそのま一実行できるので、従来の情
報処理装置からアドレス拡張情報処理装置へ移行する上
で効果がある。また、オペランドアドレスを例えば４８
ビツトまで拡張可能としているため、近年型まれている
より大容量の主メモリ拡張を容易に行える点で効果があ
る。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図、第２図は第１図の
アドレス／データ拡張情報レジスタの値と各モードおよ
び０埋込み数の対応を示す図、第３図は各演算リソース
の有効ビット数をモードや命令で分散した図である。 １・・・汎用レジスタ、　　２・・・命令レジスタ、３
・・・インデックス／オペランドデータレジスタ、４・
・・ベース／オペランドデータレジスタ、５・・・ディ
スプレースメントレジスタ、７・・・先行演算器、　８
・・・アドレス計算器。 ９・・・先行演算結果レジスタ、　１０・・・アドレス
レジスタ、　　１１，１２・・・キューレジスタ、１６
．１７・・・セットアツプレジスタ、１８・・・汎用演
算器、　１９・・・演算結果レジスタ、２０・・・デコ
ード／モードチェック回路、１２１・・・アドレス／デ
ータ拡張情報レジスタ、２２・・・キューレジスタ、　
２３・・・データ拡張情報レジスタ。

Claims (1)

【特許請求の範囲】
1. （１）パイプライン制御の情報処理装置において、拡張
   されたレジスタ群と、アドレスおよびデータそれぞれに
   対応した拡張幅を直接あるいは間接に示す情報を生成す
   る手段と、前記生成した情報をパイプラインのステージ
   対応に保持する手段と、パイプラインのステージ毎に、
   当該ステージで使用するレジスタの上位に、前記保持さ
   れている情報に従ってゼロを埋込む手段とを有すること
   を特徴とする情報処理装置。