JPS63187935A - Ｐｌｌ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、例えば位相変１５１（以下ＰＳＫと略す）方
式と、他の変調方式の信号が時分割で伝送される場合に
用いる受信機においで、前者の信号受信時に受信波の基
準信号を得るＰＬＬ回路に関する。

（発明の概要） 本発明では多相位相変調信号を逓倍して得た正弦波に位
相同期をかけ、かつ電圧保持回路を有することを特徴と
するＰＬＬ回路を提供するものである。

（従来の技術） 従来この種の装置の例として第３図に示す構成が公知と
なっている（実開昭６１−１１６４５０号公報参照）。

第３図は従来例を示すブロック図である。

１は周波数変換器、２は中間周波数用増幅器、５は狭帯
域の帯域通過濾波器、６は位相比較器、７は水晶発振器
、８は低域通過濾波器、９は電圧保持回路、１０は電圧
制御型発振器である。

この動作はパイロット信号を含む受４７３波を端子２４
から入力し電圧制御型発振器１０と周波数変換器１とに
より中間周波数を得て、狭帯域の帯域通過濾波器５によ
ってパイロット信号のみを抽出し、水晶発振器７の出力
と位相比較し、その出力を低域通過濾波器８、電圧保持
回路９を通しで電圧制御型発振器１０を制御するもので
ある。ここで送信機が一時送信を中断した場合、電圧保
持信号２５により電圧保持回路９がその直前の電圧を保
持する。この作用により再びパイロット信号が到来する
ときに、位相同期引き込みが短時間で終了することを促
す。

（発明が解決しようとする問題点） ところで以上の系は到来する信号にパイロット信号が含
まれていることを要件とする。ところがデジタル通信等
では多相ＰＳＫが多く用いられ、それらには通常パイロ
ット信号は重畳されていない。従って従来例においては
、これらの信号では位相同期は行えない。

（問題、αを解決するための手段） 本発明では以上を解決するために、ｆｆＮ図のように、
位相同期ループを備え、送信局から送られるパイロット
信号もしくはｎ相ＰＳＫ信号と、自己の基準信号との位
相差が一定になるように位相同期動作を行い、これによ
り中間周波数の安定化を行うＰＬＬ回路において、前記
位相同期ループで同期はずれが生じたとき、その直前に
おける低域通過濾波器８の出力電圧を保持する電圧保持
回路９と、前記中間周波数をｎ逓倍する逓倍器４と、前
記逓倍器４より得た逓倍波から周波数がｎ逓倍された正
弦波成分を取り出す狭帯域の帯域通過濾波器５とをＡ備
した特徴とするＰＬＬ回路を設ける。このことにより　
ｎ相ＰＳＫ等に対してもパイＦｌｙ）１３号があるとき
と同様に位相同期を可能とする。

（作用） ｎ相ＰＳＫ信号を時間領域で表すと、Ａ　ｃｏｓ　（ω
Ｅ＋φ（【））となる。ここでφ（１）は、０．２π／
ｎ＋２・２π／ｎｔ　・　・　・、（ｎ−１）・２π／
ｎのいずれかである。これをｎ逓倍し狭帯域のイ１７域
通過濾波器で角周波数ｎω−成分のみをとりだすと、Ａ
ｅｏｓｌｎωｔ　＋ｎφ（し））となる。そしてｎφ（
１）は必ず２πの整数倍となるため結局、位相変調成分
は打ち消される。また一般に１は２のべき釆の数が使わ
れ８る。従ってｎ逓倍器を備えた系にｎ／２゜ｎ／２２
．　　・　・　・相ＰＳＫ信号を入力してもそれらが整
数であるかぎり同様に動作する。

（実施例） 第１図は本発明のＰＬＬ回路を示すブロック図である。

第２図は本発明に係るＰＬＬ回路を高品位テレビジシン
伝送方式の一方式であるＭＵＳＥ方式の受信機に応用し
た例を示すブロック図である。

まず第１図に基いて本発明の要部について説明する。第
１図において、１は周波数変換器、２は中間周波数用増
幅器、３は２分配器、４はｎｉ！！倍器、５は狭帯域の
帯域通過濾波器、６は位相比較器、７は基準発振器、８
は低域通過濾波器、９は電圧保持回路、１０は電圧制御
型発振器、２１は伝送されて米た信号の入力端子、２２
はｎａＰｓＫ信号検出回路からの信号の入力端子、２３
は次段への出力端子である。

次にこの第１図に示したＰＬＬ回路の動作を説明する。

このＰＬＬ回路において、端子２１からはｎ相ＰＳＫ信
号と他の変調方式の信号とが時分割で交互に到来すると
する。この信号は周波数変換器１で所定の中間周波数に
変換された後、増幅器２で増幅され、分配器３により検
波器等、次段　。

へ信号の一部が分配される。そして他の一部は１１逓倍
器４に入力されそこから周波数が逓倍された正弦波を含
む逓倍波が出力される。そして狭帯域の帯域通過濾波器
５によりその正弦波のみが抽出され、位相比較器６の入
力端子の片側に入力される。もう片側の入力端子には抽
出された正弦波と同じ周波数の位相基準発振器７がらの
信号が入力され、これらを位相比較した出力を低域通過
濾波器８を通して電圧保持回路９へ入力する。低域通過
濾波器８の作用は通常のＰＬＬのものと同様である。電
圧保持回路９はＰＳＫ信号の期間では通常の増幅器とし
て動作する。そしてその出力が電圧制御型発振器１０の
制御端子へ入力される。以上の位相制御型負帰還回路に
より、伝送されて米た信号の周波数が多少ずれても、入
力端子２３で得られる中間周波数は基準発振器７と同様
の安定度に保たれる。

次に第２図に基いて、本発明に係るＰＬＬ回路を高品位
テレピノ磨ン伝送の一方式であるＭＵＳＥ方式の受信機
の４相差動位相変調（以下４相ＤＰＳＫと略す）信号用
位相同期回路に応用した例を説明する。第２図において
１１は　１３４．２６ＭＨｚ帯帯域通過濾波器、１２．
１８は２ｉ倍器、１３は２６８．５２ＭＨｚ帯帯域通過
濾波器、１４は６４分周器、７は基準発振器であり、本
応用例では８．３９１２５ＭＩ（ｚ水晶発振器を用いて
いる。

１５は緩衝増幅器、１６は加算器、１７は可変電圧直流
電圧源である。その他第１図と同符号のものは同じ働き
のものを示す、また１１．１２．１３．１８で４逓倍器
をｔ１弯成する。

次にこのＰＬＬ回路における動作を説明する。

ＭＵＳＥ信号では映像と音声とが時分割で伝送され、か
つ音声は４相ＤＰＳＫで伝送される。これらの信号は、
周波数変換器１で１３４．２６ＭＨｚ帯の中間周波数に
変換される。

ここで音声期間であれば４相ＤＰＳＫ信号が４逓倍器に
入力されるので、その出力は位相変調のかかっていない
、周波数が端子２３で得られる中間周波数の４倍（５３
７，０４ＭＨｚ）の正弦波を含む信号が得られる。これ
をＱ値が２５０程度の狭帯域の帯域通過濾波器５を通す
ことにより５３７゜０４ＭＨｚの正弦波のみを取り出す
。これを６４分周器１４により分周し、８．３９１２５
ＭＨｚの信号を得て、その出力と、それと同じ発振周波
数を持つ基準発振器７の出力とを位相比較器６により位
相比較し低域通過濾波器８、電圧保持回路９を通して電
圧制御型発振器１０に戻す。

次に映像信号の期間では音声期間検出回路からの信号２
２が電圧保持回路９を遷移させ、その直前の電圧が保持
される。再び音声期間が訪れたときループが閉じるが、
電圧保持回路９の出力においては以前保持されそして映
像期間中殆んど変化しない電圧と、位相同期が終了した
時点での電圧とは、はぼ等しいため同期引き込みに要す
る時間は短くてすむ。

（発明の効果） 以上のべたように、本発明によれば多相ＰＳＫ信号を受
信する際に、中間周波数を基準発振器程度に安定化でき
かつその信号が時分割で伝送されるときにも、短時間で
同期引き込みを行うことができる。

【図面の簡単な説明】

第１図は本発明の構成を示したブロック図、第２図は４
相ＤＰＳＫ信号用位相同期回路への応用例を示したブロ
ック図、第３図は逓倍器を含まない従来の方式を示した
ブロック図である。

Claims (1)

1. 【特許請求の範囲】 位相同期ループを備え、送信局から送られるパイロット
   信号もしくはｎ相位相変調信号と、自己の基準信号との
   位相差が一定になるように位相同期動作を行い、これに
   より中間周波数の安定化を行うＰＬＬ回路において、 前記位相同期ループで同期はずれが生じたとき、その直
   前における低域通過濾波器の出力電圧を保持する電圧保
   持回路と、前記中間周波数をｎ逓倍する逓倍器と、前記
   逓倍器より得た逓倍波から周波数がｎ逓倍された正弦波
   成分を取り出す狭帯域の帯域通過濾波器とを具備したこ
   とを特徴とするＰＬＬ回路。