JPS63181321A - Baking apparatus - Google Patents
Baking apparatusInfo
- Publication number
- JPS63181321A JPS63181321A JP1233087A JP1233087A JPS63181321A JP S63181321 A JPS63181321 A JP S63181321A JP 1233087 A JP1233087 A JP 1233087A JP 1233087 A JP1233087 A JP 1233087A JP S63181321 A JPS63181321 A JP S63181321A
- Authority
- JP
- Japan
- Prior art keywords
- cover
- baking
- hot plate
- resist
- space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011521 glass Substances 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 239000011248 coating agent Substances 0.000 claims description 12
- 238000000576 coating method Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- 229920001721 polyimide Polymers 0.000 claims description 2
- 239000009719 polyimide resin Substances 0.000 claims description 2
- 229920003217 poly(methylsilsesquioxane) Polymers 0.000 claims 1
- 238000001953 recrystallisation Methods 0.000 abstract description 4
- 239000002245 particle Substances 0.000 abstract 2
- 239000004065 semiconductor Substances 0.000 description 13
- 235000012431 wafers Nutrition 0.000 description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000010926 purge Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 125000003118 aryl group Chemical group 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000010327 methods by industry Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 239000013557 residual solvent Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ベーク装置に関し、特に、高集積の半導体集
積回路装置の製造工程における各種塗布膜のベークに用
いて有効な技術に関するものである。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a baking device, and in particular, to a technique effective for use in baking various coating films in the manufacturing process of highly integrated semiconductor integrated circuit devices. .
半導体集積回路装置の製造におけるリソグラフィ工程に
おいては、■半導体ウェハの前処理、■レジスト塗布、
■プリベーク、■露光、■現像、■ポストベーク、の順
で処理が行われる。この場合、■のプリベークは、主と
してレジスト中の残留溶媒を揮発させることを目的とし
、例えば70〜130℃程度の温度範囲内で行われる。In the lithography process in the manufacture of semiconductor integrated circuit devices, there are three steps: ■Pre-treatment of semiconductor wafers, ■Resist coating,
Processing is performed in the following order: ∎Pre-bake, ∎Exposure, ∎Development, and ∎Post-bake. In this case, the prebaking (2) is performed mainly for the purpose of volatilizing the residual solvent in the resist, and is performed within a temperature range of, for example, about 70 to 130°C.
また、■のポストベークは、レジスト表面の水分の除去
及び下地との接着性の強化を目的とし、例えば100〜
160℃程度の温度範囲内で行われる。In addition, the post-bake step (■) aims to remove water on the resist surface and strengthen the adhesion with the base.
It is carried out within a temperature range of about 160°C.
従来、上述のプリベークやボストベークを行うためのベ
ーク装置は、その加熱方法によって、対温性、伝導法及
び照射法の三種類が知られているが、近年においては、
伝導法によるベーク装置である真空吸着型ホットプレー
トが主流となっている(例えば、■石高編著rLSIプ
ロセス工学」。Conventionally, there are three types of baking devices known for performing the above-mentioned pre-baking and post-baking, depending on the heating method: thermal resistance, conduction method, and irradiation method.
Vacuum adsorption hot plates, which are baking devices using the conduction method, have become mainstream (for example, "rLSI Process Engineering, edited by Ishitaka").
p、137〜ρ、138.1982年10月25日発行
、オーム社。p, 137-ρ, 138. Published October 25, 1982, Ohmsha.
■徳山、橋本編著rMO8LsI製造技術」、p。■ Tokuyama and Hashimoto (eds.) rMO8LsI Manufacturing Technology, p.
151、1985年6月20日発行1日経マグロウヒル
社)。151, published June 20, 1985, Nikkei McGraw-Hill Publishing).
このホットプレート型ベーク装置は、半導体ウェハを直
接加熱するため、雰囲気の密閉等は必要ないが、降下塵
埃の防止、安全上の配慮及び感光性分子として芳香族ビ
スアジド系を用いたネガ型レジストの場合におけるレジ
ストと酸素との反応を防止するためにウェハの上方にカ
バーを設け、かつこのカバーとホットプレートとの間の
空間に例えば窒素のようなパージガスが流されている。This hot plate type baking device directly heats the semiconductor wafer, so there is no need to seal the atmosphere. A cover is provided above the wafer to prevent reaction between the resist and oxygen in case of a hot plate, and a purge gas such as nitrogen is flowed into the space between the cover and the hot plate.
なお、上記感光性分子として芳香族ビスアジド系を用い
たネガ型レジストは、感光時あるいは加熱時に中間体ナ
イトレンを生成し、これが酸素と極めて親和力が強いた
め、酸化する傾向が強いものである。The negative resist using an aromatic bisazide as the photosensitive molecule generates an intermediate nitrene upon exposure or heating, and this has a very strong affinity for oxygen, so it has a strong tendency to oxidize.
しかしながら、本発明者の検討結果によれば、上述のよ
うな構造のホットプレート型ベーク装置においては、ベ
ーク時にレジストの成分の一部が揮発又は昇華し、これ
がカバーで冷却されて再結晶し、この再結晶物がウェハ
上に落下して異物となる。この結果、露光、現像又はエ
ツチング時にパターン形成不良を生じるというr?fI
Mがあった。However, according to the study results of the present inventor, in the hot plate type baking device having the above-described structure, some of the components of the resist volatilize or sublimate during baking, and this is cooled by the cover and recrystallized. This recrystallized material falls onto the wafer and becomes foreign matter. As a result, pattern formation defects occur during exposure, development, or etching. fI
There was M.
これにより、特に例えば1メガビツトのダイナミックR
A M (Random Access Men+or
y)のような高集積の半導体集積回路装置においては著
しい歩留まり低下を生じてしまう。This makes it possible, in particular, for example to use 1 Mbit dynamic R
A M (Random Access Men+or
In highly integrated semiconductor integrated circuit devices such as y), a significant decrease in yield occurs.
本発明の目的は、ベーク時に塗布膜の成分が揮発又は昇
華してカバー表面に再結晶するのを効果的に防止して異
物の発生を低減することができる技術を提供することに
ある。An object of the present invention is to provide a technique that can effectively prevent the components of the coating film from volatilizing or sublimating and recrystallizing on the cover surface during baking, thereby reducing the generation of foreign matter.
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
〔問題点を解決するための手段ゴ
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。[Means for Solving the Problems] Among the inventions disclosed in this application, a brief overview of typical inventions is as follows.
すなわち、カバーの表面を加熱可能に構成している。That is, the surface of the cover is configured to be heatable.
上記した手段によれば、カバー表面を加熱することによ
り、ベーク時に塗布膜の成分が揮発又は昇華してカバー
表面に再結晶するのを効果的に防止することができるの
で、この再結晶に起因する異物の発生を低減することが
できる。According to the above-mentioned means, by heating the cover surface, it is possible to effectively prevent the components of the coating film from volatilizing or sublimating during baking and recrystallizing on the cover surface. The generation of foreign matter can be reduced.
以下、本発明の一実施例を図面を用いて具体的に説明す
る。Hereinafter, one embodiment of the present invention will be specifically described using the drawings.
なお、実施例を説明するための全図において、同一機能
を有するものには同一符号を付け、その繰り返しの説明
は省略する。In addition, in all the figures for explaining the embodiment, parts having the same functions are given the same reference numerals, and repeated explanations thereof will be omitted.
第1図は1本発明の一実施例によるホットプレート型ベ
ーク装置の斜視図であり、第2図は、第1図のX−X線
に沿っての断面図である。FIG. 1 is a perspective view of a hot plate type baking device according to an embodiment of the present invention, and FIG. 2 is a sectional view taken along the line X--X in FIG. 1.
第1図及び第2図に示すように1本実施例によるホット
プレート型ベーク装置においては、べ一り装置本体1に
ホットプレート2が設けられ、このホットプレート2の
上に、例えばレジスト(図示せず)が塗布された半導体
ウェハ3が載せられるようになっている。このホットプ
レート2の下方には加熱ヒータ4が設けられ、これによ
ってホットプレート2を加熱し、熱伝導で半導体ウェハ
3を加熱することができるようになっている。なお、こ
の加熱の際には、前記半導体ウェハ3は、前記ホットプ
レート2に設けられた真空吸着用の孔(図示せず)を通
じて真空排気することによりホットプレート2に真空吸
着されるようになっている。また、図示は省略したが、
本実施例によるホットプレート型ベーク装置は1通常、
例えばレジスト塗布装置又は現像装置と接続して設置さ
れ、このレジスト塗布装置又は現像装置でレジスト塗布
又は現像後、半導体ウェハ3は例えばベルト搬送により
前記ホットプレート2上に搬送され、次いで真空吸着さ
れてレジストのベークが行われるようになっている。As shown in FIGS. 1 and 2, in the hot plate type baking apparatus according to the present embodiment, a hot plate 2 is provided in the baking apparatus main body 1, and on this hot plate 2, for example, resist (Fig. A semiconductor wafer 3 coated with (not shown) is placed thereon. A heater 4 is provided below the hot plate 2 so that the hot plate 2 can be heated and the semiconductor wafer 3 can be heated by thermal conduction. Note that during this heating, the semiconductor wafer 3 is vacuum-adsorbed onto the hot plate 2 by evacuating through a vacuum suction hole (not shown) provided in the hot plate 2. ing. Also, although not shown,
The hot plate type baking device according to this embodiment usually includes:
For example, the semiconductor wafer 3 is installed connected to a resist coating device or a developing device, and after resist coating or development by this resist coating device or developing device, the semiconductor wafer 3 is conveyed onto the hot plate 2 by, for example, a belt conveyance, and then vacuum-adsorbed. The resist is now baked.
一方、本体1の上には側板5が設けられ、この側板5の
上にスペーサ6を介して例えば透明なガラス板から成る
カバー7が設けられている。このカバー7によって、ベ
ークが行われる空間8が外部の空間から分けられている
。また、このカバー7によって、装置外部の塵埃が半導
体ウェハ3上に降下するのを防止することができる。こ
のカバー7とホットプレート2との間の距離は、加熱さ
れたカバー7からの放射熱により半導体ウェハ3の温度
がホットプレート2の温度以上の温度に加熱されないよ
うに選ばれる。前記スペーサ6により形成されたカバー
7と側板5との間のすきまから、ベーク時にレジストか
ら揮発又は昇華した成分を含む雰囲気を自然対流排気に
よりベーク装置の外部に排気することができる。なお、
必要に応じてファン等を設けることにより強制排気を行
ってもよい。前記カバー7のホットプレート2とは反対
側の表面には、第3図に示すように、両端が電源(図示
せず)に接続されている所定の薄膜状の抵抗体から成る
加熱ヒータ9が設けられ、これによってカバー7、特に
そのホットプレート2側の表面をベーク温度と同程度又
はそれ以上の温度、例えば50〜200℃程度に加熱す
ることができるようになっている。これによって、ベー
ク時にレジストから揮発又は昇華する成分がカバー7の
表面で冷却されて再結晶するのを効果的に防止すること
ができ、このためこの再結晶に起因する異物の発生を低
減することができる。従って、この異物によるパターン
形成不良を防止することができる。これによって、例え
ば1メガビット以上のダイナミックRAMや256キロ
ビツト以上のスタチックRAM等の配線幅1.3μm以
下の高集積の半導体集積回路装置の製造においても、歩
留まりの向上を図ることができる。なお、カバー7を加
熱するので、安全のため、実際にはその周囲に金網等を
設けて人体がカバー7に直接触れることがないようにな
っている。また、符号10は、コイル状の加熱ヒータ1
1によって加熱可能なガス導入管であり、このガス導入
管10から前記空間8内に加熱された例えば窒素のよう
なパージガスを導入することができるようになっている
。これによって、ベーク時にレジストから揮発又は昇華
した成分の空間8中での凝結を防止することができるの
で、これによっても異物の発生を防止することができる
。On the other hand, a side plate 5 is provided on the main body 1, and a cover 7 made of, for example, a transparent glass plate is provided on the side plate 5 with a spacer 6 in between. This cover 7 separates a space 8 in which baking is performed from an outside space. Moreover, this cover 7 can prevent dust from outside the apparatus from falling onto the semiconductor wafer 3. The distance between the cover 7 and the hot plate 2 is selected so that the semiconductor wafer 3 is not heated to a temperature higher than the temperature of the hot plate 2 due to radiant heat from the heated cover 7. Through the gap between the cover 7 and the side plate 5 formed by the spacer 6, an atmosphere containing components volatilized or sublimated from the resist during baking can be exhausted to the outside of the baking apparatus by natural convection exhaust. In addition,
Forced exhaust may be performed by providing a fan or the like as necessary. As shown in FIG. 3, on the surface of the cover 7 opposite to the hot plate 2, there is a heater 9 made of a predetermined thin film resistor whose both ends are connected to a power source (not shown). This makes it possible to heat the cover 7, particularly its surface on the hot plate 2 side, to a temperature comparable to or higher than the baking temperature, for example, about 50 to 200°C. This can effectively prevent components that volatilize or sublimate from the resist during baking from being cooled and recrystallized on the surface of the cover 7, and therefore reduce the generation of foreign matter caused by this recrystallization. Can be done. Therefore, it is possible to prevent defective pattern formation due to this foreign matter. As a result, the yield can be improved even in the manufacture of highly integrated semiconductor integrated circuit devices with wiring widths of 1.3 μm or less, such as dynamic RAMs of 1 megabit or more and static RAMs of 256 kilobits or more. Note that since the cover 7 is heated, for safety reasons, a wire mesh or the like is actually provided around it to prevent the human body from directly touching the cover 7. Further, reference numeral 10 denotes a coil-shaped heater 1.
1 is a heatable gas introduction pipe, and a heated purge gas such as nitrogen can be introduced into the space 8 from this gas introduction pipe 10. This makes it possible to prevent components that volatilized or sublimed from the resist during baking from condensing in the space 8, thereby also preventing the generation of foreign matter.
以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。The present invention has been specifically explained above based on examples, but
It goes without saying that the present invention is not limited to the embodiments described above, and can be modified in various ways without departing from the spirit thereof.
例えば、上述の実施例におけるカバー7としては、少な
くともホットプレート2側の表面が加熱可能であれば異
なる構成のものを用いてもよく。For example, the cover 7 in the above embodiment may have a different configuration as long as at least the surface on the hot plate 2 side can be heated.
例えばヒータにより加熱可能な金属板等を用いてもよい
。なお、このカバー7は、必ずしも透明である必要がな
いことは言うまでもない。また、上述の実施例において
は、レジストのベーク装置について説明したが、本発明
は1例えばスピン・オン・グラス(Spin on G
lass、 S OG)やポリイミド樹脂のような各種
塗布成膜材料のベーク装置に適用することができる。さ
らに、上述の実施例においては、伝導法によるベーク装
置について説明したが、例えば赤外光やマイクロ波の照
射によりベークを行う照射法によるベーク装置に本発明
を適用することも可能である。For example, a metal plate or the like that can be heated with a heater may be used. Note that it goes without saying that this cover 7 does not necessarily have to be transparent. Further, in the above embodiments, a resist baking apparatus was described, but the present invention can be applied to a resist baking apparatus, for example, a spin on glass (spin on glass).
It can be applied to a baking device for various coated film-forming materials such as lass, SOG) and polyimide resin. Further, in the above-described embodiments, a baking device using a conduction method has been described, but the present invention can also be applied to a baking device using an irradiation method that performs baking using, for example, infrared light or microwave irradiation.
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.
すなわち、ベーク時に塗布膜から揮発又は昇華する成分
がカバー表面に再結晶することに起因する異物の発生を
低減することができる。That is, it is possible to reduce the generation of foreign matter due to recrystallization of components volatilized or sublimated from the coating film on the cover surface during baking.
第1図は、本発明の一実施例によるホットプレート型ベ
ーク装置の斜視図、
第2図は、第1図のX−X線に沿っての断面図。
第3図は、第1図のカバーの平面図である。FIG. 1 is a perspective view of a hot plate type baking device according to an embodiment of the present invention, and FIG. 2 is a sectional view taken along the line XX in FIG. 1. FIG. 3 is a plan view of the cover of FIG. 1.
Claims (1)
空間を外部の空間から分けるためのカバーを有する塗布
膜のベーク装置であって、前記カバーの表面を加熱可能
に構成したことを特徴とするベーク装置。 2、前記カバーのうちの少なくとも前記塗布膜に対向す
る表面を50〜200℃の温度に加熱可能に構成したこ
とを特徴とする特許請求の範囲第1項記載のベーク装置
。 3、前記カバーが、その一表面に加熱ヒータが設けられ
た透明ガラス板から成ることを特徴とする特許請求の範
囲第1項又は第2項記載のベーク装置。 4、前記塗布膜がレジスト、スピン・オン・グラス又は
ポリイミド樹脂であることを特徴とする特許請求の範囲
第1項〜第3項のいずれか一項記載のベーク装置。[Scope of Claims] 1. A coating film baking device having a cover for separating a space for baking a coating film by a conduction method or an irradiation method from an external space, which is capable of heating the surface of the cover. A baking device characterized by comprising: 2. The baking device according to claim 1, wherein at least the surface of the cover facing the coating film is configured to be able to be heated to a temperature of 50 to 200°C. 3. The baking device according to claim 1 or 2, wherein the cover is made of a transparent glass plate having a heater provided on one surface thereof. 4. The baking device according to any one of claims 1 to 3, wherein the coating film is resist, spin-on glass, or polyimide resin.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62012330A JP2564288B2 (en) | 1987-01-23 | 1987-01-23 | Baking device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62012330A JP2564288B2 (en) | 1987-01-23 | 1987-01-23 | Baking device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63181321A true JPS63181321A (en) | 1988-07-26 |
JP2564288B2 JP2564288B2 (en) | 1996-12-18 |
Family
ID=11802296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62012330A Expired - Fee Related JP2564288B2 (en) | 1987-01-23 | 1987-01-23 | Baking device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2564288B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011114339A (en) * | 2009-11-27 | 2011-06-09 | Samsung Electronics Co Ltd | Gas exhaust method and substrate heating apparatus performing gas exhaust |
JP2020027919A (en) * | 2018-08-17 | 2020-02-20 | 東京応化工業株式会社 | Substrate heating device and substrate processing system |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5596945A (en) * | 1979-01-17 | 1980-07-23 | Matsushita Electric Ind Co Ltd | Developing method |
JPS5821332A (en) * | 1981-05-15 | 1983-02-08 | ジ−・シ−・エ−・コ−ポレ−シヨン | Device for baking resist on semiconductor wafer |
JPS59149020A (en) * | 1983-02-16 | 1984-08-25 | Hitachi Ltd | Vertical type reaction furnace |
-
1987
- 1987-01-23 JP JP62012330A patent/JP2564288B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5596945A (en) * | 1979-01-17 | 1980-07-23 | Matsushita Electric Ind Co Ltd | Developing method |
JPS5821332A (en) * | 1981-05-15 | 1983-02-08 | ジ−・シ−・エ−・コ−ポレ−シヨン | Device for baking resist on semiconductor wafer |
JPS59149020A (en) * | 1983-02-16 | 1984-08-25 | Hitachi Ltd | Vertical type reaction furnace |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011114339A (en) * | 2009-11-27 | 2011-06-09 | Samsung Electronics Co Ltd | Gas exhaust method and substrate heating apparatus performing gas exhaust |
JP2020027919A (en) * | 2018-08-17 | 2020-02-20 | 東京応化工業株式会社 | Substrate heating device and substrate processing system |
Also Published As
Publication number | Publication date |
---|---|
JP2564288B2 (en) | 1996-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11274030A (en) | Method and device for resist processing, and method for coating resist | |
JP4939850B2 (en) | Substrate processing method | |
US5849582A (en) | Baking of photoresist on wafers | |
JPS63181321A (en) | Baking apparatus | |
JP3619876B2 (en) | Heat treatment equipment | |
JPS63184330A (en) | Baking device for photoresist | |
JPH0313734B2 (en) | ||
JP3026305B2 (en) | Heat treatment method | |
JP2003045790A (en) | Wafer heat treatment apparatus and rectifying mechanism and method therefor | |
JPH04313215A (en) | Low-pressure or vacuum baking apparatus and baking treatment method | |
JPH04158512A (en) | Baking treater | |
JP2611161B2 (en) | Resist processing equipment | |
JP2001185471A (en) | Heating equipment and method for pattern formation | |
JPH0254656B2 (en) | ||
JPH0566571A (en) | Baking method for resist | |
JPH0750674B2 (en) | Heating device for resist coating | |
JP2784452B2 (en) | Substrate heating apparatus, resist processing apparatus and resist processing method | |
JPS6381923A (en) | Light-sensitive polyimide resin processing method and device therefor | |
JP3623369B2 (en) | Semiconductor manufacturing equipment | |
JPH03268419A (en) | Heat treatment method and equipment | |
JPS61221747A (en) | Formation of photosensitive resin film | |
JP2511668B2 (en) | Baking device | |
JPS6329951A (en) | Forming method for fine wiring pattern | |
JPS59194440A (en) | Pattern forming apparatus | |
JP4073309B2 (en) | Method for forming resist film |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |