JPS63179637A

JPS63179637A - 位相同期回路

Info

Publication number: JPS63179637A
Application number: JP62010613A
Authority: JP
Inventors: Masataka Nikaido; 正隆二階堂; Naoki Ejima; 直樹江島
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1987-01-20
Filing date: 1987-01-20
Publication date: 1988-07-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、ディジタル情報の伝送技術に関し、特にシリ
アル伝送に於て受信側で情報検出に用いるクロックを再
生する技術に関する。

従来の技術ディジタル情報の伝送に於ては、受信／再生時に誤りな
く情報を得るために受信信号から、情報読み取りの為の
クロックを再生する技術が重要である。この目的のため
に従来より位相比較器とループフィルタと電圧制御発振
器（以下ＶＣＯと略す）を閉ループ接続した位相同期ル
ープ（以下ＰＬＬと略す）を用いてきた。第２図に従来
例の構成を示す。第２図に於て１は位相比較器であり、
２はループフィルタであり、４は■ＣＯである。

位相比較器１の出力はループフィルタ２で帯域制限され
ＶＣＯ４に周波数制御電圧として加えられる。ＶＣＯ４
の出力ＰＣＫは位相比較器１にフィードバックされ、閉
ループを構成している。この様なＰＬＬに用いられる位
相比較器としてはたとえば第１図の１に示した回路が用
いられる。この形式の位相比較器は入力信号ＲＸと再生
クロックＰＣＫの位相差に応じたパルス幅を持つ信号Ｖ
ＡＲと一定のパルス幅を持つＲＥＦを出力し、通常第１
図の２に示した様なチャージポンプ回路を接続している
。（第１図の例ではループフィルタ２はチャージポンプ
回路である。）ＲＥＦは、ダイオード２０２と抵抗２０
４を介してコンデンサ２０５．２０６の電荷を放出する
。ＶＡＲはダイオード２０１と抵抗２０３を介してコン
デンサ２０５．２０６に電荷を蓄積する。又、コンデン
サ２０５．２０６及び抵抗２０７はローパスフィルタを
構成している。ＲＸとＰＣＫの位相差をΔθとして、一
対のＲＥＦとＶＡＲで位相比較器ｌからチャージポンプ
回路２へ流れ込む電荷ΔＱで位相比較特性を表現すれば
、第３図のようになる。ΔＱを以後位相誤差電荷と呼ぶ
。２つの入力信号の位相が同期しているときはΔθ−０
での電荷、すなわち０クーロンが出力される。位相誤差
Δθは入力信号ＲＸの位相が再生クロック信号ＰＣＫの
位相に対して進んでいるとき正の値であり、逆に遅れて
いるとき負の値である。従ってＲＸの位相がＰＣＫの位
相よりφだけ進んでいるときは、位相誤差電荷はＱｐと
なる。

Ｑｐはチャージポンプ回路２で積分され、ＶＣＯ４の周
波数制御電圧Ｖｆｃを上げ、ＰＣＫの周波数を上げる、
即ちＰＣＫの位相を進める様に働く。

このようにしてＲＸとＰＣＫの周波数差が十分少ない場
合は再びΔθ−〇に調整される。ところがＲＸが急に大
幅に変化したり或いはＲＸが一時中断する等の原因で、
一旦位相同期がはずれると位相比較器の位相比較特性が
第３図のように鋸歯状波形であるので最早正しい位相誤
差電荷は得られない。従って、再び位相同期させるには
、位相比較器の出力とは無関係にＶＣＯの出力ＰＣＫの
周波数を掃引させていた。第３図の例では掃引指令によ
ってループフィルタ２即ちチャージポンプ回路の出力電
圧を掃引して上記の動作を実現している。

発明が解決しようとする問題点前述の例では、一旦位相同期がはずれた時、再び位相同
期状態にするためには位相同期がはずれたことを検出し
、掃引指令を出して入力信号の周波数を探索する必要が
あり、再度位相同期状態となるまでに時間がかかった。

この同期引き込み動作に要する時間はループフィルタ２
の帯域に依存し、帯域を広くしたほうが短い時間で同期
引き込みできる。しかしループフィルタ２の帯域を広く
することは再生クロック信号のジッタを増やすことにな
りＰＬＬとしての性能を低下させる。

問題点を解決するための手段本発明は上記問題を解決する手段を提供するものであり
、入力信号の伝送周波数に応じたオフセット電圧を発生
するオフセット電圧発生手段を設けた。このオフセット
電圧をＶＣＯに加えることでＶＣＯの出力信号ＰＣＫの
周波数を粗調整する間ループを構成する。このようにす
れば、オフセット電圧によってＲＸとＰＣＫの周波数差
は位相比較器ｌが正しい位相誤差電圧を出力するところ
まで調整されているので直ちに同期引き込みが完了する
。

作用本発明は上記の構成によって、入力信号ＲＸの伝送周波
数が急激に変化したり、或いはＲＸが一時中断して位相
同期がはずれても瞬時に再び同期状態にすることが出来
る。また周波数の粗調整がなされるのでＰＬＬの引き込
み範囲は狭くてよく、従ってループフィルタ２の帯域は
狭くでき、再生クロックＰＣＫのジッタも少なくできる
。

実施例以下本発明の一実施例である位相同期回路について、図
面を参照しながら説明する。

第１図は本発明の一実施例における位相同期回路のブロ
ック図である。第１図に於て１は位相比較器であり、１
０１．１０２はＤフリップフロップ、１０３はＥＸＯＲ
（イクスクルーシブオア）ゲート、１０４はＥＸＮＯＲ
（イクスクルーシブノア）ゲ−ト、１０５はインバータ
である。２はループフィルタであり、２０１．２０２は
ダイオードであり、２０３．２０４．２０７は抵抗であ
る。３はオフセット電圧付加回路であり、３０１．３０
２．３０３．３０４．３０５は抵抗であり、３０６は演
算増幅器である。４は電圧制御発振器である。５は同期
信号再生器である。

６は時間電圧変換器であり、６０１は遅延回路であり、
６０２はインバータであり、６０３．６１０は抵抗であ
り、６０４．６０９は演算増幅器であり、６０５．６０
８．６１）はコンデンサであり、６０６．６０７はスイ
ッチである。第１図において、ＶＣＯ４の出力ＰＣＫは
、位相比較器１に帰還されている。第１図の位相比較器
１、ループフィルタ２ＶＣＯ４の動作は、従来例の説明
の中で既に説明したので、以下に本発明の主要部である
同期信号再生器５と時間電圧変換器６及びオフセット電
圧付加回路３の動作を説明する。

はじめに同期信号再生器５の動作を第４図、第５図、第
６図、第７図、第８図、第９図の各図を用いて説明する
。第４図は同期信号再生器のブロック図である。第４図
に於て５１は計数回路であり、５１）　はカウンター、
５１２はシフトレジスタ、５１３及び５１４はＥＸＯＲ
（イクスクルーシブオア）ゲート、５１５は５ビツトの
レジスタである。５２は比較器である。５３は記憶回路
であり、５３１は５ビツトのレジスタ、５３２はＡＮＤ
　（アント）ゲートである。５４は計数回路であり、５
４１は１ビツトのレジスタ、５４２はカウンタである。

５５はしきい値回路であり、５５１及び５５２はｒＮＶ
　（インバータ）ゲート、５５３はＮＡＮＤ　（ナンド
）ゲート、５５４は１ビツトのレジスタである。

入力信号ＲＸは、同期信号５ＹＮＣで３２Ｔ　（Ｔはソ
ースビットのビット周期）の長さに区切られたパイフェ
ーズマーク信号であるとする。バイフェーズマーク信号
のチャネルコーＩＪは、第５図に示すようにソースピン
トの“１”に対してはソースビット間の反転以外にソー
スピットの中央で反転し、ソースピントの６０”に対し
てはソースビット間でのみ反転する。したがって、情報
を伝送する本体部のチャネルコードにはソースビットの
周ＭＴとその半分のＴ／２の反転間隔が存在する。

一方同期信号５ＹＮＣには第５図に示すようにソースビ
ットに対応するチャネルビットには決して起りえない１
．５Ｔの反転間隔が含まれている。また、本実施例では
基準クロックＭＣＫとして入力信号ＲＸのチャネルビッ
トレートの約６倍のクロックを用いる。チャネルビット
レートが、５ＭＢＰＳ（メガビットパーセカンド）の場
合は、ＭＣＫは約３０ＭＩＩｚ　（メガヘルツ）である
。この６倍という数に本質的意味はない。

シフトレジスタ５１２とＥＸＯＲ５１３及びＥＸＯＲ５
１４は入力信号ＲＸのエツジパルスＩＭＡＸと、［ＭＡ
ＸをＭＣＫの２クロツクぶん遅延させたＣＭＡＸを生成
する。ＣＭ　Ａ　Ｘのパルス間隔は、およそ人力信号Ｒ
Ｘの反転間隔に等しい。従ってＣＭＡＸのパルスでリセ
ットされるようにしだカウンタ５１）は、入力信号ＲＸ
の反転間隔をＭ　ＣＫのクロック数で計測する。第７図
は入力信号ＲＸと再生された同期間隔信号５ＹＮＴのタ
イミング図である。第８図及び第９図は、それぞれ第７
図において５ＹＮＣを含むＡの部分と、５ＹＮＴのパル
スを含むＢの部分における各部の信号のタイミング図で
ある。第８図には、人力ＲＸ（第８図（ｂ））の反転間
隔に応してカウンタ５１）の出力ＣＮＴ’（第８図（ｅ
））が“４”、“１６”、又は“１ｏ”を計数している
のが示されている。ＩＭＡＸはＣＭＡＸよりＭＣＫ　（
第８図（ａ））の２クロツク前に位置するので、ＩＭＡ
Ｘの立ち上がりで、カウンタ５１）の出力ＣＮＴ’　を
取り込むレジスタ５１５は、ＣＮＴ゛の計数の最終値の
直前の値を取り込む。第８図の例では、ＣＮＴ’　が“
１ｏ”まで計数する時は“９”を取り込んでいる。従っ
てレジスタ５１５には、入力ＲＸの反転間隔にほぼ比例
した計数値が常に取り込まれる。比較器５２はレジスタ
５１５の出力ＣＮＴ　（第８図（ｒ））と、レジスタ５
３１の出力■ＭＡＸ　（第８図（ｇ））を比較し、ＣＮ
Ｔ１７）方がＶＭＡＸより大きい時、出力ＲＮＭＡＸ　
（第８図（ｈ））を“１”にする。ＲＮＭＡＸが“１”
になるとＡＮＤゲート５３２を介して、ＣＭＡＸ　（第
８図（ｄ））の立ち上がりでレジスタ５３１の内容がレ
ジスタ５１５の出力ＣＮＴに更新される。この様にして
比較器５２、レジスタ５３１、及びＡＮＤゲート５３２
は最大値検索回路を構成している。従って比較器５２は
、現在の反転間隔計数値ＣＮＴとそれ以前のＣＮＴの最
大値即ちＶＭＡＸとを比較する。第８図に示された時点
Ｐでは、同期信号５ＹＮＣに含まれる１、５　Ｔの反転
間隔を計数したＣＮＴが“１５”であり、それ以前のＶ
ＭＡＸがｕ９″であるので、比較器５２の出力ＲＮＭＡ
Ｘは“１”となっている。

時点Ｑではレジスタ５３１の内容は“１５”に更新され
ているのでＲＮＭＡＸは再び′０″に戻り、次にＶＭＡ
Ｘより大きなＣＮＴが現れるまでレジスタ５３１の内容
が更新されるのを防ぐ。レジスタ５４１は比較器５２の
出力ＲＮＭＡＸが“１″の時、ＩＭＡＸの立ち下がりで
ＲＮＭＡＸの１″を取り込んで出力し、ＣＭＡＸの立ち
上がりでリセットされるパルスＲＴＲＧ　（第８図（ｉ
））を発生し、カウンタ５４２にリセット信号として供
給する。カウンタ５４２は基準クロックＭＣＫを、その
立ち下がりに同期して計数している。故にカウンタ５４
２はＲＴＲＧのパルス間隔を計数する。換言すれば、入
力信号ＲＸの反転間隔ＣＮＴの最大値が最後に更新され
てからの時間を計数する。しきい値回路５５の中のＩＮ
Ｖゲート５５Ｌ　　５５２及びＮＯＲゲート５５３は、
しきい値″２８８”を決定しており、カウンタ５４２の
計数値５ＣＮＴ　（第８図（ｊ））が２８８”に達する
と“ｌ”を発生する。レジスタ５５４は、ＮＯＲゲート
の出力からハザードを取り除いて、安定な同期周期信号
５ＹＮＴ　（第８図（ｋ））を出力する。５ＹＮＴは又
、レジスタ５３１をリセットし次に来る同期信号５ＹＮ
Ｃを検出する準備を行う。

第９図の時点Ｒには、カウンタ５４２が“２８８”を計
数した時５ＹＮＴ　（第９図（ｋ））が“ｌ”となり、
同時にレジスタ５３１がリセットされＶＭＡＸ　（第９
図（ｇ））が“０”となり、そのため比較器５２の出力
ｒ！ＮＭＡＸ　（第９図（ｈ））が”１″となる様子が
示されている。

しきい値回路で設定するしきい値、および同期信号の周
期再生の原理について説明する。第６図は、入力信号Ｒ
Ｘ（第６図（ａ））と、ＲＸの反転間隔の計数値ＣＮＴ
　（第６図（ｂ））と、ＣＮＴの最大値Ｖ　Ｍ　Ａ　Ｘ
　（第６図（Ｃ））と、比較器５２の出力ＲＮＭＡＸ（
第６図（ｄ））および再生された同期周期信号５ＹＮＴ
　（第６図（ｅ））の時間変化を概念的に示したタイミ
ング図である。チャネルビットレートに対しカウンタ５
１）に供給される基準クロックの周波数が充分高い時は
、ＣＮＴの値は０．５Ｔ。

１、ＯＴ、１．５Ｔの反転間隔に対しそれぞれおよそＩ
Ｋ、２に、３にとなる。ここにＫはチャネルビットレー
トと基準クロック周波数の比である。ＶＭＡＸの値は入
力信号ＲＸに、より長い反転間隔が現れる毎にＩＫから
２にへ、そして３にへと更新していく。一旦３Ｋになれ
ば１．５τ以上の反転幅はないので、そのままではＶＭ
ＡＸはそれ以後は３にの一定値を保つ。計数回路５４と
しきい値回路５５はＶＭＡＸが更新されて一定時間たて
ばＶＭＡＸをリセットするべく構成されているのでＶＭ
ＡＸは再び内容の更新を繰り返す。上記の一定時間をＴ
ｎとして、１６Ｔ　＜　Ｔ　ｎ　＜３２Ｔの範囲にＴｎ
を選べばＶＭＡＸは同期信号から同期信号までの間に唯
１回だけりセントされる。そしてそれは３Ｔの反転間隔
を含む同期信号５ＹＮＣからＴｎ時間経過した時点であ
る。従って、ＶＭＡＸのリセット信号５ＹＮＴの周期は
同期信号５ＹＮＣの周期に等しい。多くの実際の応用に
際しては、この説明における目的と手段を逆転した用い
方がなされる。即ち入力信号ＲＸのビットレートが不明
であり、上記ビットレートが２倍を超えない既知の範囲
にあるという知識を利用してＴｎを設定し、同期信号の
周期を再生し、ビットレートを知ろうとするものである
。例えばビットレートｒ°がＲくｒ＜Ｒ’　　（但しＲ
’＜２Ｒ）であれば同期信号の周期はある周期τからτ
゛　（τ゛〈２τ）の間である事がわかる。従ってτ’
／２＜Ｔｎ＜τとなる様にしきい値Ｎを選べば計数回路
５４は同期１言号の１周期に唯１度、Ｎを計数し、同期
信号の周期が５ＹＮＴとして再生される。誤差は入力信
号ＲＸと基準クロックＭ　ＣＫが非同期である事により
生じるが、Ｍ　ＣＫの周波数をＲＸのビットレートに対
し充分高く設定すれば実用上問題ない。このように同期
信号再生器５は、同期信号にソースコ−１’の変調規則
で定められた最大反転幅よりも長い反転幅が用いである
ディジクル伝送系において、同期信号の周期を再生でき
る。

次に時間電圧変換器６の動作を説明する。第１０図は第
１図の時間電圧変換器６の各所における信号波形図であ
る。（ａ）は同期信号再生器５の出力５ＹＮＴである。

遅延回路６０１は５ＹＮＴを遅延し５ＹＮＴ’　を生成
する。５ＹＮＴ’　を同図（ｂｌに示す。抵抗６０３、
コンデンサ６０５、演算増幅器６０４はミラー積分器を
構成している。５ＹＮＴ’　はインバータ６０２で反転
されるので、コンデンサ６０５は５ＹＮＴ’　が論理“
０″の区間中、インバータ６０２の出力電圧と抵抗６０
３の値で決まる一定電流を積分する。積分値は演算増幅
器６０４の出力電圧Ｖｔに現れる。Ｖｔは５ＹＮＴ’　
が論理″１″になった時点でスイッチ６０７を介して放
電されるので第１０図（Ｃ１の様に鋸歯状波的になる。

スイッチ６０６は５ＹＮＴの論理“１”で閉成され、コ
ンデンサ６０８にＶｔのＩ＃時イ直をサンプルホールド
ＳＹＮＴのＥｌ“１”のパルスはＳＹＮＴ’　の論理“
１”のパルスよりも僅かに先行しているので、コンデン
サ６０８には第１０図（Ｃ）の鋸歯状波形の頂点付近の
電圧をサンプルホールドした値Ｖｓとなる。

従って第１０図中の区間へに対する電圧Ｖａと区間Ｂに
対する電圧ｖｂは、区間Ａ及び区間Ｂの長さに比例した
値となる。Ｖｓは、演算増幅器６０９の電圧ホロワを介
し、抵抗６１０とコンデンサ６１）で構成されたローパ
スフィルタを介してオフセット電圧Ｖｏｆｓを生成する
。

次にオフセット電圧付加回路３について説明する。オフ
セット電圧付加回路３に於て３０１、３０２、３０３、
３０４はすべて等しい抵抗値とする。この場合は演算増
幅器３０６の出力電圧Ｖｆｃは、Ｖｆ　ｃ　−−　（Ｖ
ｌｐ−Ｖｏ　ｆ　ｓ）となる。第１図の例ではＲＸの位
相がＰＣＫより進んだ時コンデンサ２０５、２０６に蓄
積される電荷は増加してＶｌｐが下がる。従ってＶｆｃ
は上がるのでＰＣＫ！！ＲＸの進み位相に追従する。

ここで、ＲＸの周波数が急激に変化したとすると第３図
の位相比較特性かられかるように、正しい位相誤差電荷
は出力されなくなる。このときには同期信号再生器５は
、例えば第１０図の区間Ａから区間ＢのようにＳＹＮＴ
の周期を変化させ、Ｖｏｒｓの微調を行う。従ってＶｆ
ｃはＲＸの新しい周波数に対応した電圧値の近傍に素早
く変化し、Ｐ　Ｌ　Ｌの引き込み範囲内にＰＣＫの周波
数を導く。

これにより、再びＲＸとＰＣＫの位相同期が完了する。

発明の効果以上の様に本発明は、ディジタル入力信号と、前記ディ
ジタル入力信号から再生した再生クロ・７り信号の位相
を比較する位相比較器と、前記位相比較器の出力を積分
するループフィルタと、周波数制御電圧に応じて発振周
波数が変化する電圧制御発振器とを有し、前記電圧制御
発振器の出力する発振信号より再生クロックを得る位相
同期回路に於て、ディジタル入力信号中に含まれる同期
信号と周期の等しいパルス信号を発生する同期信号再生
器と、前記同期信号再生器により出力されるパルス信シ
シのパルス間隔を電圧に変換する時間電圧変換器酩と、
ｔｉｉ？記時間′改圧変改正路の出力′改正と＋’＋ｊ
ｊ記位相誤差電圧とを加算又は減算してｒｉｉ７記電圧
制電圧制御発周波数詞？：ＩＩ＋電圧として供給するオ
フセット電圧付加回路を具備したので、ディジクル人カ
イ１）号ＲＸの周波数が２、激に変化しても速やかに位
相同期がとれ、１）１報の伝達が良好に行われる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は従来
例のブロック図、第３図は位相比較２：：の位相比較特
性図、第４図は同期信号再生器の構成を示すブロック図
、第５図はバイフェーズマーク信号の説明図、第６図は
同ｊｌｉ信号再生器の説明に用いた説明図、第７図は入
力信号Ｒ　Ｘと再生された同期信号Ｓ　Ｙ　Ｎ　Ｔのタ
イミング図、第８図及び第９図は、第７図における六の
部分と、Ｂの部分の各部の信号のタイミング図、第１Ｏ
図は時間電圧変換器の各所における信号の波形図である
。１・・・・・・位相比較器、２・・・・・・ループフィ
ルタ、３・・・・・・オフセット電圧付加回路、４・・
・・・・ＶＣＯ１５・・・・・・同期信号再生器、６・
・・・・・時間電圧変換器。代理人の氏名　弁理士　中尾敏男　はか１名第２図 ΔＱ区　　　　　　　　　　　　　　　ｃｏ　　≧　ΣＵつへ　へへ始　　　　　、Ｑ　　　　　（Ｊ　　　　％　　りり　
　（リ　し℃ 区

Claims

【特許請求の範囲】

（１）ディジタル入力信号と、前記ディジタル入力信号
から再生した再生クロック信号の位相を比較する位相比
較器と、前記位相比較器の出力を積分するループフィル
タと、周波数制御電圧に応じて発振周波数が変化する電
圧制御発振器とを有し、前記電圧制御発振器の出力する
発振信号より再生クロックを得る位相同期回路であって
、ディジタル入力信号中に含まれる同期信号と周期の等
しいパルス信号を発生する同期信号再生器と、前記同期
信号再生器により出力されるパルス信号のパルス間隔を
電圧に変換する時間電圧変換回路と、前記時間電圧変換
回路の出力電圧と前記位相誤差電圧とを加算又は減算し
て前記電圧制御発振器に周波数制御電圧として供給する
オフセット電圧付加回路とを具備した位相同期回路。
（２）時間電圧変換回路は、同期信号再生器の出力する
パルス信号によって放電されるミラー積分器と、前記ミ
ラー積分器の出力電圧をサンプルし保持するサンプルホ
ールド回路よりなることを特徴とする特許請求の範囲第
（１）項記載の位相同期回路。